基于混合型分數(shù)階積分電路模塊的0.7階含x方Qi混沌系統(tǒng)電路實現(xiàn)的制作方法
【專利摘要】本發(fā)明提供一種基于混合型分數(shù)階積分電路模塊的0.7階含x方Qi混沌系統(tǒng)電路，混合型分數(shù)階積分電路模塊由六部分組成，每部分電阻由四個電阻和一個電位器串聯(lián)組成，每部分電容由四個電容并聯(lián)組成，第一部分為電阻和電容的并聯(lián)，以后部分中的電阻都是與前面部分的整體電路串聯(lián)，然后與該部分電容并聯(lián)組成通用分數(shù)階積分模塊電路。本發(fā)明采用混合型結構，設計制作了PCB電路，0.7階分數(shù)階積分電路由六分組成，采用這種方法的實現(xiàn)0.7階分數(shù)階混沌系統(tǒng)電路，可靠性高，不易出錯。
【專利說明】基于混合型分數(shù)階積分電路模塊的0. 7階含X方Q i混沌系 統(tǒng)電路實現(xiàn)

【技術領域】
[0001] 本發(fā)明涉及一種通用分數(shù)階積分電路模塊及其〇. 7階混沌系統(tǒng)電路實現(xiàn)，特別涉 及一個基于混合型分數(shù)階積分電路模塊的〇. 7階含X方Qi混沌系統(tǒng)及模擬電路實現(xiàn)。

【背景技術】
[0002] 因為實現(xiàn)分數(shù)階混沌系統(tǒng)的電路的電阻和電容都是非常規(guī)電阻和電容，一般采用 電阻串聯(lián)和電容并聯(lián)的方法實現(xiàn)，目前，實現(xiàn)的主要方法是利用現(xiàn)有的電阻和電容在面包 板上組合的方法，這種方法可靠性和穩(wěn)定性比較低，并且存在容易出錯，出錯后不易查找等 問題，本發(fā)明為克服這個問題，采用混合型結構，設計制作了 PCB電路，電路由六部分組成， 每部分電阻由四個電阻和一個電位器串聯(lián)組成，每部分電容由四個電容并聯(lián)組成，第一部 分為電阻和電容的并聯(lián)，以后部分中的電阻都是與前面部分的整體電路串聯(lián)，然后與該部 分電容并聯(lián)組成通用分數(shù)階積分模塊電路，〇. 7階分數(shù)階積分電路由六部分組成，采用這種 方法的實現(xiàn)〇. 7階分數(shù)階混沌系統(tǒng)電路，可靠性高，不易出錯。


【發(fā)明內容】

[0003] 本發(fā)明要解決的技術問題是提供一種基于混合型分數(shù)階積分電路模塊的0. 7階 含X方Qi混沌系統(tǒng)及模擬電路實現(xiàn)，本發(fā)明采用如下技術手段實現(xiàn)發(fā)明目的：
[0004] 1、一種混合型分數(shù)階積分電路模塊，其特征是在于：電阻Rx與電容Cx并聯(lián)，形成 第一部分，第一部分與電阻Ry串聯(lián)后再與電容Cy并聯(lián)，形成第二部分，前兩部分與電阻Rz 串聯(lián)后再與電容Cz并聯(lián)，形成第三部分，前三部分與電阻Rw串聯(lián)后再與電容Cw并聯(lián)，形成 第四部分，前四部分與電阻Ru串聯(lián)后再與電容Cu并聯(lián)，形成第五部分，前五部分與電阻Rv 串聯(lián)后再與電容Cv并聯(lián)，形成第六部分，輸出引腳A接第一部分，輸出引腳B接第六部分。
[0005] 2、根據(jù)權利要求1所述一種混合型分數(shù)階積分電路模塊，其特征在于：所述電阻 Rx由電位器Rxl和電阻Rx2、Rx3、Rx4、Rx5串聯(lián)組成，所述電容Cx由電容Cxi、Cx2、Cx3、 Cx4并聯(lián)組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3、Ry4、Ry5串聯(lián)組成，所述電容Cy 由電容〇71、〇72、〇73、〇74，并聯(lián)組成；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5 串聯(lián)組成，所述電容Cz由電容Czl、Cz2、Cz3、Cz4并聯(lián)組成；所述電阻Rw由電位器Rwl和 電阻Rw2、Rw3、Rw4、Rw5串聯(lián)組成，所述電容Cw由電容Cwl、Cw2、Cw3、Cw4并聯(lián)組成；所述 電阻Ru由電位器Rul和電阻Ru2、Ru3、Ru4、Ru5串聯(lián)組成，所述電容Cu由電容Cul、Cu2、 &13、(：114并聯(lián)組成 ；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5串聯(lián)組成，所述電 容〇由電容01、02、03、04并聯(lián)組成。
[0006] 3、根據(jù)權利要求1所述一種混合型分數(shù)階積分電路模塊，所述0. 7階積分電路模 塊，其特征在于：所述電阻Rx = 14. 81M，所述電位器Rxl = 0K，所述電阻Rx2 = 10M、Rx3 =4· 7M、Rx4 = 100K、Rx5 = 10K，所述電容 Cx = 2. 488uF，所述電容 Cxi = 2. 2uF、Cx2 = 220nF、Cx3 = 68nF、Cx4懸空；所述電阻Ry = 7.844M，所述電位器Ryl = 4K,所述電阻Ry2 =7· 5M、Ry3 = 220K、Ry4 = 100K、Ry5 = 20K，所述電容 Cy = 0· 916uF，所述電容 Cyl = 680nF、Cy2 = 220nF、Cy3 = 10nF、Cy4 = 6. 8nF ;所述電阻 Rz = 1. 939M，所述電位器 Rzl = L 9K和所述電阻Rz2 = 1. 5M、Rz3 = 430K、Rz4 = 5. 1K、Rz5 = 2K，所述電容Cz = 0· 4571uF， 所述電容 Czl = 220nF、Cz2 = 220nF、Cz3 = 10nF、Cz4 = 6. 8nF ;所述電阻 Rw = 0· 4253M， 所述電位器 Rwl = 3· 3K 和所述電阻 Rw2 = 200K、Rw3 = 200K、Rw4 = 20K、Rw5 = 2K，所述 電容 Cw = 0· 2392uF，所述電容 Cwl = 220nF、Cw2 = 10nF、Cw3 = 6. 8nF、Cw4 = 2. 2nF ;所 述電阻Ru = 93. 33K，所述電位器Rul = 1. 33K和所述電阻Ru2 = 51K、Ru3 = 20K、Ru4 = 20K、Ru5 = 2K，所述電容 Cu = 140. 8nF，所述電容 Cul = 100nF、Cu2 = 33nF、Cu3 = 6. 8nF、 Cu4 = InF ;所述電阻Rv = 21. 49K，所述電位器Rvl = 0· 5K和所述電阻Rv2 = 20K、Rv3 = 1K、Rv4 = 0K、Rv5 = 0K，所述電容 Cv = 106. 8nF，所述電容 Cvl = 100nF、Cv2 = 6. 8nF、Cv3 懸空、Cv4懸空；
[0007] 4、基于混合型分數(shù)階積分電路模塊的0. 7階含x方的Qi混沌系統(tǒng)電路，其特征在 于：
[0008] ⑴Qi混沌系統(tǒng)i為： ^ = a{y-x) + yz
[0009] < --cx-y-xz i a = 35, ? = 8/3, c = 80 dt - ^x2-bz dt
[0010] (2)〇. 7階含x方的Qi混沌系統(tǒng)ii為： \dax ,、 -=a\ v-x) + yz df da y
[0011] 、一^ = V -Λ7 ii ? = 35. 0 = 8/3, t =80 a = 01 dt" " daz 2 , -~x -bz dta
[0012] (3)根據(jù)0. 7階含x方的Qi混沌系統(tǒng)ii構造模擬電路，利用運算放大器Ul、運算 放大器U2及電阻和0. 7階積分電路模塊U6、0. 7階積分電路模塊U7、0. 7階積分電路模塊 U8構成反相加法器和反相0. 7階積分器，利用乘法器U3、乘法器U4和乘法器U5實現(xiàn)乘法 運算，所述運算放大器U1和運算放大器U2采用LF347N，所述乘法器U3、乘法器U4和乘法 器 U5 采用 AD633JN ;
[0013] 所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4、乘法器U5和0. 7階 積分電路模塊U6、0. 7階積分電路模塊U7，所述運算放大器U2連接乘法器U3、乘法器U4和 〇. 7階積分電路模塊U8,所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器 U1，所述乘法器U5連接運算放大器U2 ;
[0014] 所述運算放大器U1的第1引腳通過電阻R9與U1的第6引腳相接，第2引腳通過 電阻R7與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6 引腳接混合型分數(shù)階積分電路U7的A引腳，第7引腳接輸出y，通過電阻R2與第13引腳 相接，通過電阻R8與第6引腳相接，接混合型分數(shù)階積分電路U7的B引腳，接乘法器U3的 第1引腳，第8引腳接輸出X，通過電阻R4與第9引腳相接，通過電阻R6與第2引腳相接， 接乘法器U4的第1引腳，接乘法器U5的第1、3引腳，接混合型分數(shù)階積分電路U6的B引 腳，第9引腳接混合型分數(shù)階積分電路U6的A引腳，第13引腳通過電阻R3與第14引腳相 接，第14引腳通過電阻R5與第9引腳相接；
[0015] 所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接 VCC，第11引腳接VEE，第8引腳輸出Z，通過電阻R14與第9引腳相接，接乘法器U3的第3 引腳，接乘法器U4的第3引腳，接接混合型分數(shù)階積分電路U8的B引腳，第9引腳接混合 型分數(shù)階積分電路U8的A引腳，第13引腳通過電阻R12接第14引腳，第14引腳通過電阻 R13接第9引腳；
[0016] 所述乘法器U3的第1引腳接U1的第7腳，第3引腳接U2的第8引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R1接U1第13引腳，第8引腳接VCC ;
[0017] 所述乘法器U4的第1引腳接U1的第8腳，第3引腳接U2的第8腳，第2、4、6引 腳均接地，第5引腳接VEE，第7引腳通過電阻R10接U1第6引腳，第8引腳接VCC ;
[0018] 所述乘法器U5的第1引腳接U1的第8腳，第3引腳接U1的第7引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R11接U2第13引腳，第8引腳接VCC;
[0019] 所述0. 7階積分電路模塊U6的A引腳接運算放大器U1的第9引腳，B引腳接接 運算放大器U1的第8引腳；
[0020] 所述0. 7階積分電路模塊U7的A引腳接運算放大器U1的第6引腳，B引腳接接 運算放大器U1的第7引腳；
[0021] 所述0. 7階積分電路模塊U8的A引腳接運算放大器U2的第9引腳，B引腳接接 運算放大器U2的第8引腳。
[0022] 本發(fā)明的有益效果是：采用混合型結構，設計制作了 PCB電路，電路由六部分組 成，每部分電阻由四個電阻和一個電位器串聯(lián)組成，每部分電容由四個電容并聯(lián)組成，第一 部分為電阻和電容的并聯(lián)，以后部分中的電阻都是與前面部分的整體電路串聯(lián)，然后與該 部分電容并聯(lián)組成通用分數(shù)階積分模塊電路，〇. 7階分數(shù)階積分電路由六部分組成，采用這 種方法的實現(xiàn)〇. 7階分數(shù)階混沌系統(tǒng)電路，可靠性高，不易出錯。

【專利附圖】

【附圖說明】
[0023] 圖1為本發(fā)明的鏈式分數(shù)階積分電路模塊內部結構示意圖（a)、內部實際連接圖 (b)和0. 7階積分電路模塊圖（c)。
[0024] 圖2為本發(fā)明優(yōu)選實施例的電路連接結構示意圖。
[0025] 圖3和圖4為本發(fā)明的電路實際連接圖。

【具體實施方式】
[0026] 下面結合附圖和優(yōu)選實施例對本發(fā)明作更進一步的詳細描述，參見圖1-圖4。
[0027] 1、一種混合型分數(shù)階積分電路模塊，其特征是在于：電阻Rx與電容Cx并聯(lián)，形成 第一部分，第一部分與電阻Ry串聯(lián)后再與電容Cy并聯(lián)，形成第二部分，前兩部分與電阻Rz 串聯(lián)后再與電容Cz并聯(lián)，形成第三部分，前三部分與電阻Rw串聯(lián)后再與電容Cw并聯(lián)，形成 第四部分，前四部分與電阻Ru串聯(lián)后再與電容Cu并聯(lián)，形成第五部分，前五部分與電阻Rv 串聯(lián)后再與電容Cv并聯(lián)，形成第六部分，輸出引腳A接第一部分，輸出引腳B接第六部分。
[0028] 2、根據(jù)權利要求1所述一種混合型分數(shù)階積分電路模塊，其特征在于：所述電阻 Rx由電位器Rxl和電阻Rx2、Rx3、Rx4、Rx5串聯(lián)組成，所述電容Cx由電容Cxi、Cx2、Cx3、 Cx4并聯(lián)組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3、Ry4、Ry5串聯(lián)組成，所述電容Cy 由電容〇71、〇72、〇73、〇74，并聯(lián)組成；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5 串聯(lián)組成，所述電容Cz由電容Czl、Cz2、Cz3、Cz4并聯(lián)組成；所述電阻Rw由電位器Rwl和 電阻Rw2、Rw3、Rw4、Rw5串聯(lián)組成，所述電容Cw由電容Cwl、Cw2、Cw3、Cw4并聯(lián)組成；所述 電阻Ru由電位器Rul和電阻Ru2、Ru3、Ru4、Ru5串聯(lián)組成，所述電容Cu由電容Cul、Cu2、 &13、(：114并聯(lián)組成 ；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5串聯(lián)組成，所述電 容〇由電容01、02、03、04并聯(lián)組成。
[0029] 3、根據(jù)權利要求1所述一種混合型分數(shù)階積分電路模塊，所述0. 7階積分電路模 塊，其特征在于：所述電阻Rx = 14. 81M，所述電位器Rxl = 0K，所述電阻Rx2 = 10M、Rx3 =4· 7M、Rx4 = 100K、Rx5 = 10K，所述電容 Cx = 2. 488uF，所述電容 Cxi = 2. 2uF、Cx2 = 220nF、Cx3 = 68nF、Cx4懸空；所述電阻Ry = 7· 844M，所述電位器Ryl = 4K,所述電阻Ry2 =7· 5M、Ry3 = 220K、Ry4 = 100K、Ry5 = 20K，所述電容 Cy = 0· 916uF，所述電容 Cyl = 680nF、Cy2 = 220nF、Cy3 = 10nF、Cy4 = 6. 8nF ;所述電阻 Rz = 1. 939M，所述電位器 Rzl = L 9K和所述電阻Rz2 = 1. 5M、Rz3 = 430K、Rz4 = 5. 1K、Rz5 = 2K，所述電容Cz = 0· 4571uF， 所述電容 Czl = 220nF、Cz2 = 220nF、Cz3 = 10nF、Cz4 = 6. 8nF ;所述電阻 Rw = 0· 4253M， 所述電位器 Rwl = 3· 3K 和所述電阻 Rw2 = 200K、Rw3 = 200K、Rw4 = 20K、Rw5 = 2K，所述 電容 Cw = 0· 2392uF，所述電容 Cwl = 220nF、Cw2 = 10nF、Cw3 = 6. 8nF、Cw4 = 2. 2nF ;所 述電阻Ru = 93. 33K，所述電位器Rul = 1. 33K和所述電阻Ru2 = 51K、Ru3 = 20K、Ru4 = 20K、Ru5 = 2K，所述電容 Cu = 140. 8nF，所述電容 Cul = 100nF、Cu2 = 33nF、Cu3 = 6. 8nF、 Cu4 = InF ;所述電阻Rv = 21. 49K，所述電位器Rvl = 0· 5K和所述電阻Rv2 = 20K、Rv3 = 1K、Rv4 = 0K、Rv5 = 0K，所述電容 Cv = 106. 8nF，所述電容 Cvl = 100nF、Cv2 = 6. 8nF、Cv3 懸空、Cv4懸空；
[0030] 4、基于混合型分數(shù)階積分電路模塊的0. 7階含x方的Qi混沌系統(tǒng)電路，其特征在 于：
[0031] ⑴Qi混沌系統(tǒng)i為： A , 、 -- = a(y-x) + yz dt
[0032] - ^--cx- v-xz i a = 35. /) = 8/3. c = 80 dt ' dz 9 7 -=x" -bz dt
[0033] ⑵0. 7階含x方的Qi混沌系統(tǒng)ii為： \dax (、 -=α( v-x) + yz df ' ja
[0034] \ -cx-y-xz ii a = 35. /? = 8/ 3. c = 80, a = 01 df d-^=^-bz df
[0035] (3)根據(jù)0. 7階含x方的Qi混沌系統(tǒng)ii構造模擬電路，利用運算放大器Ul、運算 放大器U2及電阻和0. 7階積分電路模塊U6、0. 7階積分電路模塊U7、0. 7階積分電路模塊 U8構成反相加法器和反相0. 7階積分器，利用乘法器U3、乘法器U4和乘法器U5實現(xiàn)乘法 運算，所述運算放大器U1和運算放大器U2采用LF347N，所述乘法器U3、乘法器U4和乘法 器 U5 采用 AD633JN ;
[0036] 所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4、乘法器U5和0. 7階 積分電路模塊U6、0. 7階積分電路模塊U7，所述運算放大器U2連接乘法器U3、乘法器U4和 〇. 7階積分電路模塊U8,所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器 U1，所述乘法器U5連接運算放大器U2 ;
[0037] 所述運算放大器U1的第1引腳通過電阻R9與U1的第6引腳相接，第2引腳通過 電阻R7與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6 引腳接混合型分數(shù)階積分電路U7的A引腳，第7引腳接輸出y，通過電阻R2與第13引腳 相接，通過電阻R8與第6引腳相接，接混合型分數(shù)階積分電路U7的B引腳，接乘法器U3的 第1引腳，第8引腳接輸出X，通過電阻R4與第9引腳相接，通過電阻R6與第2引腳相接， 接乘法器U4的第1引腳，接乘法器U5的第1、3引腳，接混合型分數(shù)階積分電路U6的B引 腳，第9引腳接混合型分數(shù)階積分電路U6的A引腳，第13引腳通過電阻R3與第14引腳相 接，第14引腳通過電阻R5與第9引腳相接；
[0038] 所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接 VCC，第11引腳接VEE，第8引腳輸出Z，通過電阻R14與第9引腳相接，接乘法器U3的第3 引腳，接乘法器U4的第3引腳，接接混合型分數(shù)階積分電路U8的B引腳，第9引腳接混合 型分數(shù)階積分電路U8的A引腳，第13引腳通過電阻R12接第14引腳，第14引腳通過電阻 R13接第9引腳；
[0039] 所述乘法器U3的第1引腳接U1的第7腳，第3引腳接U2的第8引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R1接U1第13引腳，第8引腳接VCC ;
[0040] 所述乘法器U4的第1引腳接U1的第8腳，第3引腳接U2的第8腳，第2、4、6引 腳均接地，第5引腳接VEE，第7引腳通過電阻R10接U1第6引腳，第8引腳接VCC ;
[0041] 所述乘法器U5的第1引腳接U1的第8腳，第3引腳接U1的第7引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R11接U2第13引腳，第8引腳接VCC;
[0042] 所述0. 7階積分電路模塊U6的A引腳接運算放大器U1的第9引腳，B引腳接接 運算放大器U1的第8引腳；
[0043] 所述0. 7階積分電路模塊U7的A引腳接運算放大器U1的第6引腳，B引腳接接 運算放大器U1的第7引腳；
[0044] 所述0. 7階積分電路模塊U8的A引腳接運算放大器U2的第9引腳，B引腳接接 運算放大器U2的第8引腳。
[0045] 電路中電阻 R3 = R5 = R7 = R8 = R12 = R13 = lOkQ，R1 = RIO = Rll = ΙΙ?Ω， R2 = R4 = 2. 857kQ , R6 = 1. 25kQ , R8 = lOOkQ , R14 = 35. 71kQ。
[0046] 當然，上述說明并非對本發(fā)明的限制，本發(fā)明也不僅限于上述舉例，本【技術領域】的 普通技術人員在本發(fā)明的實質范圍內所做出的變化、改型、添加或替換，也屬于本發(fā)明的保 護范圍。
【權利要求】
1. 一種混合型分數(shù)階積分電路模塊，其特征是在于：電阻Rx與電容Cx并聯(lián)，形成第一 部分，第一部分與電阻Ry串聯(lián)后再與電容Cy并聯(lián)，形成第二部分，前兩部分與電阻Rz串聯(lián) 后再與電容Cz并聯(lián)，形成第三部分，前三部分與電阻Rw串聯(lián)后再與電容Cw并聯(lián)，形成第四 部分，前四部分與電阻Ru串聯(lián)后再與電容Cu并聯(lián)，形成第五部分，前五部分與電阻Rv串聯(lián) 后再與電容Cv并聯(lián)，形成第六部分，輸出引腳A接第一部分，輸出引腳B接第六部分。
2. 根據(jù)權利要求1所述一種混合型分數(shù)階積分電路模塊，其特征在于：所述電阻Rx由 電位器1^1和電阻1^2、1^3、1^4、1^5串聯(lián)組成，所述電容〇1由電容〇11、〇12、〇13、〇14并 聯(lián)組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3、Ry4、Ry5串聯(lián)組成，所述電容Cy由電 容〇71、〇72、〇73、〇74，并聯(lián)組成；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5串聯(lián) 組成，所述電容Cz由電容Czl、Cz2、Cz3、Cz4并聯(lián)組成；所述電阻Rw由電位器Rwl和電阻 Rw2、Rw3、Rw4、Rw5串聯(lián)組成，所述電容Cw由電容〇￥1、〇￥2、〇￥3、〇￥4并聯(lián)組成 ；所述電阻尺11 由電位器此1和電阻1?112、1?113、1?114、1?115串聯(lián)組成，所述電容(：11由電容(：111、(：112、(：113、(：114 并聯(lián)組成；所述電阻Rv由電位器Rvl和電阻Rv2、Rv3、Rv4、Rv5串聯(lián)組成，所述電容Cv由 電容Cvl、Cv2、Cv3、Cv4并聯(lián)組成。
3. 根據(jù)權利要求1所述一種混合型分數(shù)階積分電路模塊，所述0. 7階積分電路模塊，其 特征在于：所述電阻Rx = 14. 81M，所述電位器Rxl = 0K，所述電阻Rx2 = 10M、Rx3 = 4. 7M、 Rx4 = 100K、Rx5 = 10K，所述電容 Cx = 2. 488uF，所述電容 Cxi = 2. 2uF、Cx2 = 220nF、Cx3 =68nF、Cx4懸空；所述電阻Ry = 7· 844M，所述電位器Ryl = 4K,所述電阻Ry2 = 7· 5M、 Ry3 = 220K、Ry4 = 100K、Ry5 = 20Κ，所述電容 Cy = 0.916uF，所述電容 Cyl = 680nF、Cy2 =220nF、Cy3 = 10nF、Cy4 = 6. 8nF ;所述電阻 Rz = 1. 939M，所述電位器 Rzl = 1. 9K 和所 述電阻 Rz2 = 1.5M、Rz3 = 430K、Rz4 = 5. 1K、Rz5 = 2K，所述電容 Cz = 0.4571uF，所述電 容 Czl = 220nF、Cz2 = 220nF、Cz3 = 10nF、Cz4 = 6.8nF;所述電阻 Rw = 0.4253M，所述電 位器 Rwl = 3· 3K 和所述電阻 Rw2 = 200K、Rw3 = 200K、Rw4 = 20K、Rw5 = 2K，所述電容 Cw =0· 2392uF，所述電容 Cwl = 220nF、Cw2 = 10nF、Cw3 = 6. 8nF、Cw4 = 2. 2nF ;所述電阻 Ru =93. 33K，所述電位器 Rul = 1. 33K 和所述電阻 Ru2 = 51K、Ru3 = 20K、Ru4 = 20K、Ru5 = 2K，所述電容 Cu = 140.8nF，所述電容 Cul = 100nF、Cu2 = 33nF、Cu3 = 6.8nF、Cu4 = InF; 所述電阻Rv = 21. 49K，所述電位器Rvl = 0· 5K和所述電阻Rv2 = 20K、Rv3 = IK、Rv4 = 0K、Rv5 = 0K，所述電容 Cv = 106.8nF，所述電容 Cvl = 100nF、Cv2 = 6.8nF、Cv3 懸空、04 懸空。
4. 基于混合型分數(shù)階積分電路模塊的0. 7階含x方的Qi混沌系統(tǒng)電路，其特征在于： (1) Qi混沌系統(tǒng)i為：
(2) 0. 7階含X方的Qi混沌系統(tǒng)ii為：
(3)根據(jù)0. 7階含x方的Qi混沌系統(tǒng)ii構造模擬電路，利用運算放大器U1、運算放大 器U2及電阻和0. 7階積分電路模塊U6、0. 7階積分電路模塊U7、0. 7階積分電路模塊U8構 成反相加法器和反相〇. 7階積分器，利用乘法器U3、乘法器U4和乘法器U5實現(xiàn)乘法運算， 所述運算放大器U1和運算放大器U2采用LF347N，所述乘法器U3、乘法器U4和乘法器U5 采用 AD633JN ; 所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4、乘法器U5和0. 7階積分 電路模塊U6、0. 7階積分電路模塊U7，所述運算放大器U2連接乘法器U3、乘法器U4和0. 7 階積分電路模塊U8，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U1， 所述乘法器U5連接運算放大器U2 ; 所述運算放大器U1的第1引腳通過電阻R9與U1的第6引腳相接，第2引腳通過電阻 R7與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳接 混合型分數(shù)階積分電路U7的A引腳，第7引腳接輸出y，通過電阻R2與第13引腳相接，通 過電阻R8與第6引腳相接，接混合型分數(shù)階積分電路U7的B引腳，接乘法器U3的第1引 腳，第8引腳接輸出X，通過電阻R4與第9引腳相接，通過電阻R6與第2引腳相接，接乘法 器U4的第1引腳，接乘法器U5的第1、3引腳，接混合型分數(shù)階積分電路U6的B引腳，第9 引腳接混合型分數(shù)階積分電路U6的A引腳，第13引腳通過電阻R3與第14引腳相接，第14 引腳通過電阻R5與第9引腳相接； 所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接VCC， 第11引腳接VEE，第8引腳輸出z，通過電阻R14與第9引腳相接，接乘法器U3的第3引 腳，接乘法器U4的第3引腳，接接混合型分數(shù)階積分電路U8的B引腳，第9引腳接混合型分 數(shù)階積分電路U8的A引腳，第13引腳通過電阻R12接第14引腳，第14引腳通過電阻R13 接第9引腳； 所述乘法器U3的第1引腳接U1的第7腳，第3引腳接U2的第8引腳，第2、4、6引腳 均接地，第5引腳接VEE，第7引腳通過電阻R1接U1第13引腳，第8引腳接VCC ; 所述乘法器U4的第1引腳接U1的第8腳，第3引腳接U2的第8腳，第2、4、6引腳均 接地，第5引腳接VEE，第7引腳通過電阻R10接U1第6引腳，第8引腳接VCC ; 所述乘法器U5的第1引腳接U1的第8腳，第3引腳接U1的第7引腳，第2、4、6引腳 均接地，第5引腳接VEE，第7引腳通過電阻R11接U2第13引腳，第8引腳接VCC ; 所述〇. 7階積分電路模塊U6的A引腳接運算放大器U1的第9引腳，B引腳接接運算 放大器U1的第8引腳； 所述〇. 7階積分電路模塊U7的A引腳接運算放大器U1的第6引腳，B引腳接接運算 放大器U1的第7引腳； 所述〇. 7階積分電路模塊U8的A引腳接運算放大器U2的第9引腳，B引腳接接運算 放大器U2的第8引腳。
【文檔編號】H04L9/00GK104301092SQ201410632707
【公開日】2015年1月21日 申請日期:2014年11月11日 優(yōu)先權日:2014年11月11日
【發(fā)明者】王忠林 申請人:王忠林