干擾對(duì)消系統(tǒng)的增益共享裝置、方法及干擾對(duì)消系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及通信【技術(shù)領(lǐng)域】，公開(kāi)了一種干擾對(duì)消系統(tǒng)的增益共享裝置、方法及干擾對(duì)消系統(tǒng)，以解決現(xiàn)有技術(shù)中現(xiàn)有技術(shù)中不能基于不同的干擾對(duì)消裝置輸出不同的增益共享數(shù)據(jù)技術(shù)問(wèn)題，該裝置包括：輸入控制電路，用于獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，其中N為正整數(shù)，i為1至N的整數(shù)；累加電路，用于將輸入控制電路確定的N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，得到累加重構(gòu)數(shù)據(jù)；輸出控制電路，用于針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)累加重構(gòu)數(shù)據(jù)，確定與第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
【專利說(shuō)明】干擾對(duì)消系統(tǒng)的增益共享裝置、方法及干擾對(duì)消系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，特別涉及干擾對(duì)消系統(tǒng)的增益共享裝置、方法及干擾對(duì)消系統(tǒng)。
【背景技術(shù)】
[0002]IC (Interference Cancellation:干擾對(duì)消)是一種多用戶檢測(cè)技術(shù)，可以通過(guò)重構(gòu)過(guò)程生成部分用戶的用戶重構(gòu)數(shù)據(jù)，然后通過(guò)天線接收的原始天線數(shù)據(jù)減去這些用戶重構(gòu)數(shù)據(jù)，由于這些用戶重構(gòu)數(shù)據(jù)為其它用戶的噪聲，故而通過(guò)這種方式可以提高其它用戶的信噪比。
[0003]其中，IC系統(tǒng)又分為 PIC (Parallel Interference Cancellation:并行干擾對(duì)消)系統(tǒng)和SIC (Serial Interference Cancellation:串行干擾對(duì)消)系統(tǒng)兩種,假設(shè)接收的原始天線數(shù)據(jù)為R，其中包括兩個(gè)重構(gòu)用戶，分別記為al、a2，下面將基于此分別介紹PIC系統(tǒng)和SIC系統(tǒng)的實(shí)現(xiàn)方式。
[0004]請(qǐng)參考圖1，為PIC系統(tǒng)的實(shí)現(xiàn)方式示意圖:
[0005]原始天線數(shù)據(jù)R在傳輸至PIC系統(tǒng)之后，分兩路進(jìn)行處理，一路傳輸至位于PIC系統(tǒng)外的緩存器進(jìn)行存儲(chǔ)，而另一路則通過(guò)解調(diào)、譯碼、重構(gòu)等步驟獲得累加重構(gòu)數(shù)據(jù)，也即r=al+a2，然后將累加重構(gòu)數(shù)據(jù)r傳輸至緩存器，進(jìn)而通過(guò)原始天線數(shù)據(jù)R與累加重構(gòu)數(shù)據(jù)作差，進(jìn)而獲得對(duì)消后天線數(shù)據(jù)，也即:R_r，在獲得對(duì)消后天線數(shù)據(jù)R_r之后，將對(duì)消后天線數(shù)據(jù)R_r傳回PIC系統(tǒng)，進(jìn)而其它系統(tǒng)可以獲得al和a2對(duì)消帶來(lái)的增益。
[0006]請(qǐng)參考圖2，為SIC系統(tǒng)的實(shí)現(xiàn)方式示意圖:
[0007]原始天線數(shù)據(jù)R首先傳輸至SIC系統(tǒng)內(nèi)部的緩存器進(jìn)行存儲(chǔ)，然后將原始天線數(shù)據(jù)R傳輸至SIC系統(tǒng)進(jìn)行解調(diào)、譯碼、重構(gòu)操作，從而獲得第一個(gè)重構(gòu)用戶的重構(gòu)數(shù)據(jù)，也即:al，然后將al傳輸至緩存器，進(jìn)而對(duì)al進(jìn)行重構(gòu)和對(duì)消得到R_al，然后將R_al傳輸至SIC系統(tǒng)進(jìn)行解調(diào)、譯碼、重構(gòu)操作，從而獲得第二重構(gòu)用戶的重構(gòu)數(shù)據(jù)，也即:a2，然后將a2傳輸至緩存器，進(jìn)而對(duì)a2進(jìn)行重構(gòu)和對(duì)消得到R-al_a2，也即:R_r。相對(duì)于PIC系統(tǒng)而言，SIC系統(tǒng)后面對(duì)消的用戶可以享受前面對(duì)消用戶的增益。
[0008]而在單個(gè)PIC系統(tǒng)，后面對(duì)象的用戶則不能享受前面對(duì)消用戶的增益，如果需要增益共享的話，需要另外設(shè)計(jì)線路，請(qǐng)參考圖3，為PIC系統(tǒng)中的增益共享示意圖:
[0009]原始天線數(shù)據(jù)R分別傳輸至PIC系統(tǒng)I和PIC系統(tǒng)2，然后在PIC系統(tǒng)I中經(jīng)過(guò)解調(diào)、譯碼、重構(gòu)操作進(jìn)而獲得PIC系統(tǒng)I的重構(gòu)數(shù)據(jù)rl，并在PIC系統(tǒng)2中經(jīng)過(guò)解碼、譯碼、重構(gòu)操作進(jìn)而獲得PIC系統(tǒng)2的重構(gòu)數(shù)據(jù)r2，接著對(duì)重構(gòu)數(shù)據(jù)rl和重構(gòu)數(shù)據(jù)r2作加法運(yùn)算，進(jìn)而獲得累加重構(gòu)數(shù)據(jù)rl+r2，然后將原始天線數(shù)據(jù)與累加重構(gòu)數(shù)據(jù)rl+r2作減法運(yùn)算，進(jìn)而獲得對(duì)消后天線數(shù)據(jù)R_rl-r2，最后，將對(duì)消后天線數(shù)據(jù)R-rl-r2回傳至PIC系統(tǒng)I和2進(jìn)行重新解調(diào)，以PIC系統(tǒng)I為例，這樣做PIC系統(tǒng)I也可以享受PIC系統(tǒng)2中重構(gòu)數(shù)據(jù)r2對(duì)消帶來(lái)的增益，達(dá)到增益共享的目的。
[0010]由此可見(jiàn)，現(xiàn)有技術(shù)中不利于基于不同的干擾對(duì)消裝置輸出不同的增益共享數(shù)據(jù)。后面對(duì)象的用戶不容易享受前面對(duì)消用戶的增益。

【發(fā)明內(nèi)容】

[0011]本發(fā)明實(shí)施例提供一種干擾對(duì)消系統(tǒng)的增益共享裝置、方法及干擾對(duì)消系統(tǒng)，用于解決現(xiàn)有技術(shù)中不同的干擾對(duì)消裝置輸出的增益數(shù)據(jù)不容易共享的技術(shù)問(wèn)題。
[0012]根據(jù)本發(fā)明的第一方面，提供一種干擾對(duì)消系統(tǒng)的增益共享裝置，包括:輸入控制電路，用于獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，其中N為正整數(shù)，i為I至N的整數(shù)；累加電路，用于將所述輸入控制電路確定的N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，得到累加重構(gòu)數(shù)據(jù)；輸出控制電路，用于針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)所述累加重構(gòu)數(shù)據(jù)，確定與所述第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
[0013]結(jié)合第一方面，在第一種可能的實(shí)現(xiàn)方式中，所述輸入控制電路包括:N個(gè)輸入控制子電路，其中所述N個(gè)輸入控制子電路與所述N個(gè)干擾對(duì)消裝置一一對(duì)應(yīng)；所述N個(gè)輸入控制子電路中的第i個(gè)輸入控制子電路，具體用于:在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，直接將所述第i輸入數(shù)據(jù)作為所述第i重構(gòu)數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)原始天線數(shù)據(jù)與所述第i輸入數(shù)據(jù)，確定所述第i重構(gòu)數(shù)據(jù)。
[0014]結(jié)合第一方面的第一種可能的實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中，所述第i個(gè)輸入控制子電路包括:第一單刀雙擲開(kāi)關(guān)和第一減法器；所述增益共享裝置還包括:第一處理器；所述第一處理器，用于在檢測(cè)到所述第i輸入數(shù)據(jù)為所述第i重構(gòu)數(shù)據(jù)時(shí)，控制所述所述第一單刀雙擲開(kāi)關(guān)將所述第i重構(gòu)數(shù)據(jù)直接輸出給所述第i個(gè)輸入控制子電路；在檢測(cè)到所述第i輸入數(shù)據(jù)為所述第i對(duì)消數(shù)據(jù)時(shí)，控制所述第一單刀雙擲開(kāi)關(guān)將所述第i對(duì)消數(shù)據(jù)輸出給所述第一減法器；所述第一減法器，用于將所述原始天線數(shù)據(jù)與所述第i對(duì)消數(shù)據(jù)作減法運(yùn)算獲得所述第i重構(gòu)數(shù)據(jù)，并將所述第i重構(gòu)數(shù)據(jù)輸出給所述第i個(gè)輸入控制子電路。
[0015]結(jié)合第一方面或第一方面的第一至二種可能的實(shí)現(xiàn)方式中的任意一種可能的實(shí)現(xiàn)方式，在第三種可能的實(shí)現(xiàn)方式中，所述輸出控制電路包括:N個(gè)輸出控制子電路，其中所述N個(gè)輸出控制子電路與所述N個(gè)干擾對(duì)消裝置一一對(duì)應(yīng)；所述N個(gè)輸出控制子電路中的第i個(gè)輸出控制子電路，具體用于:在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，根據(jù)原始天線數(shù)據(jù)和所述累加重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)所述累加重構(gòu)數(shù)據(jù)和所述第i重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)。
[0016]結(jié)合第一方面的第三種可能的實(shí)現(xiàn)方式，在第四種可能的實(shí)現(xiàn)方式中，所述N個(gè)輸出控制子電路中的第i個(gè)輸出控制子電路，具體包括:選擇電路和第二減法器；所述增益共享裝置還包括:第二處理器；所述第二處理器用于:在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，控制所述選擇電路將所述原始天線數(shù)據(jù)和所述累加重構(gòu)數(shù)據(jù)傳輸至所述第二減法器；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，控制所述選擇電路將所述累加重構(gòu)數(shù)據(jù)和所述第i重構(gòu)數(shù)據(jù)傳輸至所述第二減法器；所述第二減法器，用于將所述原始天線數(shù)據(jù)與所述累加重構(gòu)數(shù)據(jù)作減法運(yùn)算獲得所述第i輸出數(shù)據(jù)；或?qū)⑺隼奂又貥?gòu)數(shù)據(jù)與所述第i重構(gòu)數(shù)據(jù)作減法運(yùn)算獲得所述第i輸出數(shù)據(jù)。
[0017]結(jié)合第一方面的第四種可能的實(shí)現(xiàn)方式，在第五種可能的實(shí)現(xiàn)方式中，所述選擇電路，具體包括:第二單刀雙擲開(kāi)關(guān)和第三單刀雙擲開(kāi)關(guān)；所述第二處理器，具體用于:在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，控制所述第二單刀雙擲開(kāi)關(guān)將所述原始天線數(shù)據(jù)傳輸至所述第二減法器以及控制所述第三單刀雙擲開(kāi)關(guān)將所述累加重構(gòu)數(shù)據(jù)傳輸至所述第二減法器；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，控制所述第二單刀雙擲開(kāi)關(guān)將所述累加重構(gòu)數(shù)據(jù)傳輸至所述第二減法器以及控制所述第三單刀雙擲開(kāi)關(guān)將所述第i重構(gòu)數(shù)據(jù)傳輸至所述第二減法器。
[0018]結(jié)合第一方面的第四種可能的實(shí)現(xiàn)方式，在第六種可能的實(shí)現(xiàn)方式中，所述選擇電路，具體包括:第四單刀雙擲開(kāi)關(guān)；所述第二處理器，具體用于:在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，控制所述第四單刀雙擲開(kāi)關(guān)將所述原始天線數(shù)據(jù)傳輸至所述第二減法器以及將所述累加重構(gòu)數(shù)據(jù)直接傳輸至所述第二減法器；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，將所述累加重構(gòu)數(shù)據(jù)直接傳輸至所述減法器以及控制所述第四單刀雙擲開(kāi)關(guān)將所述第i重構(gòu)數(shù)據(jù)傳輸至所述第二減法器。
[0019]結(jié)合第一方面的第一至六種可能的實(shí)現(xiàn)方式中的任意一種可能的實(shí)現(xiàn)方式，在第七種可能的實(shí)現(xiàn)方式中，所述裝置還包括:緩存器，用于存儲(chǔ)天線的原始天線數(shù)據(jù)。
[0020]根據(jù)本發(fā)明的第二方面，提供一種干擾對(duì)消系統(tǒng)，包括:本發(fā)明任一實(shí)施例所介紹的增益共享裝置和與所述輸入控制電路連接的N個(gè)干擾對(duì)消裝置；所述N個(gè)干擾對(duì)消裝置中的第i個(gè)干擾對(duì)消裝置用于:向所述輸入控制電路輸入第i輸入數(shù)據(jù)；所述輸出控制電路用于:將所述第i輸出數(shù)據(jù)回傳至所述第i干擾對(duì)消裝置。
[0021]根據(jù)本發(fā)明的第三方面，提供一種干擾對(duì)消系統(tǒng)的增益共享方法，包括:獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，其中N為正整數(shù)，i為I至N的整數(shù)；將所述N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，得到累加重構(gòu)數(shù)據(jù)；針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)所述累加重構(gòu)數(shù)據(jù)，確定與所述第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
[0022]結(jié)合第三方面，在第一種可能的實(shí)現(xiàn)方式中，所述根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，具體為:在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，直接將所述第i輸入數(shù)據(jù)作為所述第i重構(gòu)數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)天線的原始天線數(shù)據(jù)與所述第i輸入數(shù)據(jù)，確定所述第i重構(gòu)數(shù)據(jù)。
[0023]結(jié)合第三方面或第三方面的第一種可能的實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中，所述根據(jù)所述累加重構(gòu)數(shù)據(jù)，確定與所述第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)，具體為:在所述第i輸入數(shù)據(jù)為所述第i重構(gòu)數(shù)據(jù)時(shí)，根據(jù)所述原始天線數(shù)據(jù)和所述累加重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為所述第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)所述累加重構(gòu)數(shù)據(jù)和所述第i重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)。
[0024]本發(fā)明有益效果如下:
[0025]由于在本發(fā)明實(shí)施例中，提供了一種干擾對(duì)消系統(tǒng)的增益共享裝置，具體包括:輸入控制電路、累加電路和輸出控制電路，其中輸入控制電路用于獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，而累加電路則用于將N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，進(jìn)而獲得累加重構(gòu)數(shù)據(jù)，而輸出控制電路則針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)累加重構(gòu)數(shù)據(jù)確定與第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)，也就是說(shuō)基于第i個(gè)干擾對(duì)消裝置所需要的數(shù)據(jù)的不同，輸出控制電路可以輸出不同的第i輸出數(shù)據(jù)，進(jìn)而達(dá)到了能夠基于不同的干擾對(duì)消裝置產(chǎn)生不同的增益共享數(shù)據(jù)的技術(shù)效果。
【專利附圖】

【附圖說(shuō)明】
[0026]圖1為【背景技術(shù)】中PIC系統(tǒng)的實(shí)現(xiàn)示意圖；
[0027]圖2為【背景技術(shù)】中SIC系統(tǒng)的實(shí)現(xiàn)示意圖；
[0028]圖3為【背景技術(shù)】中PIC系統(tǒng)的增益共享裝置的示意圖；
[0029]圖4為本發(fā)明實(shí)施例中干擾對(duì)消系統(tǒng)的增益共享裝置的示意圖；
[0030]圖5a為本發(fā)明實(shí)施例中輸入控制子電路的第一種實(shí)現(xiàn)方式的示意圖；
[0031]圖5b為本發(fā)明實(shí)施例中輸入控制子電路的第二種實(shí)現(xiàn)方式的示意圖；
[0032]圖6為本發(fā)明實(shí)施例中輸出控制子電路的結(jié)構(gòu)圖；
[0033]圖7a為本發(fā)明實(shí)施例中輸出控制子電路的選擇電路采用第一種實(shí)現(xiàn)方式時(shí)輸出控制子電路的示意圖；
[0034]圖7b為本發(fā)明實(shí)施例中輸出控制子電路的選擇電路采用第二種實(shí)現(xiàn)方式時(shí)輸出控制子電路的示意圖；
[0035]圖8為本發(fā)明實(shí)施例中干擾對(duì)消系統(tǒng)的示意圖；
[0036]圖9為本發(fā)明實(shí)施例一中干擾對(duì)消系統(tǒng)的結(jié)構(gòu)圖；
[0037]圖10為本發(fā)明實(shí)施例二中干擾對(duì)消系統(tǒng)的結(jié)構(gòu)圖；
[0038]圖11為本發(fā)明實(shí)施例中干擾對(duì)消系統(tǒng)的增益共享方法的流程圖。
【具體實(shí)施方式】
[0039]本申請(qǐng)實(shí)施例提供干擾對(duì)消系統(tǒng)的增益共享裝置、方法及干擾對(duì)消系統(tǒng)，該干擾對(duì)消系統(tǒng)的增益共享裝置，具體包括:輸入控制電路，用于獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，其中N為正整數(shù)，i為I至N的整數(shù)；累加電路，用于將輸入控制電路確定的N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，得到累加重構(gòu)數(shù)據(jù)；輸出控制電路，用于針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)累加重構(gòu)數(shù)據(jù)，確定與第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
[0040]由于在上述方案中，基于第i個(gè)干擾對(duì)消裝置所需要的數(shù)據(jù)的不同，輸出控制電路可以輸出不同的第i輸出數(shù)據(jù)，進(jìn)而達(dá)到了能夠基于不同的干擾對(duì)消裝置產(chǎn)生不同的增益共享數(shù)據(jù)的技術(shù)效果。
[0041 ]為使本申請(qǐng)實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚,下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾?qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本申請(qǐng)保護(hù)的范圍。[0042]下面結(jié)合附圖對(duì)本申請(qǐng)優(yōu)選的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。
[0043]第一方面，本發(fā)明實(shí)施例提供一種干擾對(duì)消系統(tǒng)的增益共享裝置，請(qǐng)參考圖4，裝置具體包括以下結(jié)構(gòu):
[0044]輸入控制電路40，用于獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri，其中N為正整數(shù)，i為I至N的整數(shù)；
[0045]累加電路41，用于將輸入控制電路40確定的N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累力口，得到累加重構(gòu)數(shù)據(jù)r ;
[0046]輸出控制電路42，用于針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)累加重構(gòu)數(shù)據(jù)r，確定與第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
[0047]首先，下面將介紹輸入控制電路40。
[0048]在具體實(shí)施過(guò)程中，輸入控制電路40包括:N個(gè)輸入控制子電路，其中N個(gè)輸入控制子電路與N個(gè)干擾對(duì)消裝置一一對(duì)應(yīng)；
[0049]N個(gè)輸入控制子電路中的第i個(gè)輸入控制子電路，具體用于:
[0050]在第i輸入數(shù)據(jù)為第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri時(shí)，直接將第i輸入數(shù)據(jù)作為第i重構(gòu)數(shù)據(jù)ri ;在第i輸入數(shù)據(jù)為經(jīng)第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)R-ri時(shí)，根據(jù)原始天線數(shù)據(jù)R與第i輸入數(shù)據(jù)，確定第i重構(gòu)數(shù)據(jù)ri。
[0051]在具體實(shí)施過(guò)程中，基于第i個(gè)干擾對(duì)消裝置的不同，第i輸入數(shù)據(jù)也不同，下面將列舉其中的三種情況進(jìn)行介紹，當(dāng)然，在具體實(shí)施過(guò)程中，不限于以下三種情況。
[0052]第一種，第i干擾對(duì)消裝置為PIC裝置，并且原始天線數(shù)據(jù)R存儲(chǔ)于PIC裝置外部，在這種情況下，在第i干擾對(duì)消裝置內(nèi)部并未進(jìn)行干擾對(duì)消，故而第i干擾對(duì)消裝置輸出的第i輸入數(shù)據(jù)為第i重構(gòu)數(shù)據(jù)ri。
[0053]第二種，第i干擾對(duì)消裝置為PIC裝置，原始天線數(shù)據(jù)R存儲(chǔ)于PIC裝置內(nèi)部，在這種情況下，在第i干擾對(duì)消裝置內(nèi)部已經(jīng)對(duì)原始天線數(shù)據(jù)R進(jìn)行PIC干擾對(duì)消，故而第i干擾對(duì)消裝置的輸出數(shù)據(jù)為經(jīng)過(guò)干擾對(duì)消過(guò)的天線數(shù)據(jù)，也即第i對(duì)消數(shù)據(jù)R-ri ；
[0054]第三種，第i干擾對(duì)消裝置為SIC裝置，原始天線數(shù)據(jù)R存儲(chǔ)于SIC裝置內(nèi)部，在這種情況下，在第i干擾對(duì)消裝置內(nèi)部已經(jīng)對(duì)原始天線數(shù)據(jù)R進(jìn)行SIC干擾對(duì)消，故而第i干擾對(duì)消裝置的輸出數(shù)據(jù)為經(jīng)過(guò)干擾對(duì)消的天線數(shù)據(jù)，也即第i對(duì)消數(shù)據(jù)R-ri。
[0055]由此可以看出，直接通過(guò)原始天線數(shù)據(jù)R減第i對(duì)消數(shù)據(jù)R-ri就能夠獲得第i重構(gòu)數(shù)據(jù)ri。
[0056]由于在上述方案中，可以通過(guò)第i輸入控制子電路對(duì)第i輸入數(shù)據(jù)進(jìn)行轉(zhuǎn)換進(jìn)而獲得第i重構(gòu)數(shù)據(jù)，故而保證累加電路能夠直接獲取第i重構(gòu)數(shù)據(jù)并進(jìn)行累加計(jì)算獲得累加重構(gòu)數(shù)據(jù)。
[0057]進(jìn)一步的，第i個(gè)輸入控制子電路可以有多種實(shí)現(xiàn)方式，下面介紹其中的兩種實(shí)現(xiàn)方式，當(dāng)然，在具體實(shí)施過(guò)程中，不限于以下兩種方式。
[0058]第一種，請(qǐng)參考圖5a，第i個(gè)輸入控制子電路包括:第一單刀雙擲開(kāi)關(guān)50和第一減法器51 ；
[0059]在這種情況下，增益共享裝置還包括:第一處理器；
[0060]第一處理器，用于在檢測(cè)到第i輸入數(shù)據(jù)為第i重構(gòu)數(shù)據(jù)ri時(shí)，控制第一單刀雙擲開(kāi)關(guān)將第i重構(gòu)數(shù)據(jù)ri直接輸出給第i個(gè)輸入控制子電路；在檢測(cè)到第i輸入數(shù)據(jù)為第i對(duì)消數(shù)據(jù)R-ri時(shí)，控制第一單刀雙擲開(kāi)關(guān)50將第i對(duì)消數(shù)據(jù)R-ri輸出給第一減法器51 ；
[0061]第一減法器51，用于將原始天線數(shù)據(jù)R與第i對(duì)消數(shù)據(jù)R-ri作減法運(yùn)算獲得第i重構(gòu)數(shù)據(jù)ri，并將第i重構(gòu)數(shù)據(jù)ri輸出給第i個(gè)輸入控制子電路。
[0062]在圖5a中，輸入端52連接于第i個(gè)干擾對(duì)消裝置，輸入端53連接于累加電路41。在第一處理器檢測(cè)到第i干擾對(duì)消裝置輸入的數(shù)據(jù)為第i干擾對(duì)消數(shù)據(jù)R-ri時(shí)，控制第一單刀雙擲開(kāi)關(guān)50與①相連，進(jìn)而使第i干擾對(duì)消數(shù)據(jù)R-ri首先與原始天線數(shù)據(jù)R作減法預(yù)算，獲得第i重構(gòu)數(shù)據(jù)ri ;而在第一處理器檢測(cè)到第i干擾對(duì)消裝置輸入的數(shù)據(jù)為第i重構(gòu)數(shù)據(jù)ri時(shí)，那么控制第一單刀雙擲開(kāi)關(guān)50與②連接，直接將第i輸入數(shù)據(jù)直接作為第i重構(gòu)數(shù)據(jù)ri。
[0063]由于在上述方案中，通過(guò)第一單刀雙擲開(kāi)關(guān)和第一減法器就能夠?qū)⒌趇輸入數(shù)據(jù)轉(zhuǎn)換為第i重構(gòu)數(shù)據(jù)，故而保證了增益共享裝置的布線較為簡(jiǎn)單的技術(shù)效果。
[0064]第二種，請(qǐng)參考圖5b，第i個(gè)輸入控制子電路包括:第一單刀單擲開(kāi)關(guān)54，第二單刀單擲開(kāi)關(guān)55以及減法器56。
[0065]其中，圖5b中，輸入端52連接于第i個(gè)干擾對(duì)消裝置，輸入端53連接于累加電路41。其中，在第一處理器檢測(cè)到第i干擾對(duì)消裝置輸入的數(shù)據(jù)為第i干擾對(duì)消數(shù)據(jù)R-ri時(shí)，控制第一單刀單擲開(kāi)關(guān)54處于連接狀態(tài)，第二單刀單擲開(kāi)關(guān)55處于斷開(kāi)狀態(tài)，進(jìn)而使第i干擾對(duì)消數(shù)據(jù)Rii與原始天線數(shù)據(jù)R作減法運(yùn)算，獲得第i重構(gòu)數(shù)據(jù)ri ;而在第一處理器檢測(cè)到第i干擾對(duì)消裝置輸入的數(shù)據(jù)為第i重構(gòu)數(shù)據(jù)ri時(shí)，那么控制第一單刀單擲開(kāi)關(guān)54處于斷開(kāi)狀態(tài)，第二單刀單擲開(kāi)關(guān)55處于連接狀態(tài)，直接將第i輸入數(shù)據(jù)直接作為第i重構(gòu)數(shù)據(jù)ri。
[0066]由于在上述方案中，還可以通過(guò)第一單刀單擲開(kāi)關(guān)、第二單刀單擲開(kāi)關(guān)以及減法器就能夠?qū)崿F(xiàn)將第i輸出數(shù)據(jù)轉(zhuǎn)為第i重構(gòu)數(shù)據(jù)，故而達(dá)到了保證增益共享裝置的布線較為簡(jiǎn)單的技術(shù)效果。
[0067]接著，下面將介紹累加電路41。
[0068]累加電路41也可以有多種實(shí)現(xiàn)方式，例如:累加電路41為一加法器，N個(gè)輸入控制子電路所對(duì)應(yīng)的輸入數(shù)據(jù)全部輸入加法器，進(jìn)而進(jìn)行累加運(yùn)算；又例如:累加電路41為多個(gè)加法器，先將N個(gè)輸入控制子電路所對(duì)應(yīng)的N路輸入數(shù)據(jù)分為L(zhǎng)組，然后將這L組輸入數(shù)據(jù)中的每組輸入數(shù)據(jù)輸入不同的累加器進(jìn)行加法運(yùn)算，運(yùn)算結(jié)束之后，獲得L路數(shù)據(jù)，然后將這L路數(shù)據(jù)輸入一加法器進(jìn)行累加運(yùn)算，進(jìn)而獲得累加重構(gòu)數(shù)據(jù)r等等。對(duì)此，本發(fā)明實(shí)施例不再詳細(xì)列舉，并且不作限制。
[0069]最后，下面將介紹輸出控制電路42。
[0070]作為進(jìn)一步的優(yōu)選實(shí)施例，輸出控制電路42包括:N個(gè)輸出控制子電路，其中N個(gè)輸出控制子電路與N個(gè)干擾對(duì)消裝置一一對(duì)應(yīng)；
[0071]N個(gè)輸出控制子電路中的第i個(gè)輸出控制子電路，具體用于:
[0072]在第i輸入數(shù)據(jù)為第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri時(shí)，根據(jù)原始天線數(shù)據(jù)R和累加重構(gòu)數(shù)據(jù)r，確定第i輸出數(shù)據(jù)；在第i輸入數(shù)據(jù)為經(jīng)第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)R-ri時(shí)，根據(jù)累加重構(gòu)數(shù)據(jù)r和第i重構(gòu)數(shù)據(jù)ri，確定第i輸出數(shù)據(jù)。[0073]由于在上述方案中，基于第i輸入數(shù)據(jù)的不同，所確定出的第i輸出數(shù)據(jù)也不同，而不同類型的干擾對(duì)消裝置其對(duì)應(yīng)的第i輸入數(shù)據(jù)也不同，故而可以通過(guò)第i輸入數(shù)據(jù)準(zhǔn)確確定其對(duì)應(yīng)的干擾對(duì)消裝置的類型，進(jìn)而獲得更能滿足其對(duì)應(yīng)的干擾對(duì)消裝置需求的第i輸出數(shù)據(jù)。
[0074]作為進(jìn)一步的優(yōu)選實(shí)施例，請(qǐng)參考圖6，N個(gè)輸出控制子電路中的第i個(gè)輸出控制子電路，具體包括:選擇電路60和第二減法器61 ；
[0075]在這種情況下，增益共享裝置還包括:第二處理器；
[0076]第二處理器用于:
[0077]在第i輸入數(shù)據(jù)為第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri時(shí)，控制選擇電路60將原始天線數(shù)據(jù)R和累加重構(gòu)數(shù)據(jù)r傳輸至第二減法器61 ;在第i輸入數(shù)據(jù)為經(jīng)第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)R-ri時(shí)，控制選擇電路將累加重構(gòu)數(shù)據(jù)r和第i重構(gòu)數(shù)據(jù)ri傳輸至第二減法器61 ；
[0078]第二減法器61，用于將原始天線數(shù)據(jù)R與累加重構(gòu)數(shù)據(jù)r作減法運(yùn)算獲得第i輸出數(shù)據(jù)；或?qū)⒗奂又貥?gòu)數(shù)據(jù)r與第i重構(gòu)數(shù)據(jù)ri作減法運(yùn)算獲得第i輸出數(shù)據(jù)。
[0079]由于在上述中，通過(guò)原始天線數(shù)據(jù)R域累加重構(gòu)數(shù)據(jù)r作減法運(yùn)算獲得如下數(shù)據(jù):R_r，該數(shù)據(jù)適用于PIC裝置，而通過(guò)累加重構(gòu)數(shù)據(jù)r與第i重構(gòu)數(shù)據(jù)ri作減法運(yùn)算，獲得如下數(shù)據(jù):r-ri，該數(shù)據(jù)適用于SIC裝置，故而達(dá)到了實(shí)現(xiàn)PIC裝置和SIC裝置之間增益共享的技術(shù)效果。
[0080]在具體實(shí)施過(guò)程中，如圖6所示，選擇電路60包括三個(gè)輸入端，分別為:輸入端62a、輸入端62b、輸入端62c,其中，輸入端62a用于輸入原始天線輸入R ;輸入端62b用于輸入累加重構(gòu)數(shù)據(jù)r ;輸入端62c用于輸入第i重構(gòu)數(shù)據(jù)ri。其包含兩個(gè)輸出端，分別為:輸出端63a和輸出端63b，分別用于輸出上述三種數(shù)據(jù)中的任意兩種數(shù)據(jù)，比如:原始天線數(shù)據(jù)R和累加重構(gòu)數(shù)據(jù)R、原始天線數(shù)據(jù)R和第i重構(gòu)數(shù)據(jù)r1、累加重構(gòu)數(shù)據(jù)r和第i重構(gòu)數(shù)據(jù)ri等等,對(duì)此本發(fā)明實(shí)施例不作限制。
[0081]在第i輸入數(shù)據(jù)為第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri時(shí)，說(shuō)明第i干擾對(duì)消裝置并未對(duì)原始天線數(shù)據(jù)R進(jìn)行本裝置的干擾對(duì)消處理，故而在這種情況下，可以通過(guò)原始天線數(shù)據(jù)R和累加重構(gòu)數(shù)據(jù)r進(jìn)行對(duì)消運(yùn)算，進(jìn)而獲得R_r作為第i輸出數(shù)據(jù)；而在第i輸入數(shù)據(jù)為第i對(duì)消數(shù)據(jù)R-ri時(shí)，說(shuō)明在第i干擾對(duì)消裝置中已經(jīng)對(duì)原始天線R進(jìn)行了本裝置的對(duì)消處理，故而需要在累加重構(gòu)數(shù)據(jù)R中減去本裝置的重構(gòu)數(shù)據(jù)ri，以防止多次對(duì)消第i重構(gòu)數(shù)據(jù)ri，造成數(shù)據(jù)的不準(zhǔn)確。故而在這種情況下，可以通過(guò)累加重構(gòu)數(shù)據(jù)r與第i重構(gòu)數(shù)據(jù)ri做減法運(yùn)算，進(jìn)而獲得r-ri作為第i輸出數(shù)據(jù)。
[0082]在獲得第i輸出數(shù)據(jù)之后，可以通過(guò)輸出端63將其回傳至第i干擾對(duì)消裝置，在第i輸出數(shù)據(jù)為R_r時(shí)，直接回傳至第i干擾對(duì)消裝置，或者共享至其它干擾對(duì)消裝置，進(jìn)而可以進(jìn)行所有用戶解碼譯碼處理，由于在這種情況下，去除了多個(gè)用戶的累加重構(gòu)數(shù)據(jù)r，也就是去除了多個(gè)干擾數(shù)據(jù)，故而具有提高信噪比的技術(shù)效果；而在第i輸入數(shù)據(jù)為r-ri時(shí)，在將r-ri傳輸至第i干擾對(duì)消裝置之后，與第i個(gè)干擾對(duì)消裝置的重構(gòu)后天線數(shù)據(jù)R-ri作減法運(yùn)算，就可以獲得如下運(yùn)算結(jié)果:R_r，然后就可以在所有用戶中共享，以作解碼譯碼處理。
[0083]其中，在做解碼譯碼處理時(shí)，又可以分為兩種情況。一種可能的情況是，對(duì)于非重構(gòu)用戶(也就是除這N個(gè)干擾對(duì)消裝置所對(duì)應(yīng)的用戶之外的其它用戶)，直接在R_r的基礎(chǔ)上作解碼譯碼處理即可；而對(duì)于重構(gòu)用戶(也就是這N個(gè)干擾對(duì)消裝置中的某個(gè)干擾對(duì)消裝置所對(duì)應(yīng)的用戶)，在解碼譯碼時(shí)，需要在R_r的基礎(chǔ)上加上本重構(gòu)裝置的重構(gòu)數(shù)據(jù)，以本重構(gòu)裝置為第i重構(gòu)裝置為例，那么需要在R_r的基礎(chǔ)上加上ri，然后進(jìn)行解碼譯碼處理。
[0084]在具體實(shí)施過(guò)程中，選擇電路60可以有多種實(shí)現(xiàn)方式，下面介紹其中的兩種實(shí)現(xiàn)方式，當(dāng)然，在具體實(shí)施過(guò)程中，不限于以下兩種實(shí)現(xiàn)方式。
[0085]第一種，請(qǐng)參考圖7a，選擇電路60，具體包括:第二單刀雙擲開(kāi)關(guān)70和第三單刀雙擲開(kāi)關(guān)71 ；
[0086]第二處理器，具體用于:在第i輸入數(shù)據(jù)為第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri時(shí)，控制第二單刀雙擲開(kāi)關(guān)70將原始天線數(shù)據(jù)R傳輸至第二減法器61以及控制第三單刀雙擲開(kāi)關(guān)71將累加重構(gòu)數(shù)據(jù)r傳輸至第二減法器61 ；
[0087]在第i輸入數(shù)據(jù)為經(jīng)第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)R-ri時(shí)，控制第二單刀雙擲開(kāi)關(guān)70將累加重構(gòu)數(shù)據(jù)r傳輸至第二減法器以及控制第三單刀雙擲開(kāi)關(guān)71將第i重構(gòu)數(shù)據(jù)ri傳輸至第二減法器61。
[0088]如圖7a所示，在通過(guò)第二處理器控制第二單刀雙擲開(kāi)關(guān)70的第①端處于連接狀態(tài)以及控制第三單刀雙擲開(kāi)關(guān)71的第③端處于連接狀態(tài)時(shí)，通過(guò)第二減法器61對(duì)原始天線數(shù)據(jù)R與累加重構(gòu)數(shù)據(jù)R作減法運(yùn)算，進(jìn)而獲得R_r作為第i輸出數(shù)據(jù)，并經(jīng)由輸出端64回傳至第i干擾對(duì)消裝置；在通過(guò)第二處理器控制第二單刀雙擲開(kāi)關(guān)70的第②端處于連接狀態(tài)以及控制第三單刀雙擲開(kāi)關(guān)71的第④端處于連接狀態(tài)時(shí)，通過(guò)第二減法器61對(duì)累加重構(gòu)數(shù)據(jù)R和第i重構(gòu)數(shù)據(jù)Hri作減法運(yùn)算，進(jìn)而獲得r-ri作為第i輸出數(shù)據(jù)，并回傳至第i干擾對(duì)消裝置。
[0089]由于在上述方案中，可以通過(guò)第二單刀雙擲開(kāi)關(guān)、第三單刀雙擲開(kāi)關(guān)以及第二減法器獲得不同類型的第i輸出數(shù)據(jù)，其中，分別通過(guò)第二單刀雙擲開(kāi)關(guān)和第三單刀雙擲開(kāi)關(guān)的不同端處于連接狀態(tài)，進(jìn)而獲得不同的第i輸出數(shù)據(jù)，故而其實(shí)現(xiàn)方式更為直觀。
[0090]第二種，請(qǐng)參考圖7b，選擇電路具體包括:
[0091]選擇電路，具體包括:第四單刀雙擲開(kāi)關(guān)72 ；
[0092]第二處理器，具體用于:在第i輸入數(shù)據(jù)為第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri時(shí)，控制第四單刀雙擲開(kāi)關(guān)72將原始天線數(shù)據(jù)R傳輸至第二減法器61以及將累加重構(gòu)數(shù)據(jù)r直接傳輸至第二減法器61 ;在第i輸入數(shù)據(jù)為經(jīng)第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)R-ri時(shí)，將累加重構(gòu)數(shù)據(jù)r直接傳輸至減法器以及控制第四單刀雙擲開(kāi)關(guān)72將第i重構(gòu)數(shù)據(jù)ri傳輸至第二減法器61。
[0093]如圖7b所示，累加重構(gòu)數(shù)據(jù)R直接連接到第二減法器61，在通過(guò)第二處理器控制第四單刀雙擲開(kāi)關(guān)72的第①端處于連接狀態(tài)時(shí)，通過(guò)第二減法器61對(duì)原始天線數(shù)據(jù)R與累加重構(gòu)數(shù)據(jù)R作減法運(yùn)算，進(jìn)而獲得R_r作為第i輸出數(shù)據(jù)，并經(jīng)由輸入端64回傳至第i干擾對(duì)消裝置；在通過(guò)第二處理器控制第四單刀雙擲開(kāi)關(guān)72的第②端處于連接狀態(tài)時(shí)，通過(guò)第二減法器61對(duì)累加重構(gòu)數(shù)據(jù)R和第i重構(gòu)數(shù)據(jù)Hri作減法運(yùn)算，進(jìn)而獲得r-ri作為第i輸出數(shù)據(jù)，并回傳至第i干擾對(duì)消裝置。
[0094]由于在上述方案中，可以通過(guò)第四單刀雙擲開(kāi)關(guān)和第二減法器來(lái)獲得不同的第i輸出數(shù)據(jù)，故而減少了獲得第i輸出數(shù)據(jù)的器件的數(shù)量，故而降低了增益共享裝置的布線復(fù)雜程度并且節(jié)約了成本。
[0095]作為進(jìn)一步的優(yōu)選實(shí)施例，裝置還包括:
[0096]緩存器，用于存儲(chǔ)天線的原始天線數(shù)據(jù)R。
[0097]由前面的介紹可知，原始天線數(shù)據(jù)R在確定第i輸出數(shù)據(jù)的多個(gè)過(guò)程中，都會(huì)有用至IJ，故而可以在干擾對(duì)消裝置中設(shè)置緩存器，以方便獲取原始天線數(shù)據(jù)R。
[0098]第二方面，本發(fā)明實(shí)施例提供一種干擾對(duì)消系統(tǒng)，請(qǐng)參考圖8，包括:本發(fā)明任一實(shí)施例介紹的增益共享裝置80和與輸入控制電路40連接的N個(gè)干擾對(duì)消裝置81 ；
[0099]N個(gè)干擾對(duì)消裝置81中的第i個(gè)干擾對(duì)消裝置用于:向輸入控制電路輸入第i輸入數(shù)據(jù)；
[0100]輸出控制電路42用于:將第i輸出數(shù)據(jù)回傳至第i干擾對(duì)消裝置。
[0101]由于本發(fā)明實(shí)施例所介紹干擾對(duì)消系統(tǒng)為設(shè)置有本發(fā)明實(shí)施例所介紹的增益共享裝置的干擾對(duì)消系統(tǒng)，故而基于本發(fā)明實(shí)施例所介紹的增益共享裝置，本領(lǐng)域所屬技術(shù)人員能夠了解本發(fā)明實(shí)施例所介紹的干擾對(duì)消系統(tǒng)的具體結(jié)構(gòu)及變形，故而在此不再贅述。
[0102]以下通過(guò)幾個(gè)具體的實(shí)施例來(lái)介紹本發(fā)明中的干擾對(duì)消系統(tǒng)，下面的實(shí)施例主要介紹了該干擾對(duì)消系統(tǒng)的幾個(gè)可能的結(jié)構(gòu)。需要說(shuō)明的是，本發(fā)明中的實(shí)施例只用于解釋本發(fā)明，而不能用于限制本發(fā)明。一切符合本發(fā)明思想的實(shí)施例均在本發(fā)明的保護(hù)范圍之內(nèi)，本領(lǐng)域技術(shù)人員自然知道應(yīng)該如何根據(jù)本發(fā)明的思想進(jìn)行變形。
[0103]實(shí)施例一
[0104]在本實(shí)施例中提供一種干擾對(duì)消系統(tǒng)，請(qǐng)參考圖9，干擾對(duì)消系統(tǒng)具體包括以下結(jié)構(gòu):
[0105]緩存器90，存儲(chǔ)天線數(shù)據(jù)R;
[0106]4個(gè)IC裝置81，具體包括2個(gè)PIC裝置81a和2個(gè)SIC裝置81b，其中2個(gè)PIC裝置直接從原始天線數(shù)據(jù)R中獲取重構(gòu)數(shù)據(jù)rl和r2 ;而2個(gè)SIC裝置對(duì)原始天線數(shù)據(jù)R進(jìn)行并行干擾對(duì)消，進(jìn)而獲得對(duì)消數(shù)據(jù)R_r3和R-r4 ；
[0107]輸入控制電路40，包括4個(gè)輸入控制子電路，這4個(gè)輸入控制子電路分別與4個(gè)IC裝置81相連，其中與2個(gè)PIC裝置81a相連的輸入控制子電路分別從2個(gè)PIC裝置81a獲得重構(gòu)數(shù)據(jù)rl、r2，與2個(gè)SIC裝置81b相連的輸入控制子電路獲得對(duì)消數(shù)據(jù)R_r3和R-r4 ；
[0108]4個(gè)輸入控制子電路中的每個(gè)輸入控制子電路具體包括:第一單刀雙擲開(kāi)關(guān)50和第一減法器51，其中，通過(guò)第一處理器與2個(gè)PIC裝置81a相連的輸入控制子電路的第一單刀雙擲開(kāi)關(guān)50的第①端處于連接狀態(tài)，進(jìn)而PIC裝置81a傳入的輸入數(shù)據(jù)直接作為對(duì)應(yīng)的第i重構(gòu)數(shù)據(jù)ri輸出；而通過(guò)處理器控制與2個(gè)SIC裝置81b相連的輸入控制子電路的第一單刀雙擲開(kāi)關(guān)50的第②端處于連接狀態(tài)，進(jìn)而通過(guò)原始天線數(shù)據(jù)R對(duì)對(duì)消數(shù)據(jù)R_r3和R-r4分別作減法運(yùn)算，進(jìn)而獲得重構(gòu)數(shù)據(jù)r3和r4 ；
[0109]累加電路41，為一加法器，分別連接于4個(gè)輸入控制子電路，用于對(duì)4個(gè)輸入控制子電路輸入的4個(gè)重構(gòu)數(shù)據(jù)rl、r2、r3、r4作加法運(yùn)算，進(jìn)而獲得累加重構(gòu)數(shù)據(jù)r=rl+r2+r3+r4 ；
[0110]輸出控制電路42，包括與4個(gè)輸入控制子電路對(duì)應(yīng)的4個(gè)輸出控制子電路，每個(gè)輸出控制子電路包括:第二單刀雙擲開(kāi)關(guān)70、第三單刀雙擲開(kāi)關(guān)71和第二減法器61，其中，第一單刀雙擲開(kāi)關(guān)70與第二單刀雙擲開(kāi)關(guān)71的輸出端連接于第二減法器61 ;第二單刀雙擲開(kāi)關(guān)70的第①端連接于原始天線數(shù)據(jù)R，第二單刀雙擲開(kāi)關(guān)70的第②端連接于累加重構(gòu)數(shù)據(jù)r ;第三單刀雙擲開(kāi)關(guān)71的第③端連接于累加重構(gòu)數(shù)據(jù)r，第三單刀雙擲開(kāi)關(guān)71的第④端連接于其對(duì)應(yīng)的輸入控制子電路，進(jìn)而獲得對(duì)應(yīng)的重構(gòu)數(shù)據(jù)ri (i為I至4的任一整數(shù));
[0111]第二處理器檢測(cè)到4個(gè)輸入控制子電路中，第一和二個(gè)輸入控制子電路的輸入數(shù)據(jù)為重構(gòu)數(shù)據(jù)(也即:rl和r2)，故而控制第一和二個(gè)輸出控制子電路的第二單刀雙擲開(kāi)關(guān)70的第①端處于連接狀態(tài)以及第三單刀雙擲開(kāi)關(guān)71的第③端處于連接狀態(tài)，進(jìn)而通過(guò)第二減法器61對(duì)原始天線數(shù)據(jù)R和累加重構(gòu)數(shù)據(jù)r做減法運(yùn)算，進(jìn)而獲得R_r作為第一輸出數(shù)據(jù)，并分別回傳至其對(duì)應(yīng)的PIC裝置81a ；
[0112]并且二處理器檢測(cè)到4個(gè)輸入控制子電路中，第三和四個(gè)輸入控制子電路的輸入數(shù)據(jù)為對(duì)消數(shù)據(jù)(也即:R_r3和R_r4)，故而控制第三和四個(gè)輸出控制子電路的第二單刀雙擲開(kāi)關(guān)70的第②端處于連接狀態(tài)以及第四單刀雙擲開(kāi)關(guān)71的第④端處于連接狀態(tài)，進(jìn)而通過(guò)第二減法器71對(duì)累加重構(gòu)數(shù)據(jù)r和第i重構(gòu)數(shù)據(jù)ri (r3或r4)作減法運(yùn)算，進(jìn)而獲得rl+r2+r4作為第三個(gè)輸出控制子電路的輸出數(shù)據(jù)，并回傳至其對(duì)應(yīng)的SIC裝置81b ；以及獲得rl+r2+r3作為第四個(gè)輸出控制子電路的輸出數(shù)據(jù)，并回傳至其對(duì)應(yīng)的SIC裝置81b。
[0113]實(shí)施例二
[0114]在本實(shí)施例中提供一種干擾對(duì)消系統(tǒng)，請(qǐng)參考圖10，干擾對(duì)消裝置具體包括以下結(jié)構(gòu):
[0115]緩存器90，存儲(chǔ)原始天線數(shù)據(jù)R ；
[0116]4個(gè)IC裝置81，具體包括2個(gè)PIC裝置81a和2個(gè)SIC裝置81b，其中2個(gè)PIC裝置直接從原始天線數(shù)據(jù)R中獲取重構(gòu)數(shù)據(jù)rl和r2 ;而2個(gè)SIC裝置對(duì)原始天線數(shù)據(jù)R進(jìn)行并行干擾對(duì)消，進(jìn)而獲得對(duì)消數(shù)據(jù)R_r3和R-r4 ；
[0117]輸入控制電路40，包括4個(gè)輸入控制子電路，這4個(gè)輸入控制子電路分別與4個(gè)IC裝置81相連，其中與2個(gè)PIC裝置81a相連的輸入控制子電路分別從2個(gè)PIC裝置81a獲得重構(gòu)數(shù)據(jù)rl、r2，與2個(gè)SIC裝置81b相連的輸入控制子電路獲得對(duì)消數(shù)據(jù)R_r3和R-r4 ；
[0118]4個(gè)輸入控制子電路中的每個(gè)輸入控制子電路具體包括:第一單刀單擲開(kāi)關(guān)54，第二單刀單擲開(kāi)關(guān)55以及減法器56，其中，通過(guò)第一處理器控制與2個(gè)PIC裝置81a相連的輸入控制子電路的第一單刀單擲開(kāi)關(guān)54處于連接狀態(tài)以及第二單刀雙擲開(kāi)關(guān)55處于斷開(kāi)狀態(tài)，進(jìn)而PIC裝置81a傳入的輸入數(shù)據(jù)直接作為對(duì)應(yīng)的第i重構(gòu)數(shù)據(jù)ri輸出；而通過(guò)第一處理器控制與2個(gè)SIC裝置81b相連的輸入控制子電路的第一單刀單擲開(kāi)關(guān)54處于斷開(kāi)狀態(tài)以及第二單刀雙擲開(kāi)關(guān)55處于連接狀態(tài)，進(jìn)而通過(guò)原始天線數(shù)據(jù)R對(duì)對(duì)消數(shù)據(jù)R_r3和R-r4分別作減法運(yùn)算，進(jìn)而獲得重構(gòu)數(shù)據(jù)r3和r4 ；
[0119]累加電路41，為一加法器，分別連接于4個(gè)輸入控制子電路，用于對(duì)4個(gè)輸入控制子電路輸入的4個(gè)重構(gòu)數(shù)據(jù)rl、r2、r3、r4作加法運(yùn)算，進(jìn)而獲得累加重構(gòu)數(shù)據(jù)r=rl+r2+r3+r4 ；
[0120]輸出控制電路42，包括與4個(gè)輸入控制子電路對(duì)應(yīng)的4個(gè)輸出控制子電路，每個(gè)輸出控制子電路包括:第四單刀雙擲開(kāi)關(guān)72和第二減法器61，其中，第四單刀雙擲開(kāi)關(guān)72的第①端連接于原始天線數(shù)據(jù)R，第四單刀雙擲開(kāi)關(guān)72的第②端連接于第i重構(gòu)數(shù)據(jù)ri (i為I至4的整數(shù))，第四單刀雙擲開(kāi)關(guān)72的輸出端連接于第二減法器61，累加重構(gòu)數(shù)據(jù)r直接連接于第二減法器61 ；
[0121 ] 第二處理器檢測(cè)到4個(gè)輸入控制子電路中，第一和二個(gè)輸入控制子電路的輸入數(shù)據(jù)為重構(gòu)數(shù)據(jù)(也即:rl和r2)，故而控制第一和二個(gè)輸出控制子電路的第四單刀雙擲開(kāi)關(guān)72的第①端處于連接狀態(tài)，進(jìn)而通過(guò)第二減法器61對(duì)原始天線數(shù)據(jù)R和累加重構(gòu)數(shù)據(jù)R做減法運(yùn)算，進(jìn)而獲得R_r作為第一輸出數(shù)據(jù)，并分別回傳至其對(duì)應(yīng)的PIC裝置81a ；
[0122]并且第二處理器檢測(cè)到4個(gè)輸入控制子電路中，第三和四個(gè)輸入控制子電路的輸入數(shù)據(jù)為對(duì)消數(shù)據(jù)(也即:R_r3和R_r4)，故而控制第三和四個(gè)輸出控制子電路的第四單刀雙擲開(kāi)關(guān)72的第②端處于連接狀態(tài)，進(jìn)而通過(guò)第二減法器71對(duì)累加重構(gòu)數(shù)據(jù)r和第i重構(gòu)數(shù)據(jù)ri (r3或r4)作減法運(yùn)算，進(jìn)而獲得rl+r2+r4作為第三個(gè)輸出控制子電路的輸出數(shù)據(jù)，并回傳至其對(duì)應(yīng)的SIC裝置81b ；以及獲得rl+r2+r3作為第四個(gè)輸出控制子電路的輸出數(shù)據(jù)，并回傳至其對(duì)應(yīng)的SIC裝置81b。
[0123]第三方面，本發(fā)明實(shí)施例提供一種干擾對(duì)消系統(tǒng)的增益共享方法，請(qǐng)參考圖11，方法具體包括:
[0124]步驟SllO:獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri，其中N為正整數(shù)，i為I至N的整數(shù)；
[0125]步驟Slll:將N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，得到累加重構(gòu)數(shù)據(jù)r ;
[0126]步驟S112:針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)累加重構(gòu)數(shù)據(jù)r，確定與第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
[0127]作為進(jìn)一步的優(yōu)選實(shí)施例，根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri，具體為:
[0128]在第i輸入數(shù)據(jù)為第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)ri時(shí)，直接將第i輸入數(shù)據(jù)作為第i重構(gòu)數(shù)據(jù)ri ;在第i輸入數(shù)據(jù)為經(jīng)第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)R-ri時(shí)，根據(jù)天線的原始天線數(shù)據(jù)R與第i輸入數(shù)據(jù)，確定第i重構(gòu)數(shù)據(jù)ri。
[0129]作為進(jìn)一步的優(yōu)選實(shí)施例，根據(jù)累加重構(gòu)數(shù)據(jù)r，確定與第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)，具體為:
[0130]在第i輸入數(shù)據(jù)為第i重構(gòu)數(shù)據(jù)ri時(shí)，根據(jù)原始天線數(shù)據(jù)R和累加重構(gòu)數(shù)據(jù)r，確定第i輸出數(shù)據(jù)；在第i輸入數(shù)據(jù)為第i對(duì)消數(shù)據(jù)R-ri時(shí)，根據(jù)累加重構(gòu)數(shù)據(jù)r和第i重構(gòu)數(shù)據(jù)ri,確定第i輸出數(shù)據(jù)。
[0131]由于本發(fā)明實(shí)施例所介紹的增益共享方法為實(shí)施本發(fā)明實(shí)施例所介紹的增益共享裝置所采用的方法，故而基于本發(fā)明實(shí)施例所介紹的增益共享裝置，本領(lǐng)域所屬技術(shù)人員能夠能夠了解本發(fā)明實(shí)施例所介紹的增益共享方法的具體實(shí)施例方法，故而在此不再贅述。
[0132]本申請(qǐng)?zhí)峁┑囊粋€(gè)或多個(gè)技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn):
[0133]由于在本發(fā)明實(shí)施例中，提供了一種干擾對(duì)消系統(tǒng)的增益共享裝置，具體包括:輸入控制電路、累加電路和輸出控制電路，其中輸入控制電路用于獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，而累加電路則用于將N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，進(jìn)而獲得累加重構(gòu)數(shù)據(jù)，而輸出控制電路則針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)累加重構(gòu)數(shù)據(jù)確定與第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)，也就是說(shuō)基于第i個(gè)干擾對(duì)消裝置所需要的數(shù)據(jù)的不同，輸出控制電路可以輸出不同的第i輸出數(shù)據(jù)，進(jìn)而達(dá)到了能夠基于不同的干擾對(duì)消裝置產(chǎn)生不同的增益共享數(shù)據(jù)的技術(shù)效果。
[0134]盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。
[0135]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明實(shí)施例進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明實(shí)施例的精神和范圍。這樣，倘若本發(fā)明實(shí)施例的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種干擾對(duì)消系統(tǒng)的增益共享裝置，其特征在于，包括： 輸入控制電路，用于獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，其中N為正整數(shù)，i為I至N的整數(shù)； 累加電路，用于將所述輸入控制電路確定的N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，得到累加重構(gòu)數(shù)據(jù)； 輸出控制電路，用于針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)所述累加重構(gòu)數(shù)據(jù)，確定與所述第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
2.如權(quán)利要求1所述的裝置，其特征在于，所述輸入控制電路包括：N個(gè)輸入控制子電路，其中所述N個(gè)輸入控制子電路與所述N個(gè)干擾對(duì)消裝置一一對(duì)應(yīng)； 所述N個(gè)輸入控制子電路中的第i個(gè)輸入控制子電路，具體用于： 在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，直接將所述第i輸入數(shù)據(jù)作為所述第i重構(gòu)數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)原始天線數(shù)據(jù)與所述第i輸入數(shù)據(jù)，確定所述第i重構(gòu)數(shù)據(jù)。
3.如權(quán)利要求2所述的裝置，其特征在于，所述第i個(gè)輸入控制子電路包括：第一單刀雙擲開(kāi)關(guān)和第一減法器； 所述增益共享裝置還包括：第一處理器； 所述第一處理器，用于在檢測(cè)到所述第i輸入數(shù)據(jù)為所述第i重構(gòu)數(shù)據(jù)時(shí)，控制所述所述第一單刀雙擲開(kāi)關(guān)將所述第i重構(gòu)數(shù)據(jù)直接輸出給所述第i個(gè)輸入控制子電路；在檢測(cè)到所述第i輸入數(shù)據(jù)為所述第i對(duì)消數(shù)據(jù)時(shí)，控制所述第一單刀雙擲開(kāi)關(guān)將所述第i對(duì)消數(shù)據(jù)輸出給所述第一減法器； 所述第一減法器，用于將所述原始天線數(shù)據(jù)與所述第i對(duì)消數(shù)據(jù)作減法運(yùn)算獲得所述第i重構(gòu)數(shù)據(jù)，并將所述第i重構(gòu)數(shù)據(jù)輸出給所述第i個(gè)輸入控制子電路。
4.如權(quán)利要求1~3任一所述的裝置，其特征在于，所述輸出控制電路包括：N個(gè)輸出控制子電路，其中所述N個(gè)輸出控制子電路與所述N個(gè)干擾對(duì)消裝置一一對(duì)應(yīng)； 所述N個(gè)輸出控制子電路中的第i個(gè)輸出控制子電路，具體用于： 在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，根據(jù)原始天線數(shù)據(jù)和所述累加重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)所述累加重構(gòu)數(shù)據(jù)和所述第i重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)。
5.如權(quán)利要求4所述的裝置，其特征在于，所述N個(gè)輸出控制子電路中的第i個(gè)輸出控制子電路，包括：選擇電路和第二減法器； 所述增益共享裝置還包括：第二處理器； 所述第二處理器用于： 在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，控制所述選擇電路將所述原始天線數(shù)據(jù)和所述累加重構(gòu)數(shù)據(jù)傳輸至所述第二減法器；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，控制所述選擇電路將所述累加重構(gòu)數(shù)據(jù)和所述第i重構(gòu)數(shù)據(jù)傳輸至所述第二減法器； 所述第二減法器，用于將所述原始天線數(shù)據(jù)與所述累加重構(gòu)數(shù)據(jù)作減法運(yùn)算獲得所述第i輸出數(shù)據(jù)；或?qū)⑺隼奂又貥?gòu)數(shù)據(jù)與所述第i重構(gòu)數(shù)據(jù)作減法運(yùn)算獲得所述第i輸出 數(shù)據(jù)。
6.如權(quán)利要求5所述的裝置，其特征在于，所述選擇電路，包括：第二單刀雙擲開(kāi)關(guān)和第三單刀雙擲開(kāi)關(guān)； 所述第二處理器，具體用于：在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，控制所述第二單刀雙擲開(kāi)關(guān)將所述原始天線數(shù)據(jù)傳輸至所述第二減法器以及控制所述第三單刀雙擲開(kāi)關(guān)將所述累加重構(gòu)數(shù)據(jù)傳輸至所述第二減法器； 在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，控制所述第二單刀雙擲開(kāi)關(guān)將所述累加重構(gòu)數(shù)據(jù)傳輸至所述第二減法器以及控制所述第三單刀雙擲開(kāi)關(guān)將所述第i重構(gòu)數(shù)據(jù)傳輸至所述第二減法器。
7.如權(quán)利要求5所述的裝置，其特征在于，所述選擇電路，包括：第四單刀雙擲開(kāi)關(guān)； 所述第二處理器，用于：在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，控制所述第四單刀雙擲開(kāi)關(guān)將所述原始天線數(shù)據(jù)傳輸至所述第二減法器以及將所述累加重構(gòu)數(shù)據(jù)直接傳輸至所述第二減法器；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，將所述累加重構(gòu)數(shù)據(jù)直接傳輸至所述減法器以及控制所述第四單刀雙擲開(kāi)關(guān)將所述第i重構(gòu)數(shù)據(jù)傳輸至所述第二減法器。
8.如權(quán)利要求2~7任一所述的裝置，其特征在于，所述裝置還包括： 緩存器，用于存儲(chǔ)天線的原始天線數(shù)據(jù)。
9.一種干擾對(duì)消系統(tǒng)，其特征在于，包括：如權(quán)利要求1-8任一權(quán)項(xiàng)所述的增益共享裝置和與所述輸入控制電路連接的N個(gè)干擾對(duì)消裝置； 所述N個(gè)干擾對(duì)消裝置中的第i個(gè)干擾對(duì)消裝置用于：向所述輸入控制電路輸入第i輸入數(shù)據(jù)； 所述輸出控制電路用于：將所述第i輸出數(shù)據(jù)回傳至所述第i干擾對(duì)消裝置。
10.一種干擾對(duì)消系統(tǒng)的增益共享方法，其特征在于，包括： 獲得來(lái)自N個(gè)干擾對(duì)消裝置的輸入數(shù)據(jù)，并且根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，其中N為正整數(shù)，i為I至N的整數(shù)； 將所述N個(gè)干擾對(duì)消裝置的重構(gòu)數(shù)據(jù)進(jìn)行累加，得到累加重構(gòu)數(shù)據(jù)； 針對(duì)第i個(gè)干擾對(duì)消裝置，根據(jù)所述累加重構(gòu)數(shù)據(jù)，確定與所述第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)。
11.如權(quán)利要求10所述的方法，其特征在于，所述根據(jù)第i個(gè)干擾對(duì)消裝置的第i輸入數(shù)據(jù)，確定第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)，包括： 在所述第i輸入數(shù)據(jù)為所述第i個(gè)干擾對(duì)消裝置的第i重構(gòu)數(shù)據(jù)時(shí)，直接將所述第i輸入數(shù)據(jù)作為所述第i重構(gòu)數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為經(jīng)所述第i干擾對(duì)消裝置對(duì)消處理的第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)天線的原始天線數(shù)據(jù)與所述第i輸入數(shù)據(jù)，確定所述第i重構(gòu)數(shù)據(jù)。
12. 如權(quán)利要求10或11所述的方法，其特征在于，所述根據(jù)所述累加重構(gòu)數(shù)據(jù)，確定與所述第i個(gè)干擾對(duì)消裝置對(duì)應(yīng)的第i輸出數(shù)據(jù)，包括： 在所述第i輸入數(shù)據(jù)為所述第i重構(gòu)數(shù)據(jù)時(shí)，根據(jù)所述原始天線數(shù)據(jù)和所述累加重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)；在所述第i輸入數(shù)據(jù)為所述第i對(duì)消數(shù)據(jù)時(shí)，根據(jù)所述累加.重構(gòu)數(shù)據(jù)和所述第i重構(gòu)數(shù)據(jù)，確定所述第i輸出數(shù)據(jù)。
【文檔編號(hào)】H04B15/00GK103490828SQ201310412889
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2013年9月11日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】于福強(qiáng) 申請(qǐng)人:華為技術(shù)有限公司