專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，并且更具體地涉及一種具有輸出驅(qū)動(dòng)器的半導(dǎo)體器件。
背景技術(shù)：
諸如CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)圖像傳感器的半導(dǎo)體器件具有LVDS (低電壓差分信號(hào)傳輸)接口或者能夠?qū)?shù)據(jù)快速輸出到外部的其他差分接口。例如在JP-A-2010-11432中描述的LVDS包括電流值切換電路、轉(zhuǎn)移電路以及偏移電壓保持電路。電流值切換電路在恒定電流il和i2(il>i2)之間切換。轉(zhuǎn)移電路將數(shù)字信號(hào)處理為差分輸出信號(hào)并將其傳輸?shù)綀D像處理電路模塊，所述圖像處理模塊為外部器件。偏移電壓保持電路確保即使當(dāng)操作模式改變時(shí)差分輸出信號(hào)的偏移電壓也保持不變。

發(fā)明內(nèi)容
然而，在JP-A-2010-11432中描述的LVDS接口雖然包括特性調(diào)整部分，但是其并未包含特性判斷部分和控制部分。因此，這種LVDS接口的局限性在于需要建立特性調(diào)整序列以同樣處理外部器件。另外，在JP-A-2010-11432中描述的LVDS接口包括偏移電壓保持電路，該偏移電壓保持電路能夠?qū)⒉罘州敵鲂盘?hào)的偏移電壓保持恒定以便調(diào)整輸出特性的改變，所述改變可能由溫度變化以及其他周?chē)h(huán)境變化引起，或者由在制造期間從晶片到晶片的工藝變化引起。因此，在電源與地之間耦合很多元件。由于這增加了級(jí)聯(lián)級(jí)數(shù)，因此很難降低電源電壓水平以用于低功率設(shè)計(jì)目的。本發(fā)明是考慮到以上情況而做出的并且本發(fā)明提供了一種具有驅(qū)動(dòng)器的半導(dǎo)體器件，所述驅(qū)動(dòng)器能夠自動(dòng)地調(diào)整輸出特性并且能夠在低功率下操作。根據(jù)本發(fā)明的一個(gè)實(shí)施方式，提供了一種包括輸出驅(qū)動(dòng)器和驅(qū)動(dòng)器副本的半導(dǎo)體器件。所述輸出驅(qū)動(dòng)器基于可調(diào)節(jié)低電壓信號(hào)傳輸技術(shù)并且其能夠根據(jù)第一參考電流的幅度做出輸出特性的自動(dòng)調(diào)整。驅(qū)動(dòng)器副本是輸出驅(qū)動(dòng)器的復(fù)制，驅(qū)動(dòng)器副本根據(jù)它自身輸出與參考電壓之間的差別來(lái)調(diào)整第一參考電流的幅度，并且將經(jīng)調(diào)整的電流輸出到所述輸出驅(qū)動(dòng)器。在根據(jù)本發(fā)明一個(gè)實(shí)施方式的半導(dǎo)體器件中包括的驅(qū)動(dòng)器能夠自動(dòng)地調(diào)整輸出特性并且能夠在低功率下操作。


圖1為圖示根據(jù)本發(fā)明一個(gè)實(shí)施方式的半導(dǎo)體器件的配置的示意圖；圖2為圖示根據(jù)本發(fā)明第一實(shí)施方式的驅(qū)動(dòng)器部分的配置的示意圖；圖3為圖示圖2示出的驅(qū)動(dòng)器電路以及耦合到所述驅(qū)動(dòng)器電路的接收器電路的示意圖；圖4為圖示圖3中示出的元件的具體配置的示意圖；圖5為圖示根據(jù)本發(fā)明第二實(shí)施方式的驅(qū)動(dòng)器部分的配置的示意圖；以及圖6為圖示根據(jù)本發(fā)明第三實(shí)施方式的驅(qū)動(dòng)器部分的配置的示意圖。
具體實(shí)施方式
現(xiàn)在將參考附圖描述本發(fā)明的實(shí)施方式。圖1為圖示根據(jù)本發(fā)明一個(gè)實(shí)施方式的半導(dǎo)體器件的配置的示意圖。參看圖1，半導(dǎo)體器件100為CMOS圖像傳感器，包括像素陣列73和列ADC 72。像素陣列73為以行和列布置的像素(CMOS傳感器)矩陣，并且像素陣列73用于將光轉(zhuǎn)化為電信號(hào)。為每列提供列ADC 72，列ADC 72接收從像素陣列73輸出的模擬信號(hào)，并且將所述模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)。半導(dǎo)體器件100還包括垂直掃描驅(qū)動(dòng)電路71和驅(qū)動(dòng)器部分 75。垂直掃描驅(qū)動(dòng)電路71選擇像素陣列73的一行。驅(qū)動(dòng)器部分75接收來(lái)自列ADC 72的數(shù)字?jǐn)?shù)據(jù)，并且將所述數(shù)字信號(hào)輸出到外部的圖像處理電路。第一實(shí)施方式圖2為圖示根據(jù)本發(fā)明第一實(shí)施方式的驅(qū)動(dòng)器部分的配置的示意圖。參看圖2，驅(qū)動(dòng)器部分75包括多個(gè)驅(qū)動(dòng)器電路2a到2η。驅(qū)動(dòng)器電路2a到2η中的每個(gè)驅(qū)動(dòng)器電路包括輸出驅(qū)動(dòng)器3和輸出驅(qū)動(dòng)器副本4。輸出驅(qū)動(dòng)器3基于可調(diào)節(jié)低電壓信號(hào)傳輸技術(shù)，并且其能夠根據(jù)參考電流Iref2 的幅度做出輸出特性的自動(dòng)調(diào)整。輸出驅(qū)動(dòng)器副本4是輸出驅(qū)動(dòng)器3的復(fù)制。輸出驅(qū)動(dòng)器副本4根據(jù)它自身輸出與參考電壓之間的差別來(lái)調(diào)整參考電流Iref2的幅度，并且將經(jīng)調(diào)整的電流輸出到所述輸出驅(qū)動(dòng)器3。圖3為圖示圖2示出的驅(qū)動(dòng)器電路以及耦合到所述驅(qū)動(dòng)器電路的接收器電路的示意圖。參看圖3，驅(qū)動(dòng)器電路2包括輸出驅(qū)動(dòng)器3，該輸出驅(qū)動(dòng)器3包括預(yù)驅(qū)動(dòng)器5和 SLVS(可調(diào)節(jié)低電壓信號(hào)傳輸)輸出驅(qū)動(dòng)器7。例如，符合JEDEC(電子器件工程聯(lián)合委員會(huì))標(biāo)準(zhǔn)的SLVS-400驅(qū)動(dòng)器能夠用作SLVS輸出驅(qū)動(dòng)器7。由于SLVS輸出驅(qū)動(dòng)器7具有簡(jiǎn)單基本配置，其不能像現(xiàn)有LVDS驅(qū)動(dòng)器一樣直接在它自身內(nèi)調(diào)整輸出變化。因此，為了調(diào)整SLVS輸出驅(qū)動(dòng)器7的輸出變化，驅(qū)動(dòng)器電路2 還包括輸出驅(qū)動(dòng)器副本4，該輸出驅(qū)動(dòng)器副本4包括預(yù)驅(qū)動(dòng)器副本6和SLVS輸出驅(qū)動(dòng)器副本8。SLVS輸出驅(qū)動(dòng)器7和SLVS輸出驅(qū)動(dòng)器副本8不像LVDS驅(qū)動(dòng)器一樣具有差分共電流源，并且SLVS輸出驅(qū)動(dòng)器7和SLVS輸出驅(qū)動(dòng)器副本8由低至0. 8V的電源電壓驅(qū)動(dòng)。因此，SLVS輸出驅(qū)動(dòng)器7和SLVS輸出驅(qū)動(dòng)器副本8降低了功耗。接收器電路90包括SLVS接收器95。具有阻抗為Rz (50 Ω )的終端電阻91、92被提供于差分傳輸路徑93、94的末端。差分傳輸路徑93、94具有等于阻抗Rz(50Q)的特性阻抗。 SLVS輸出驅(qū)動(dòng)器副本8具有Rz (50 Ω )的內(nèi)部阻抗以對(duì)SLVS輸出驅(qū)動(dòng)器7進(jìn)行模擬。預(yù)驅(qū)動(dòng)器副本6將參考電流Irefl給到SLVS輸出驅(qū)動(dòng)器副本8，并且將參考電流 Iref2給到預(yù)驅(qū)動(dòng)器5。SLVS輸出驅(qū)動(dòng)器副本8的輸出反饋到預(yù)驅(qū)動(dòng)器副本6以便調(diào)整參考電流Iref 1以及參考電流Iref2的值。圖4為圖示圖3中示出的元件的具體配置的示意圖。預(yù)驅(qū)動(dòng)器副本預(yù)驅(qū)動(dòng)器副本6為單端放大器電路，包括比較器11、Ν溝道MOS晶體管15、Ρ溝道 MOS晶體管12、P溝道MOS晶體管13、P溝道MOS晶體管14、P溝道MOS晶體管16、具有阻抗為Rp的電阻17以及二極管18。使用單端放大器減小了半導(dǎo)體器件的面積。P溝道MOS晶體管12、Ρ溝道MOS晶體管13以及P溝道MOS晶體管14耦合到VCC 電源(2.5V)以形成電流鏡。參考電流IrefO流向P溝道MOS晶體管12。參考電流Irefl流向P溝道MOS晶體管13。參考電流Iref2流向P溝道MOS晶體管14。當(dāng)P溝道MOS晶體管12的柵極寬度為WO并且柵極長(zhǎng)度為L(zhǎng)0、P溝道MOS晶體管 13的柵極寬度為Wl且柵極長(zhǎng)度為L(zhǎng)l以及P溝道MOS晶體管14的柵極寬度為W2且柵極長(zhǎng)度為 L2 時(shí)，IrefO Irefl Iref2 = (W0/L0) (W1/L1) (W2/L2)。比較器11接收參考電壓Vref以及節(jié)點(diǎn)N7的電壓。N溝道MOS晶體管15接收所述比較器11的輸出。當(dāng)參考電壓Vref比節(jié)點(diǎn)N7的電壓高時(shí)，比較器11的輸出電壓增加。這增大了流向N溝道MOS晶體管15的參考電流IrefO的值。當(dāng)參考電壓Vref比節(jié)點(diǎn)N7的電壓低時(shí)，比較器11的輸出電壓降低。這減小了流向N溝道MOS晶體管15的參考電流IrefO的值。 P溝道MOS晶體管16布置在P溝道MOS晶體管13的一端和節(jié)點(diǎn)N6之間。參考電流Irefl流向P溝道MOS晶體管16。P溝道MOS晶體管16的柵極耦合到地。電阻17和二極管18布置在節(jié)點(diǎn)N6和地之間。SLVS輸出驅(qū)動(dòng)器副本SLVS輸出驅(qū)動(dòng)器副本8為單端放大器電路，包括N溝道MOS晶體管19和具有阻抗為Rz(50Q)的電阻20。使用單端放大器減小了半導(dǎo)體器件的面積。N溝道MOS晶體管19布置在VDD電源(800mV電源)與節(jié)點(diǎn)N7之間。N溝道MOS 晶體管19的柵極耦合到預(yù)驅(qū)動(dòng)器副本6的節(jié)點(diǎn)N6。輸出電流Ioutl流向N溝道MOS晶體管19。具有阻抗為Rz的電阻20布置在節(jié)點(diǎn)N7和地之間。預(yù)驅(qū)動(dòng)器預(yù)驅(qū)動(dòng)器5為差分放大器電路，包括P溝道MOS晶體管21、P溝道MOS晶體管22、 具有阻抗為Rp的電阻23、具有阻抗為Rp的電阻24以及二極管25。
P溝道MOS晶體管21布置在節(jié)點(diǎn)附1和節(jié)點(diǎn)附之間。P溝道MOS晶體管22布置在節(jié)點(diǎn)N12和節(jié)點(diǎn)N2之間。電阻23布置在節(jié)點(diǎn)附和節(jié)點(diǎn)N12之間。電阻24布置在節(jié)點(diǎn) N2和節(jié)點(diǎn)Nl2之間。二極管25布置在節(jié)點(diǎn)Nl2和地之間。節(jié)點(diǎn)Nll接收從預(yù)驅(qū)動(dòng)器副本6輸出的參考電流Iref2。差分輸入信號(hào)的一個(gè)信號(hào)mi進(jìn)入P溝道MOS晶體管21的柵極。差分輸入信號(hào)的另一個(gè)信號(hào)IN2進(jìn)入P溝道MOS 晶體管22的柵極。節(jié)點(diǎn)m和節(jié)點(diǎn)N2耦合到SLVS輸出驅(qū)動(dòng)器7。SLVS輸出驅(qū)動(dòng)器 SLVS輸出驅(qū)動(dòng)器7為差分放大器電路，包括N溝道MOS晶體管26、N溝道MOS晶體管27、N溝道MOS晶體管28以及N溝道MOS晶體管29。N溝道MOS晶體管26布置在VDD電源(800mV電源)和節(jié)點(diǎn)N3之間。N溝道MOS 晶體管26的柵極耦合到節(jié)點(diǎn)N2。輸出電流Iout2流向N溝道MOS晶體管26。在此，由于 VDD電源從外部供給，對(duì)于諸如LVDS驅(qū)動(dòng)器的2. 5V電源電壓驅(qū)動(dòng)器而言可獲得可觀的功耗降低。N溝道MOS晶體管27布置在VDD電源和節(jié)點(diǎn)N4之間。N溝道MOS晶體管27的柵極耦合到節(jié)點(diǎn)附。輸出電流Iout3流向N溝道MOS晶體管27。N溝道MOS晶體管28布置在節(jié)點(diǎn)N3與地之間。N溝道MOS晶體管28的柵極耦合到節(jié)點(diǎn)W。N溝道MOS晶體管29布置在節(jié)點(diǎn)N4與地之間。N溝道MOS晶體管29的柵極耦合到節(jié)點(diǎn)N2。節(jié)點(diǎn)N4耦合到差分傳輸路徑的一個(gè)傳輸路徑93。節(jié)點(diǎn)N3耦合到差分傳輸路徑的另一個(gè)傳輸路徑94。調(diào)整操作將P溝道MOS晶體管16的柵極耦合到地確保了預(yù)驅(qū)動(dòng)器副本6的輸入電平為低。 它模擬了在其中差分輸入信號(hào)的一個(gè)信號(hào)mi為低的狀態(tài)。當(dāng)差分輸入信號(hào)的一個(gè)信號(hào)mi為低時(shí)，SLVS輸出驅(qū)動(dòng)器7的輸出節(jié)點(diǎn)N4的電平為高。因此，將給到比較器11的參考電壓設(shè)置成使得模擬這樣的一個(gè)狀態(tài)，或者更具體地說(shuō)，設(shè)置為0. 4V電壓，此時(shí)輸出節(jié)點(diǎn)N4的電平為高。當(dāng)SLVS輸出驅(qū)動(dòng)器副本8的節(jié)點(diǎn)N7的輸出電壓比參考電壓Vref高時(shí)，比較器11 的輸出電壓下降。這減小了流向P溝道MOS晶體管12和N溝道MOS晶體管15的參考電流 IrefO的值。這還減小了流向P溝道MOS晶體管13的參考電流Irefl的值。結(jié)果，流向N 溝道MOS晶體管19的輸出電流Ioutl的幅度減小以降低節(jié)點(diǎn)N7的輸出電壓。另一方面，當(dāng)SLVS輸出驅(qū)動(dòng)器副本8的節(jié)點(diǎn)N7的輸出電壓比參考電壓Vref低時(shí)，比較器11的輸出電壓上升。這增大了流向P溝道MOS晶體管12和N溝道MOS晶體管 15的參考電流IrefO的值。這還增大了流向P溝道MOS晶體管13的參考電流Irefl的值。 結(jié)果，流向N溝道MOS晶體管19的輸出電流Ioutl的幅度增大以升高節(jié)點(diǎn)N7的輸出電壓。除了上文描述的調(diào)整參考電流IrefO、Irefl的值之外，電流鏡調(diào)整參考電流 Iref2的值使得當(dāng)差分輸入信號(hào)的一個(gè)信號(hào)IN 1為低時(shí)，SLVS輸出驅(qū)動(dòng)器7的輸出節(jié)點(diǎn)N4 的電平為高。當(dāng)mi為高且IN2為低時(shí)執(zhí)行的操作
當(dāng)差分輸入信號(hào)的一個(gè)信號(hào)mi為高時(shí)，P溝道MOS晶體管21處于截止并且節(jié)點(diǎn) Nl為低。這使得N溝道MOS晶體管27和N溝道MOS晶體管28截止。當(dāng)差分輸入信號(hào)的另一個(gè)信號(hào)IN2為低時(shí)，P溝道MOS晶體管22處于導(dǎo)通并且節(jié)點(diǎn)N2為高。這使得N溝道MOS晶體管26和N溝道MOS晶體管29導(dǎo)通。因此，在上述情況中，電流依次流向VDD電源、N溝道MOS晶體管26、節(jié)點(diǎn)N3、具有阻抗Rz的傳輸路徑94、具有阻抗Rz的終端電阻91、地、具有阻抗Rz的終端電阻92、具有阻抗Rz的傳輸路徑93、節(jié)點(diǎn)N4、N溝道MOS晶體管29以及地。在上述情況中，SLVS接收器95檢測(cè)到從驅(qū)動(dòng)器電路輸出邏輯0。當(dāng)mi為低并且IN2為高時(shí)執(zhí)行的操作當(dāng)差分輸入信號(hào)的一個(gè)信號(hào)mi為低時(shí)，P溝道MOS晶體管21處于導(dǎo)通并且節(jié)點(diǎn)附為高。這使得N溝道MOS晶體管27和N溝道MOS晶體管28導(dǎo)通。當(dāng)差分輸入信號(hào)的另一個(gè)信號(hào)IN2為高時(shí)，P溝道MOS晶體管22處于截止并且節(jié)點(diǎn)N2為低。這使得N溝道MOS晶體管26和N溝道MOS晶體管29截止。因此，在上述情況中，電流依次流向VDD電源、N溝道MOS晶體管27、節(jié)點(diǎn)N4、具有阻抗Rz的傳輸路徑93、具有阻抗Rz的終端電阻92、地、具有阻抗Rz的終端電阻91、具有阻抗Rz的傳輸路徑94、節(jié)點(diǎn)N3、N溝道MOS晶體管28以及地。在上述情況中，SLVS接收器95檢測(cè)到從驅(qū)動(dòng)器電路輸出邏輯1。如上所述，根據(jù)本實(shí)施方式的半導(dǎo)體器件使用輸出驅(qū)動(dòng)器副本來(lái)調(diào)整將要供給到輸出驅(qū)動(dòng)器的參考電流的幅度。這允許半導(dǎo)體驅(qū)動(dòng)器調(diào)整輸出驅(qū)動(dòng)器的輸出特性的改變， 并且允許半導(dǎo)體驅(qū)動(dòng)器在低功率下操作。對(duì)預(yù)驅(qū)動(dòng)器進(jìn)行模擬的預(yù)驅(qū)動(dòng)器副本根據(jù)SLVS 輸出驅(qū)動(dòng)器副本(對(duì)SLVS輸出驅(qū)動(dòng)器進(jìn)行模擬)的輸出電壓與參考電壓之間的差別進(jìn)行操作，從而調(diào)整將要供給到SLVS輸出驅(qū)動(dòng)器副本和SLVS輸出驅(qū)動(dòng)器的參考電流的幅度。這使得可以調(diào)整SLVS輸出驅(qū)動(dòng)器的輸出的改變。第一實(shí)施方式的修改包含在SLVS輸出驅(qū)動(dòng)器副本8中的具有阻抗為Rz的電阻20對(duì)傳輸路徑93、94 的終端電阻91、92和阻抗進(jìn)行模擬。優(yōu)選地，電阻20能夠與傳輸路徑93、94以及傳輸路徑93、94的終端電阻91、92放置在相同的環(huán)境條件(例如溫度)下。因此，電阻20可能布置在芯片外并且經(jīng)由引腳耦合到內(nèi)部節(jié)點(diǎn)N7。第二實(shí)施方式圖5為圖示根據(jù)本發(fā)明第二實(shí)施方式的驅(qū)動(dòng)器部分的配置的示意圖。參看圖5，驅(qū)動(dòng)器部分包括多個(gè)輸出驅(qū)動(dòng)器3和多個(gè)輸出驅(qū)動(dòng)器副本4。輸出驅(qū)動(dòng)器3具有相同的配置，并且每個(gè)這些輸出驅(qū)動(dòng)器3的配置與圖4所標(biāo)示的相同。輸出驅(qū)動(dòng)器副本4也具有相同的配置，并且每個(gè)這些輸出驅(qū)動(dòng)器副本4的配置與圖4所標(biāo)示的相同。每個(gè)輸出驅(qū)動(dòng)器副本4將參考電流Iref2輸出到兩個(gè)輸出驅(qū)動(dòng)器3。用于輸出參考電流Iref2的每個(gè)輸出驅(qū)動(dòng)器副本4被放置在靠近接收從每個(gè)輸出驅(qū)動(dòng)器副本4輸出的參考電流Iref2的輸出驅(qū)動(dòng)器3的位置。如上所述，本實(shí)施方式中的輸出驅(qū)動(dòng)器副本的數(shù)量可以比在其中一個(gè)輸出驅(qū)動(dòng)器副本提供參考電流Iref2到一個(gè)輸出驅(qū)動(dòng)器的情況下少。這使得可以減小半導(dǎo)體器件的面積。 第二實(shí)施方式的修改在第二實(shí)施方式中，每個(gè)輸出驅(qū)動(dòng)器副本將參考電流Iref2輸出到兩個(gè)輸出驅(qū)動(dòng)器3。然而，備選地，每個(gè)輸出驅(qū)動(dòng)器副本可以將參考電流Iref2輸出到多于兩個(gè)的輸出驅(qū)動(dòng)器3。第三實(shí)施方式圖6為圖示根據(jù)本發(fā)明第三實(shí)施方式的驅(qū)動(dòng)器部分的配置的示意圖。參看圖6，驅(qū)動(dòng)器部分包括多個(gè)輸出驅(qū)動(dòng)器3和一個(gè)輸出驅(qū)動(dòng)器副本4。輸出驅(qū)動(dòng)器3具有相同的配置，并且每個(gè)這些輸出驅(qū)動(dòng)器3的配置與圖4所標(biāo)示的相同。輸出驅(qū)動(dòng)器副本4的配置與圖4所標(biāo)示的相同。輸出驅(qū)動(dòng)器副本4將參考電流Iref2輸出到輸出驅(qū)動(dòng)器3。輸出驅(qū)動(dòng)器副本4被放置在布置輸出驅(qū)動(dòng)器3的區(qū)域的中心處。如上所述，本實(shí)施方式只需要一個(gè)輸出驅(qū)動(dòng)器副本4。這使得可以減小半導(dǎo)體器件的面積。另外，輸出驅(qū)動(dòng)器副本4被放置在布置輸出驅(qū)動(dòng)器3的區(qū)域的中心處。因此，從輸出驅(qū)動(dòng)器副本4輸出的參考電流有效地供給到輸出驅(qū)動(dòng)器3。因此，目前公開(kāi)的實(shí)施方式在所有方面都應(yīng)當(dāng)被認(rèn)為是說(shuō)明性的和非限制性的。 本發(fā)明的范圍由所附的權(quán)利要求而不是之前的描述表明。在此旨在涵蓋在權(quán)利要求書(shū)的等同方案的含義和范圍內(nèi)的所有變化。
權(quán)利要求
1.一種半導(dǎo)體器件，包括輸出驅(qū)動(dòng)器，所述輸出驅(qū)動(dòng)器基于可調(diào)節(jié)低電壓信號(hào)傳輸技術(shù)并且能夠根據(jù)第一參考電流的幅度做出輸出特性的自動(dòng)調(diào)整；以及驅(qū)動(dòng)器副本，所述驅(qū)動(dòng)器副本是所述輸出驅(qū)動(dòng)器的復(fù)制；其中所述驅(qū)動(dòng)器副本根據(jù)其輸出與參考電壓之間的差別來(lái)調(diào)整所述第一參考電流的幅度，并且將經(jīng)調(diào)整的電流輸出到所述輸出驅(qū)動(dòng)器。
2.如權(quán)利要求1的半導(dǎo)體器件， 其中所述輸出驅(qū)動(dòng)器包括 SLVS輸出驅(qū)動(dòng)器；以及預(yù)驅(qū)動(dòng)器，所述預(yù)驅(qū)動(dòng)器布置成緊在所述SLVS輸出驅(qū)動(dòng)器之前； 其中所述驅(qū)動(dòng)器副本包括SLVS輸出驅(qū)動(dòng)器副本，所述SLVS輸出驅(qū)動(dòng)器副本是所述SLVS輸出驅(qū)動(dòng)器的復(fù)制；以及預(yù)驅(qū)動(dòng)器副本，所述預(yù)驅(qū)動(dòng)器副本是所述預(yù)驅(qū)動(dòng)器的復(fù)制，并且布置成緊在所述SLVS 輸出驅(qū)動(dòng)器副本之前，其中所述SLVS輸出驅(qū)動(dòng)器和所述預(yù)驅(qū)動(dòng)器不具有電流源，其中所述SLVS輸出驅(qū)動(dòng)器副本包括電阻，所述電阻與所述SLVS輸出驅(qū)動(dòng)器耦合到的傳輸路徑以及放置在所述傳輸路徑的末端的終端電阻具有相同的阻抗，以及其中所述預(yù)驅(qū)動(dòng)器副本包括比較器電路，所述比較器電路將SLVS輸出驅(qū)動(dòng)器副本的輸出與所述參考電壓之間的差別輸出；以及電流鏡電路，所述電流鏡電路生成將要供給到所述預(yù)驅(qū)動(dòng)器的所述第一參考電流以及具有對(duì)應(yīng)于所述比較器電路的輸出的幅度并且將要供給到所述SLVS輸出驅(qū)動(dòng)器副本的第二參考電流。
3.如權(quán)利要求2的半導(dǎo)體器件，其中所述SLVS輸出驅(qū)動(dòng)器和所述預(yù)驅(qū)動(dòng)器為差分放大器電路，以及其中所述SLVS輸出驅(qū)動(dòng)器副本和所述預(yù)驅(qū)動(dòng)器副本為單端放大器電路。
4.如權(quán)利要求1的半導(dǎo)體器件，包括 所述輸出驅(qū)動(dòng)器的多個(gè)單元；以及所述驅(qū)動(dòng)器副本的多個(gè)單元，其中所述驅(qū)動(dòng)器副本的單元各自向所述輸出驅(qū)動(dòng)器的單元輸出所述第一參考電流。
5.如權(quán)利要求1的半導(dǎo)體器件，包括 所述輸出驅(qū)動(dòng)器的多個(gè)單元；以及所述驅(qū)動(dòng)器副本的一個(gè)單元，其中所述驅(qū)動(dòng)器副本向所述輸出驅(qū)動(dòng)器的單元輸出所述第一參考電流，并且所述驅(qū)動(dòng)器副本被放置在布置所述輸出驅(qū)動(dòng)器的單元的區(qū)域的中心處。
全文摘要
公開(kāi)了一種半導(dǎo)體器件，其具有輸出驅(qū)動(dòng)器和驅(qū)動(dòng)器副本。所述輸出驅(qū)動(dòng)器基于可調(diào)節(jié)低電壓信號(hào)傳輸技術(shù)，并且能夠在低功率下操作以及能夠根據(jù)參考電流的幅度做出輸出特性的自動(dòng)調(diào)整。驅(qū)動(dòng)器副本是輸出驅(qū)動(dòng)器的復(fù)制，驅(qū)動(dòng)器副本根據(jù)它自身輸出與參考電壓之間的差別來(lái)調(diào)整參考電流的幅度，并且將經(jīng)調(diào)整的電流輸出到所述輸出驅(qū)動(dòng)器。
文檔編號(hào)H04N5/3745GK102223492SQ20111009352
公開(kāi)日2011年10月19日 申請(qǐng)日期2011年4月12日 優(yōu)先權(quán)日2010年4月13日
發(fā)明者森下玄, 江積善之 申請(qǐng)人:瑞薩電子株式會(huì)社