專利名稱：總線裝置、總線系統(tǒng)和信息傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于在總線主設(shè)備和總線從設(shè)備之間傳輸信息的總線裝置、總線系統(tǒng)以及信息傳輸方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的改進(jìn)，系統(tǒng)中的運(yùn)算頻率也已經(jīng)提高。然而，難以保證由于線路導(dǎo)致的延遲會(huì)根據(jù)運(yùn)算頻率的改進(jìn)而減小。特別地，當(dāng)在半導(dǎo)體基底上形成線路時(shí)，由于小型化，線路之間的線寬會(huì)變得更窄，并且基于其上的線路的阻抗值的增大會(huì)超過(guò)布線電容的縮小效果，這不意味著延遲會(huì)根據(jù)小型化的量而減小。
廣泛使用了一種硅上系統(tǒng)，其中，多個(gè)處理器、存儲(chǔ)器和I/O設(shè)備被集成在一個(gè)半導(dǎo)體基底上以構(gòu)成系統(tǒng)。然而，由于頻率的改進(jìn)和上述的小型化線路延遲，難以在一個(gè)周期期間將信號(hào)從處理器發(fā)送至存儲(chǔ)器或I/O設(shè)備。
在常規(guī)方法中，當(dāng)經(jīng)由總線連接處理器和存儲(chǔ)器或I/O設(shè)備時(shí)，關(guān)于存儲(chǔ)器或I/O設(shè)備是否可以接受地址的信息被首先發(fā)送至處理器。然后，處理器根據(jù)所述信息發(fā)送地址。然而，隨著運(yùn)算頻率的改進(jìn)，在一個(gè)周期期間，處理器和存儲(chǔ)器或I/O設(shè)備之間的連接不能被傳輸，并且傳輸會(huì)需要多個(gè)周期。
在通信領(lǐng)域，假定傳輸源和接收目的地彼此相距較遠(yuǎn)，并且需要多個(gè)周期來(lái)傳送信息。為了提高系統(tǒng)中的頻率，例如，在接收目的地提供一定量的緩沖器，并且在傳輸源管理與緩沖區(qū)的量對(duì)應(yīng)的信用值(credit value)，以防止在接收側(cè)的緩沖區(qū)溢出(例如，參見(jiàn)美國(guó)專利5748613的說(shuō)明書(shū))。
當(dāng)處理器和存儲(chǔ)器或I/O設(shè)備之間的連接不能在一個(gè)周期期間被傳輸并且如上所述可能需要多個(gè)周期時(shí)，有必要在處理器和存儲(chǔ)器之間引入流水線結(jié)構(gòu)。
甚至在這種情況下，需要多個(gè)周期向處理器返回指示存儲(chǔ)器或I/O設(shè)備不能接受地址的信號(hào)。因此，即使當(dāng)引入流水線結(jié)構(gòu)時(shí)，如果指示地址不能被接受的信號(hào)被傳輸至處理器，那么之前可能已經(jīng)從處理器發(fā)送出多條地址信息。
另一方面，在根據(jù)上述信用(credit)方法的通信中，當(dāng)以特定的時(shí)間間隔從傳輸源向接收目的地發(fā)送指令時(shí)，需要準(zhǔn)備根據(jù)其延遲的緩沖器，這會(huì)消耗額外的資源。
例如，假設(shè)從總線主設(shè)備至總線從設(shè)備并且從總線從設(shè)備至總線主設(shè)備都需要“t”個(gè)周期。在這種情況下，直到出現(xiàn)在總線主設(shè)備處的信用的值被更新為止需要2t個(gè)周期。也就是說(shuō)，當(dāng)總線主設(shè)備每n個(gè)周期可以發(fā)送一次指令時(shí)，在從設(shè)備處必須有用于2t/n個(gè)指令的緩沖器。相反，當(dāng)僅存在一個(gè)緩沖器時(shí)，每2t個(gè)周期只可以發(fā)送一次指令，這會(huì)顯著地限制帶寬。
此外，在其中多個(gè)總線主設(shè)備向總線從設(shè)備發(fā)送指令的常規(guī)方法中，典型地，仲裁器以集中的方式出現(xiàn)。然而，當(dāng)系統(tǒng)的運(yùn)算頻率較高時(shí)，在一個(gè)周期期間，信號(hào)不能從多個(gè)處理器傳輸至仲裁器。在這種情況下，需要仲裁器以分散的方式分布。
另一方面，如上所述，需要流控制機(jī)制來(lái)防止在從設(shè)備(存儲(chǔ)器或I/O設(shè)備)上進(jìn)行重寫(xiě)。在基于信用的流控制中，信用信息交換僅限于一對(duì)總線主設(shè)備(處理器)和從設(shè)備。因此，為了處理多個(gè)總線主設(shè)備，總線從設(shè)備必須提供用于每個(gè)總線主設(shè)備的信用管理以及用于每個(gè)總線主設(shè)備的緩沖器，這會(huì)耗費(fèi)資源。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，一種用于在總線主設(shè)備和總線從設(shè)備之間傳輸信息的總線裝置，包括多個(gè)流水線寄存器，其能夠通過(guò)流水線處理從總線主設(shè)備向總線從設(shè)備傳輸信息；以及多個(gè)管理設(shè)備，其相應(yīng)地管理每個(gè)流水線寄存器并且被對(duì)應(yīng)于多個(gè)流水線寄存器而提供，其中，每個(gè)管理設(shè)備包括保存狀態(tài)保持單元，其保持保存狀態(tài)作為指示對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器是否保存信息的信息；相鄰級(jí)的保存狀態(tài)指定單元，其指定前級(jí)的流水線寄存器的保存狀態(tài)以及后級(jí)的流水線寄存器的保存狀態(tài)，其中，所述前級(jí)的流水線寄存器將信息發(fā)送至當(dāng)前級(jí)的流水線寄存器，來(lái)自所述當(dāng)前級(jí)的流水線寄存器的信息被傳送至所述后級(jí)的流水線寄存器；以及傳輸控制單元，其基于由所述保存狀態(tài)保持單元保持的當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)、由所述相鄰級(jí)的保存狀態(tài)指定單元指定的所述前級(jí)的流水線寄存器的保存狀態(tài)以及所述后級(jí)的流水線寄存器的保存狀態(tài)來(lái)確定是否傳輸由對(duì)應(yīng)的流水線寄存器保存的信息。
根據(jù)本發(fā)明的另一方面，一種總線系統(tǒng)，包括總線主設(shè)備；總線從設(shè)備；以及總線裝置，其在所述總線主設(shè)備和所述總線從設(shè)備之間發(fā)送信息，其中，所述總線裝置包括多個(gè)流水線寄存器，其能夠通過(guò)流水線處理從總線主設(shè)備向總線從設(shè)備傳輸信息；以及多個(gè)管理設(shè)備，其相應(yīng)地管理每個(gè)流水線寄存器并且被對(duì)應(yīng)于所述多個(gè)流水線寄存器而提供，其中，每個(gè)管理設(shè)備包括保存狀態(tài)保持單元，其保持保存狀態(tài)作為指示對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器是否保存信息的信息；相鄰級(jí)的保存狀態(tài)指定單元，其指定前級(jí)的流水線寄存器的保存狀態(tài)以及后級(jí)的流水線寄存器的保存狀態(tài)，其中，所述前級(jí)的流水線寄存器將信息發(fā)送至當(dāng)前級(jí)的流水線寄存器，來(lái)自所述當(dāng)前級(jí)的流水線寄存器的信息被傳送至所述后級(jí)的流水線寄存器；以及傳輸控制單元，其基于由保存狀態(tài)保持單元保持的當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)、由相鄰級(jí)的保存狀態(tài)指定單元指定的所述前級(jí)的流水線寄存器的保存狀態(tài)以及所述后級(jí)的流水線寄存器的保存狀態(tài)來(lái)確定是否傳輸由對(duì)應(yīng)的流水線寄存器保存的信息。
根據(jù)本發(fā)明的另一方面，總線裝置中的一種信息傳輸方法，用于在總線主設(shè)備和總線從設(shè)備之間傳輸信息，其中，所述總線裝置具有多個(gè)管理設(shè)備，所述管理設(shè)備相應(yīng)地管理每個(gè)流水線寄存器并且被對(duì)應(yīng)于多個(gè)流水線寄存器而提供，所述多個(gè)流水線寄存器能夠通過(guò)流水線處理從所述總線主設(shè)備向所述總線從設(shè)備傳輸信息，每個(gè)管理設(shè)備指定一保存狀態(tài)作為指示前級(jí)的流水線寄存器是否保存信息的信息，還指定后級(jí)的流水線寄存器的保存狀態(tài)，其中，所述前級(jí)的流水線寄存器用于將信息發(fā)送至對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器，來(lái)自所述當(dāng)前級(jí)的流水線寄存器的信息被傳送至所述后級(jí)的流水線寄存器；以及每個(gè)管理設(shè)備基于所述當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)、所述前級(jí)的流水線寄存器的保存狀態(tài)以及所述后級(jí)的流水線寄存器的保存狀態(tài)來(lái)確定是否傳輸由對(duì)應(yīng)的流水線寄存器保存的信息，其中，所述當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)由保存狀態(tài)保持單元保持，該保存狀態(tài)保持單元用于保持保存狀態(tài)作為指示對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器是否保存信息的信息。


圖1是顯示根據(jù)實(shí)施例的總線系統(tǒng)的整體結(jié)構(gòu)的示圖；圖2是顯示處理器和高速緩存之間的實(shí)際位置關(guān)系的示圖；圖3是更詳細(xì)地顯示處理器和高速緩存之間的連接關(guān)系的示圖；圖4是顯示流水線寄存器的每一級(jí)的更詳細(xì)的結(jié)構(gòu)的示圖；圖5是顯示流控制邏輯電路的邏輯的示圖；圖6是用于說(shuō)明根據(jù)圖5的邏輯的流水線寄存器的運(yùn)算的示圖；圖7是顯示仲裁器的詳細(xì)結(jié)構(gòu)的示圖；圖8是顯示仲裁器電路的邏輯的示圖；圖9A是顯示第一變形的示圖；以及圖9B是顯示第一變形的示圖。
具體實(shí)施例方式
以下將參照附圖描述根據(jù)本發(fā)明的總線裝置、總線系統(tǒng)以及信息傳輸方法的實(shí)施例。實(shí)施例不限制本發(fā)明。
圖1是顯示根據(jù)一實(shí)施例的總線系統(tǒng)1的整體結(jié)構(gòu)的示圖。總線系統(tǒng)1包括八個(gè)處理器10A至10H，I/O設(shè)備50、L2(2級(jí))高速緩存30、存儲(chǔ)器控制器40、內(nèi)置EDRAM 43以及外置SDRAM 44。存儲(chǔ)器控制器40具有L3(3級(jí))高速緩存42。八個(gè)處理器10A至10H連接到L2高速緩存30。此外，I/O設(shè)備50連接到L2高速緩存30。L2高速緩存30還連接到存儲(chǔ)器控制器40。
地址信息被從處理器10A至10H傳送到L2高速緩存30。L2高速緩存30檢查從處理器10A至10H請(qǐng)求的信息是否已被L2高速緩存30進(jìn)行緩存，并且根據(jù)檢查結(jié)果執(zhí)行預(yù)定的操作。如果信息未被緩存，則存儲(chǔ)器控制器40訪問(wèn)L3高速緩存42。當(dāng)信息未緩存在L3高速緩存42中時(shí)，存儲(chǔ)器根據(jù)地址訪問(wèn)內(nèi)置EDRAM 43和外置SDRAM 44。也就是說(shuō)，根據(jù)本實(shí)施例的八個(gè)處理器10A至10H對(duì)應(yīng)于總線中的主設(shè)備。L2高速緩存30對(duì)應(yīng)于總線中的從設(shè)備。總線系統(tǒng)1可以不具有L3高速緩存或L2高速緩存。
地址信息除從處理器請(qǐng)求的存儲(chǔ)器地址之外還包括指令的類型(讀、寫(xiě)等等)，數(shù)據(jù)傳輸?shù)拇笮?，并且這些信息被同時(shí)傳輸。
圖2是顯示處理器10A至10H以及L2高速緩存30之間的物理位置關(guān)系的示圖。如圖2所示，處理器10A與L2高速緩存30以大約5mm的間距設(shè)置。因此，當(dāng)假定總線的時(shí)鐘周期為500MHz，在一個(gè)周期期間線路可以達(dá)到2.5mm時(shí)，需要在處理器10A和L2高速緩存30之間設(shè)置具有至少兩級(jí)的流水線處理。此外，由于流水線處理中的鎖存器的裕度(margin)或時(shí)鐘歪斜，需要具有多級(jí)的流水線處理。
如果總線不具有流水線結(jié)構(gòu)，則必須設(shè)置下列限制。也就是說(shuō)，作為一種方法，總線頻率保持并且系統(tǒng)的規(guī)模被限制，從而使得系統(tǒng)可以在一個(gè)周期內(nèi)到達(dá)。作為另一個(gè)方法，總線頻率被減少。因?yàn)閮蓚€(gè)限制約束了系統(tǒng)的規(guī)?；蛳拗屏丝偩€吞吐量，所以對(duì)性能的影響是重大的，這是不希望的。
圖3是更詳細(xì)地顯示處理器10A至10H以及L2高速緩存30之間的連接關(guān)系的示圖。如圖3所示，兩個(gè)處理器10A和10B連接到仲裁器11A，并且進(jìn)一步連接到觸發(fā)器結(jié)構(gòu)的地址信息保存單元12A。類似地，其它的處理器10C至10H還連接到仲裁器11B至11D以及地址信息保存單位12B至12D。此外，每個(gè)地址信息保存單元12A至12D經(jīng)由仲裁器21連接到地址信息保存單元22。
在該結(jié)構(gòu)中，在處理器10A至10H和L2高速緩存30之間存在兩級(jí)流水線處理。構(gòu)造流水線處理以使得每個(gè)處理器10A至10H的地址信息保存單元12A至12H被假定為第一級(jí)并且地址信息保存單元22被假定為第二級(jí)。
仲裁器21還連接到I/O設(shè)備50。也就是說(shuō)，I/O設(shè)備50也經(jīng)由仲裁器21訪問(wèn)L2高速緩存30。
根據(jù)該實(shí)施例的流水線處理具有兩級(jí)，但是流水線處理的級(jí)數(shù)可以根據(jù)處理器10和L2高速緩存30之間的距離以及周期時(shí)間而變化。
以下將描述一種流水線處理，其中，地址信息保存單元12A至12H，地址信息保存單元22以及地址信息保存單元32被假定為流水線寄存器。為了簡(jiǎn)單的說(shuō)明，將描述一例子，其中，僅僅一個(gè)處理器10被連接到L2高速緩存30。
圖4是顯示地址信息保存單元22的更詳細(xì)的結(jié)構(gòu)的示圖。地址信息保存單元22對(duì)應(yīng)于流水線處理的一個(gè)級(jí)。流水線處理的其它級(jí)的結(jié)構(gòu)也是類似的。地址信息保存單元22具有多路復(fù)用器(MUX)201、鎖存器205、用于執(zhí)行流量控制的邏輯電路203以及觸發(fā)器204。這些部分合作來(lái)實(shí)現(xiàn)保存狀態(tài)保持單元，相鄰級(jí)的保存狀態(tài)指定單元以及管理設(shè)備的傳輸控制單元。
邏輯電路203具有pstat端子、cstat端子、fstat端子、sel端子以及next端子。Next端子連接到一比特的觸發(fā)器204。觸發(fā)器204保持指示是否保存地址信息的保存狀態(tài)。當(dāng)觸發(fā)器204保存地址信息時(shí)，其保持“f”作為保存狀態(tài)。當(dāng)觸發(fā)器204不保存地址信息時(shí)，其保持“e”作為保存狀態(tài)?！癴”和“e”可以一般地分別表示為“1”和“0”。
邏輯電路203的pstat端子連接到流水線處理的前級(jí)，并且前級(jí)的狀態(tài)信息被輸入為“f”或“e”。Next端子將當(dāng)前級(jí)的狀態(tài)信息“f”或“e”輸出至觸發(fā)器204。觸發(fā)器204將從next端子輸入的狀態(tài)信息輸出至流水線處理的后級(jí)。
從next端子輸出的信息指示在下一個(gè)周期中的當(dāng)前級(jí)的狀態(tài)信息。該狀態(tài)信息變?yōu)檫壿嬰娐?03的cstat端子的輸入。Fstat端子連接到流水線處理的后級(jí)并且輸入后級(jí)的狀態(tài)信息“f”或“e”。
Sel端子連接到多路復(fù)用器201并且多路復(fù)用器201輸出指示地址信息是否將被保存或更新的“0”或“1”信息。地址信息被存儲(chǔ)在鎖存器205中，由多路復(fù)用器201根據(jù)流量控制來(lái)保存或更新鎖存器205中的信息。具體地說(shuō)，當(dāng)sel端子的輸出是0時(shí)(當(dāng)MUX是0時(shí))，鎖存器205保存地址信息。也就是說(shuō)，已被保存的地址信息將被再次保存。當(dāng)sel端子的輸出是1時(shí)(當(dāng)MUX是1時(shí))，更新地址信息。也就是說(shuō)，保存流水線處理中的前級(jí)的信息。
如上所述，為了減少功耗，僅在更新時(shí)改變地址信息，并且鎖存器205的內(nèi)容是變化的。MUX電路可以由鎖存器的時(shí)鐘門鎖(clockgating)來(lái)實(shí)現(xiàn)以便減少功耗。
基于pstat端子、cstat端子和fstat端子的輸入確定next端子和sel端子的輸出。
圖5是顯示邏輯電路203的邏輯的示圖。由圖5所示的邏輯確定next端子和sel端子的輸出值。例如，在圖6中的第二行的情況下，pstat＝f，cstat＝e，并且fstat＝e，則假定sel＝1并且next＝f。也就是說(shuō)，前級(jí)的信息被輸入當(dāng)前級(jí)并且當(dāng)前級(jí)的狀態(tài)被改變至“f”。
在第七行中的pstat＝e，cstat＝f并且fstat＝e的情況下，假定sel＝0。也就是說(shuō)，與在前一周期中一樣，保持當(dāng)前級(jí)的信息。這是因?yàn)橛捎谠诹魉€處理的前級(jí)中沒(méi)有信息，所以不必將新信息輸入當(dāng)前級(jí)，并且因?yàn)闉榱藴p少功耗，保持與在前一周期中相同的信息。
圖6是用于說(shuō)明依據(jù)圖5的邏輯的流水線處理的操作的示圖。其顯示每個(gè)流水線寄存器的保存狀態(tài)如何從圖6中的頂層到底層隨時(shí)間而改變。如圖6所示，構(gòu)造了一種流水線處理，其中，地址信息保存單元12、地址信息保存單元22以及地址信息保存單元32被假定為流水線寄存器。
這里，地址信息保存單元12、地址信息保存單元22以及地址信息保存單元32分別被稱為第一級(jí)、第二級(jí)以及第三級(jí)。地址信息保存單元12一側(cè)或處理器一側(cè)被假定為前端，L2高速緩存30一側(cè)被假定為后端。每個(gè)流水線寄存器保持它的或它的級(jí)的保存狀態(tài)。
將描述當(dāng)?shù)刂沸畔奶幚砥?0發(fā)送出并且該地址信息被傳輸至L2高速緩存30時(shí)進(jìn)行的操作。根據(jù)圖5的邏輯，處理器10可以僅當(dāng)?shù)谝患?jí)是“e”時(shí)發(fā)送地址信息。當(dāng)?shù)谌?jí)是“f”時(shí)，地址信息被傳輸至L2高速緩存30。
如圖6中的最上一級(jí)所示，在初始狀態(tài)，第一至第三級(jí)都沒(méi)有地址信息并且它們保持保存狀態(tài)“e”。這時(shí)，因?yàn)榈谝患?jí)的保存狀態(tài)是“e”，所以處理器10可以基于圖5的邏輯發(fā)送出地址信息。當(dāng)處理器10發(fā)送出地址信息時(shí)，指令被輸入第一級(jí)并且第一級(jí)的保存狀態(tài)從“e”改變至“f”。在第二周期中，由第一級(jí)保存的地址信息被發(fā)送至第二級(jí)。因此，第二級(jí)的保存狀態(tài)從“e”改變至“f”，并且第一級(jí)的保存狀態(tài)從“f”改變至“e”。
每個(gè)級(jí)可以僅參考相鄰級(jí)的保存狀態(tài)。因此，地址信息可以每2個(gè)周期從處理器10發(fā)送出一次。因此，在第三周期中下一個(gè)地址信息被發(fā)送出并且第一級(jí)的保存狀態(tài)從“e”改變至“f”。在第三周期中，第二級(jí)中的地址信息被發(fā)送至第三級(jí)，第三級(jí)的保存狀態(tài)從“e”改變至“f”并且第二級(jí)的保存狀態(tài)從“f”改變至“e”。
當(dāng)L2高速緩存30執(zhí)行一些處理時(shí)，例如標(biāo)記信息的更新或?qū)?nèi)置EDRAM 43或外置SDRAM 44的訪問(wèn)，其不接受地址信息。因此，地址信息在流水線處理的后端一側(cè)隨時(shí)間而累積。在圖6所示的例子中，在第五周期保存狀態(tài)變?yōu)閒ff。在該狀態(tài)，處理器10不能發(fā)送出地址信息。
如果L2高速緩存30在該狀態(tài)中從流水線處理提取地址信息，則在L2高速緩存30中順序地處理填滿流水線處理的地址信息。然后，處理器10可以發(fā)送出地址信息。在第六周期之后，在每個(gè)級(jí)中指示這時(shí)的保存狀態(tài)。
如上所述，流水線處理的每個(gè)級(jí)僅與相鄰級(jí)(前級(jí)和后級(jí))進(jìn)行通信并且進(jìn)行以防止地址信息被重寫(xiě)。
如上所述，流水線處理的每個(gè)級(jí)基于是否存在來(lái)自前級(jí)的指令，是否存在后級(jí)中的信息以及當(dāng)前級(jí)的狀態(tài)來(lái)確定當(dāng)前級(jí)的操作。從前級(jí)發(fā)送至當(dāng)前級(jí)的指令被控制從而不是使得當(dāng)存在來(lái)自當(dāng)前級(jí)的信號(hào)時(shí)其才被第一次發(fā)送出，而是使得無(wú)論何時(shí)前級(jí)具有指令則發(fā)送出其。也就是說(shuō)，從當(dāng)前級(jí)至前級(jí)的信號(hào)是指示到下一個(gè)指令的轉(zhuǎn)換是可能的信號(hào)。該方法可以減少流水線處理的各級(jí)之間的延遲。
以下將描述一種結(jié)構(gòu)，其中，多個(gè)處理器連接到流水線處理。在這種情況下，需要處理器之間的仲裁。圖3中顯示的仲裁器11A至11D執(zhí)行仲裁?，F(xiàn)在描述仲裁器11A，但是其它的仲裁器11B至11D的結(jié)構(gòu)與操作是類似的。
圖7是顯示仲裁器11A的詳細(xì)結(jié)構(gòu)的示圖。仲裁器11A從兩個(gè)處理器10A和10B中選擇一個(gè)輸入。參照?qǐng)D4描述的流量控制電路被用于從兩個(gè)處理器10A和10B中選擇一個(gè)輸入。仲裁器11A具有仲裁器電路111，觸發(fā)器結(jié)構(gòu)的優(yōu)先級(jí)保存單元112，OR電路113和多路復(fù)用器114。其它的仲裁器11A至11D以及仲裁器21的結(jié)構(gòu)是類似的。
仲裁器電路111具有ptatA端子、ptatB端子、nprio端子、cprio端子、cstatA端子、cstatB端子、cstatf端子以及sel端子。
ptatA端子和ptatB端子分別假定它們的前級(jí)的保存狀態(tài)或處理器10A以及10B作為輸入。Cstatf端子假定后級(jí)的保存狀態(tài)作為輸入。CstatA端子以及cstatB端子將它們的后級(jí)的狀態(tài)發(fā)送至兩個(gè)前級(jí)。
優(yōu)先級(jí)保存單元112指示關(guān)于在前一次已選擇哪個(gè)級(jí)的歷史，保存關(guān)于優(yōu)先級(jí)的信息，并且進(jìn)行配置以使得之前緊挨著選擇的級(jí)的優(yōu)先級(jí)較低，從而保持處理器10A和10B之間的公平。優(yōu)先級(jí)保存單元112假定nprio端子的輸出作為輸入。Cprio端子假定優(yōu)先級(jí)保存單元112的輸出作為輸入。也就是說(shuō)，優(yōu)先級(jí)保存單元112存儲(chǔ)之前已選擇了哪個(gè)級(jí)作為歷史，并且改變優(yōu)先級(jí)從而使得在下一次容易地選擇與前一個(gè)不同的級(jí)。
復(fù)用器114基于sel端子的輸出選擇處理器10A和10B中之一的地址信息。除來(lái)自cprio端子的輸入之外，基于ptatA端子、ptatB端子和cstatf端子的輸入確定sel端子的輸出。
圖8是顯示仲裁器電路111的邏輯的示圖。圖8中第一行的狀態(tài)是一種狀態(tài)，其中，地址信息保存在后級(jí)中。在這種情況下，顯示了信息“x”，其指示sel端子可以選擇任何前級(jí)，但是實(shí)際電路的輸出是1或O。在這種情況下，多路復(fù)用器114選擇任何一個(gè)的地址信息。
如第二和第三行所示，當(dāng)任何一個(gè)前級(jí)的保存狀態(tài)是“f”并且后級(jí)的保存狀態(tài)是“e”時(shí)，sel端子輸出指示多個(gè)前級(jí)中的保存狀態(tài)是“f”的級(jí)的信息。
如第四和第五行所示，當(dāng)前級(jí)的保存狀態(tài)兩個(gè)都是“f”并且后級(jí)的保存狀態(tài)是“e”時(shí)，從sel端子輸出指示優(yōu)先級(jí)較高的級(jí)的信息。
對(duì)于來(lái)自nprio端子的輸出，從cprio端子輸入先前的選擇作為歷史，并且輸出信息用于優(yōu)先地選擇與之前選擇的級(jí)不同的級(jí)。例如，因?yàn)樵诘诙兄?，處理?0B的地址信息是從sel端子輸出的，所以在nprio端子輸出指示處理器10A優(yōu)先的信息。“keep”指示不會(huì)改變優(yōu)先級(jí)。
現(xiàn)在將描述仲裁器11A的物理位置。仲裁器11A位于流水線處理中的前級(jí)和后級(jí)之間的中點(diǎn)附近。例如，在圖7顯示的例子中，仲裁器11A位于處理器10A和流水線寄存器12A之間的中點(diǎn)附近，并且位于處理器10B和流水線寄存器12A之間的中點(diǎn)附近。
在圖7所示的例子中，經(jīng)由仲裁器11A從處理器10A和10B到流水線寄存器12A的信號(hào)線，以及在選擇多路復(fù)用器114之后再次經(jīng)由仲裁器11A從后級(jí)的流量控制器203或流水線寄存器12A到后級(jí)或流水線寄存器12A的信號(hào)線都需要在一個(gè)周期內(nèi)通過(guò)。因?yàn)楫?dāng)這些通過(guò)具有相同的延遲時(shí)周期時(shí)間最小，所以期望仲裁器11A位于處理器10A、10B與流水線寄存器12A之間的中點(diǎn)附近，如上所述。
盡管已使用實(shí)施例描述了本發(fā)明，但是可以對(duì)以上實(shí)施例進(jìn)行各種變形和變化。
圖9A和9B是顯示第一變形的示圖。根據(jù)本實(shí)施例的總線系統(tǒng)1具有用于兩個(gè)處理器的仲裁器11，但是其可以被配置為多級(jí)以使得能夠?qū)Χ嘤趦杉?jí)進(jìn)行仲裁。
圖9A顯示一種結(jié)構(gòu)，其中，對(duì)于三個(gè)處理器的仲裁是可能的。圖9B顯示一種結(jié)構(gòu)，其中，對(duì)于五個(gè)處理器的仲裁是可能的。如上所述，圖7中所示的多個(gè)基本結(jié)構(gòu)被連接以使得可以對(duì)任意數(shù)量的處理器執(zhí)行仲裁。
作為第二變形，可以在相同的半導(dǎo)體基底上形成總線系統(tǒng)1。作為另一個(gè)例子，總線系統(tǒng)可以形成為一種多芯片模塊，其中，在一個(gè)模塊上集中多個(gè)芯片。此外，其可以被形成為設(shè)置在一個(gè)電路板上的系統(tǒng)。此外，多個(gè)基底可以是齒合設(shè)置的。
作為第三變形，盡管在本實(shí)施例中已經(jīng)描述了一例子，其中，地址信息或指令被從處理器傳送到存儲(chǔ)器和I/O設(shè)備，同時(shí)被仲裁，但是由根據(jù)本實(shí)施例的總線系統(tǒng)1執(zhí)行的控制方式可以被用于在流水線處理中待傳送的數(shù)據(jù)。例如，其可以被用于例如從存儲(chǔ)器到處理器的數(shù)據(jù)傳輸這樣的應(yīng)用。
作為第四變形，盡管在根據(jù)本實(shí)施例的總線系統(tǒng)1中已執(zhí)行均等的仲裁，但是可以根據(jù)應(yīng)用固定仲裁。此外，作為另一個(gè)例子，權(quán)重選擇是可能的并且可以應(yīng)用公知的仲裁算法。
如上所述，根據(jù)本發(fā)明，即使當(dāng)一個(gè)周期內(nèi)不能傳送信號(hào)時(shí)，總線裝置也能夠安全地發(fā)送信息并且提高系統(tǒng)的頻率。此外，即使當(dāng)不能在一個(gè)周期內(nèi)傳送信號(hào)時(shí)，根據(jù)本發(fā)明的總線裝置也能夠達(dá)到安全地發(fā)送信息并且提高系統(tǒng)的頻率的效果。
本領(lǐng)域的技術(shù)人員能夠容易地想到其它的優(yōu)點(diǎn)和變形。因此，本發(fā)明在其廣度方面不局限于這里顯示和描述的具體細(xì)節(jié)和典型實(shí)施例。因此，在不脫離由附加的權(quán)利要求所定義的總的發(fā)明構(gòu)思和它們的等價(jià)物的精神或范圍的情況下，可以進(jìn)行各種變形。
權(quán)利要求
1.一種用于在總線主設(shè)備和總線從設(shè)備之間傳輸信息的總線裝置，包括多個(gè)流水線寄存器，其能夠通過(guò)流水線處理從總線主設(shè)備向總線從設(shè)備傳輸信息；以及多個(gè)管理設(shè)備，其分別管理每個(gè)流水線寄存器并且被對(duì)應(yīng)于多個(gè)流水線寄存器而提供，其中，每個(gè)管理設(shè)備包括保存狀態(tài)保持單元，其保持保存狀態(tài)作為指示對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器是否保存信息的信息；相鄰級(jí)的保存狀態(tài)指定單元，其指定前級(jí)的流水線寄存器的保存狀態(tài)以及后級(jí)的流水線寄存器的保存狀態(tài)，其中，所述前級(jí)的流水線寄存器將信息發(fā)送至當(dāng)前級(jí)的流水線寄存器，來(lái)自所述當(dāng)前級(jí)的流水線寄存器的信息被傳送至所述后級(jí)的流水線寄存器；以及傳輸控制單元，其基于由所述保存狀態(tài)保持單元保持的當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)、由所述相鄰級(jí)的保存狀態(tài)指定單元指定的所述前級(jí)的流水線寄存器的保存狀態(tài)以及所述后級(jí)的流水線寄存器的保存狀態(tài)來(lái)確定是否傳輸由對(duì)應(yīng)的流水線寄存器保存的信息。
2.根據(jù)權(quán)利要求1所述的總線裝置，其中，所述總線裝置連接到多個(gè)總線主設(shè)備并且還包括仲裁器，其從對(duì)應(yīng)于所述多個(gè)總線主設(shè)備的多個(gè)流水線寄存器中選擇一個(gè)流水線寄存器，并且將信息從所選擇的流水線寄存器發(fā)送至后級(jí)的流水線寄存器，其中，來(lái)自所述多個(gè)流水線寄存器的信息被發(fā)送至所述后級(jí)的流水線寄存器，其中，對(duì)應(yīng)于所述后級(jí)的流水線寄存器而提供的所述管理設(shè)備的相鄰級(jí)的保存狀態(tài)指定單元指定由所述仲裁器選擇的流水線寄存器的保存狀態(tài)作為所述前級(jí)的流水線寄存器的保存狀態(tài)。
3.根據(jù)權(quán)利要求2所述的總線裝置，其中，所述仲裁器基于該仲裁器的保存狀態(tài)、所述多個(gè)流水線寄存器的相應(yīng)的保存狀態(tài)以及后級(jí)的流水線寄存器的保存狀態(tài)來(lái)選擇流水線寄存器。
4.根據(jù)權(quán)利要求3所述的總線裝置，其中，所述仲裁器基于所述仲裁器的過(guò)去的選擇的歷史來(lái)選擇流水線寄存器。
5.根據(jù)權(quán)利要求2所述的總線裝置，其中，所述仲裁器位于多個(gè)流水線寄存器與后級(jí)的流水線寄存器之間的中點(diǎn)附近。
6.一種總線系統(tǒng)，包括總線主設(shè)備；總線從設(shè)備；以及總線裝置，其在所述總線主設(shè)備和所述總線從設(shè)備之間傳輸信息，其中，所述總線裝置包括多個(gè)流水線寄存器，其能夠通過(guò)流水線處理從總線主設(shè)備向總線從設(shè)備傳輸信息；以及多個(gè)管理設(shè)備，其分別管理每個(gè)流水線寄存器并且被對(duì)應(yīng)于所述多個(gè)流水線寄存器而提供，其中，每個(gè)管理設(shè)備包括保存狀態(tài)保持單元，其保持保存狀態(tài)作為指示對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器是否保存信息的信息；相鄰級(jí)的保存狀態(tài)指定單元，其指定前級(jí)的流水線寄存器的保存狀態(tài)以及后級(jí)的流水線寄存器的保存狀態(tài)，其中，所述前級(jí)的流水線寄存器將信息發(fā)送至當(dāng)前級(jí)的流水線寄存器，來(lái)自所述當(dāng)前級(jí)的流水線寄存器的信息被傳送至所述后級(jí)的流水線寄存器；以及傳輸控制單元，其基于由保存狀態(tài)保持單元保持的當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)、由相鄰級(jí)的保存狀態(tài)指定單元指定的所述前級(jí)的流水線寄存器的保存狀態(tài)以及所述后級(jí)的流水線寄存器的保存狀態(tài)來(lái)確定是否傳輸由對(duì)應(yīng)的流水線寄存器保存的信息。
7.根據(jù)權(quán)利要求6所述的總線系統(tǒng)，其中，所述總線主設(shè)備基于所連接的流水線寄存器的保存狀態(tài)確定是否發(fā)送信息。
8.根據(jù)權(quán)利要求6所述的總線系統(tǒng)，其中，所述總線從設(shè)備基于所述總線從設(shè)備是否保存信息來(lái)確定是否從所連接的流水線寄存器獲取信息。
9.根據(jù)權(quán)利要求6所述的總線系統(tǒng)，其中，所述總線從設(shè)備基于所連接的流水線寄存器的保存狀態(tài)確定是否獲取信息。
10.總線裝置中的一種信息傳輸方法，用于在總線主設(shè)備和總線從設(shè)備之間傳輸信息，其中，所述總線裝置具有多個(gè)管理設(shè)備，所述管理設(shè)備分別管理每個(gè)流水線寄存器并且被對(duì)應(yīng)于多個(gè)流水線寄存器而提供，所述多個(gè)流水線寄存器能夠通過(guò)流水線處理從所述總線主設(shè)備向所述總線從設(shè)備傳輸信息，每個(gè)管理設(shè)備指定一保存狀態(tài)作為指示前級(jí)的流水線寄存器是否保存信息的信息，還指定后級(jí)的流水線寄存器的保存狀態(tài)，其中，所述前級(jí)的流水線寄存器用于將信息發(fā)送至對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器，來(lái)自所述當(dāng)前級(jí)的流水線寄存器的信息被傳送至所述后級(jí)的流水線寄存器；以及每個(gè)管理設(shè)備基于所述當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)、所述前級(jí)的流水線寄存器的保存狀態(tài)以及所述后級(jí)的流水線寄存器的保存狀態(tài)來(lái)確定是否傳輸由對(duì)應(yīng)的流水線寄存器保存的信息，其中，所述當(dāng)前級(jí)的流水線寄存器的保存狀態(tài)由保存狀態(tài)保持單元保持，該保存狀態(tài)保持單元用于保持保存狀態(tài)作為指示對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器是否保存信息的信息。
全文摘要
一種用于在總線主設(shè)備和總線從設(shè)備之間傳輸信息的總線裝置，包括多個(gè)流水線寄存器，其能夠通過(guò)流水線處理從總線主設(shè)備向總線從設(shè)備傳輸信息；以及多個(gè)管理設(shè)備，其管理每個(gè)流水線寄存器。此外，所述管理設(shè)備包括保存狀態(tài)保持單元，其保持保存狀態(tài)作為指示對(duì)應(yīng)于所述管理設(shè)備的當(dāng)前級(jí)的流水線寄存器是否保存信息的信息；相鄰級(jí)的保存狀態(tài)指定單元，其指定前級(jí)的流水線寄存器的保存狀態(tài)以及后級(jí)的流水線寄存器的保存狀態(tài)，其中，所述前級(jí)的流水線寄存器將信息發(fā)送至當(dāng)前級(jí)的流水線寄存器，來(lái)自所述當(dāng)前級(jí)的流水線寄存器的信息被傳送至所述后級(jí)的流水線寄存器；以及傳輸控制單元，其確定是否傳輸由所述對(duì)應(yīng)的流水線寄存器保存的信息。
文檔編號(hào)H04L12/24GK101026526SQ20071000584
公開(kāi)日2007年8月29日 申請(qǐng)日期2007年2月25日 優(yōu)先權(quán)日2006年2月20日
發(fā)明者淺野滋博, 吉川宜史 申請(qǐng)人:株式會(huì)社東芝