專利名稱：計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法、總線適配器及計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明實(shí)施例涉及通信領(lǐng)域，尤其涉及一種計(jì)算機(jī)系統(tǒng)中通過總線適配器對(duì)子網(wǎng)管理的方法、總線適配器及計(jì)算機(jī)系統(tǒng)。
背景技術(shù)：
計(jì)算機(jī)系統(tǒng)中包括小型機(jī)、大型機(jī)等服務(wù)器，下面以小型機(jī)和大型機(jī)為例對(duì)計(jì)算機(jī)系統(tǒng)中子網(wǎng)的管理方法進(jìn)行說明。目前的小型機(jī)中子網(wǎng)的管理方法，以有32顆中央處理器的小型機(jī)為例對(duì)小型機(jī)中的子網(wǎng)管理方法進(jìn)行說明，所述小型機(jī)內(nèi)有16個(gè)子網(wǎng)節(jié)點(diǎn)，每個(gè)子網(wǎng)節(jié)點(diǎn)均有PCIE總線和橋片，所述PCIE總線通過IBGnfiniband)交換機(jī)將每個(gè)子網(wǎng)節(jié)點(diǎn)連接起來構(gòu)成子網(wǎng)，每個(gè)子網(wǎng)節(jié)點(diǎn)包括一個(gè)節(jié)點(diǎn)控制芯片(NCC，Node Controller Chip)和兩個(gè)中央處理器(CPU， Central Processing Unit)，16個(gè)子網(wǎng)節(jié)點(diǎn)通過競爭選出一個(gè)主子網(wǎng)節(jié)點(diǎn)和一個(gè)備用主子網(wǎng)節(jié)點(diǎn)，主子網(wǎng)節(jié)點(diǎn)上的節(jié)點(diǎn)控制芯片負(fù)責(zé)子網(wǎng)的管理。大型機(jī)中子網(wǎng)的管理方法也和小型機(jī)對(duì)子網(wǎng)的管理方法相同，都是通過節(jié)點(diǎn)間互相競爭，競爭選出一個(gè)主子網(wǎng)節(jié)點(diǎn)和一個(gè)備用主子網(wǎng)節(jié)點(diǎn)，主子網(wǎng)節(jié)點(diǎn)上的節(jié)點(diǎn)控制芯片負(fù)責(zé)子網(wǎng)的管理。這種子網(wǎng)管理方法均會(huì)由于節(jié)點(diǎn)控制芯片的帶寬被子網(wǎng)管理的事務(wù)占用，而導(dǎo)致各類計(jì)算機(jī)系統(tǒng)的整體業(yè)務(wù)能力降低。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，總線適配器及計(jì)算機(jī)系統(tǒng)，可以釋放計(jì)算機(jī)系統(tǒng)中子網(wǎng)節(jié)點(diǎn)控制芯片的帶寬，從而提高計(jì)算機(jī)系統(tǒng)的整體性能。計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，其特征在于，包括通過總線適配器為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址，所述每個(gè)子網(wǎng)節(jié)點(diǎn)包括節(jié)點(diǎn)控制芯片和至少一個(gè)中央處理器，所述每個(gè)子網(wǎng)節(jié)點(diǎn)通過PCIE總線相連，所述總線適配器插接在PCIE總線的槽口內(nèi)；通過所述總線適配器存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通一種計(jì)算機(jī)系統(tǒng)，所述的計(jì)算機(jī)系統(tǒng)包括PCIE總線，總線適配器和多個(gè)子網(wǎng)節(jié)點(diǎn)，所述每個(gè)子網(wǎng)節(jié)點(diǎn)包括節(jié)點(diǎn)控制芯片和至少一個(gè)中央處理器，所述每個(gè)子網(wǎng)節(jié)點(diǎn)通過橋片與PCIE總線相連，所述總線適配器插接在PCIE總線的槽口內(nèi)，所述總線適配器包括地址分配單元，用于為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址；存儲(chǔ)單元，用于在所述地址分配單元為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)路地址后， 存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。一種總線適配器，其特征在于，包括地址分配單元，用于為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址；存儲(chǔ)單元，用于在所述地址分配單元為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)路地址后，
4存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。從以上技術(shù)方案可以看出，本發(fā)明實(shí)施例具有以下優(yōu)點(diǎn)本發(fā)明實(shí)施例中，在計(jì)算機(jī)系統(tǒng)中增加具有子網(wǎng)管理功能的總線適配器，通過將總線適配器插接在PCIE總線的槽口內(nèi)對(duì)子網(wǎng)進(jìn)行管理，與現(xiàn)有技術(shù)中的，計(jì)算機(jī)系統(tǒng)中的多個(gè)子網(wǎng)節(jié)點(diǎn)進(jìn)行競爭，由競爭出的主子網(wǎng)節(jié)點(diǎn)中的節(jié)點(diǎn)控制芯片管理子網(wǎng)相比，本發(fā)明實(shí)施例提供的計(jì)算機(jī)系統(tǒng)中的子網(wǎng)的管理方法，通過總線適配器管理子網(wǎng)，釋放了節(jié)點(diǎn)控制芯片的帶寬，提高了計(jì)算機(jī)系統(tǒng)的整體性能。


圖1為本發(fā)明實(shí)施例中子網(wǎng)管理方法一實(shí)施例示意圖；圖2為本發(fā)明實(shí)施例中子網(wǎng)管理方法另一實(shí)施例示意圖；圖3為本發(fā)明計(jì)算機(jī)系統(tǒng)的一實(shí)施例示意圖；圖4為本發(fā)明計(jì)算機(jī)系統(tǒng)的另一實(shí)施例示意圖；圖5為本發(fā)明總線適配器的一實(shí)施例示意圖；圖6為本發(fā)明總線適配器的另一實(shí)施例示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施例提供了一種計(jì)算機(jī)系統(tǒng)中子網(wǎng)的管理方法，總線適配器和計(jì)算機(jī)系統(tǒng)，本發(fā)明實(shí)施例通過總線適配器對(duì)計(jì)算機(jī)系統(tǒng)中的子網(wǎng)進(jìn)行管理，釋放了計(jì)算機(jī)系統(tǒng)中節(jié)點(diǎn)控制芯片的帶寬，提高了計(jì)算機(jī)系統(tǒng)的整體性能。請(qǐng)參閱圖1，本發(fā)明計(jì)算機(jī)系統(tǒng)中子網(wǎng)的管理方法的一實(shí)施例包括101、通過總線適配器為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址。計(jì)算機(jī)系統(tǒng)中包含多個(gè)子網(wǎng)節(jié)點(diǎn)，每個(gè)子網(wǎng)節(jié)點(diǎn)包括一個(gè)節(jié)點(diǎn)控制芯片和至少一個(gè)中央處理器，每個(gè)子網(wǎng)節(jié)點(diǎn)通過橋片與PCIE總線相連，所述PCIE總線通過 IB(infiniband)交換機(jī)將每個(gè)子網(wǎng)節(jié)點(diǎn)連接起來構(gòu)成子網(wǎng)，所述計(jì)算機(jī)系統(tǒng)還包括主在板管理服務(wù)器和從在板管理服務(wù)器，所述主在板管理服務(wù)器和從在板管理服務(wù)器通過PCIE 總線連接在子網(wǎng)中，總線適配器插接在PCIE總線的槽口內(nèi)，為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址；總線適配器逐個(gè)子網(wǎng)節(jié)點(diǎn)檢測，檢測到子網(wǎng)節(jié)點(diǎn)存在后，為子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址，總線適配器為每個(gè)子網(wǎng)節(jié)點(diǎn)分配的網(wǎng)絡(luò)地址各不相同；本實(shí)施例中提供的總線適配器有兩個(gè)，分別為主總線適配器和備總線適配器，通過所述備總線適配器監(jiān)視所述主總線適配器，當(dāng)所述主總線適配器出現(xiàn)異常時(shí)，備總線適配器替代所述主總線適配器，并且通過所述備總線適配器備份所述主總線適配器給每個(gè)子網(wǎng)節(jié)點(diǎn)分配的網(wǎng)絡(luò)地址，以便主總線適配器發(fā)生異常后，備總線適配器可以立即進(jìn)入工作狀態(tài)。主總線適配器和備總線適配器具體可以插接在連接子網(wǎng)節(jié)點(diǎn)的PCIE總線的槽口內(nèi)，也可以是主總線適配器插接在主在板管理服務(wù)器的PCIE總線的槽口內(nèi)，備總線適配器插接在從在板管理服務(wù)器的PCIE總線的槽口內(nèi)。102、通過所述總線適配器存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通{曰?？偩€適配器為每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址后，要將每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址存儲(chǔ)在總線適配器內(nèi)，以便節(jié)點(diǎn)間通信時(shí)，源節(jié)點(diǎn)去總線適配器內(nèi)查詢目的節(jié)點(diǎn)的網(wǎng)絡(luò)地址。本發(fā)明實(shí)施例中通過總線適配器插接在PCIE總線的槽口內(nèi)對(duì)子網(wǎng)進(jìn)行管理，總線適配器在為每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址后，將每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址存儲(chǔ)在總線適配器內(nèi)，以便節(jié)點(diǎn)間互相通信。計(jì)算機(jī)系統(tǒng)中采用總線適配器來管理子網(wǎng)，使計(jì)算機(jī)系統(tǒng)中的多個(gè)子網(wǎng)節(jié)點(diǎn)不需要再進(jìn)行競爭，也不需要子網(wǎng)節(jié)點(diǎn)上的控制芯片來管理子網(wǎng)事務(wù)，與現(xiàn)有技術(shù)中通過主子網(wǎng)節(jié)點(diǎn)控制芯片管理子網(wǎng)事務(wù)相比，釋放了主子網(wǎng)節(jié)點(diǎn)的帶寬，提高了計(jì)算機(jī)系統(tǒng)的整體性能?？蛇x地，上述實(shí)施例是以有兩個(gè)總線適配器為例進(jìn)行的說明，實(shí)際上，也可以只有一個(gè)總線適配器，該總線適配器插接在連接連接子網(wǎng)節(jié)點(diǎn)的PCIE總線的槽口內(nèi)或插接在主在板管理服務(wù)器的PCIE總線的槽口內(nèi)。一個(gè)總線適配器也可以執(zhí)行子網(wǎng)管理工作，只是穩(wěn)定性比有兩個(gè)總線適配器的情況稍差，在總線適配器出現(xiàn)故障時(shí)，沒有可以替代的總線適配器，只能停機(jī)維修。參閱圖2，可選地，在第一實(shí)施例的基礎(chǔ)上，本發(fā)明的另一實(shí)施例還包括201、通過所述總線適配器定時(shí)檢測所述每個(gè)子網(wǎng)節(jié)點(diǎn)通信是否異常，若檢測到子網(wǎng)節(jié)點(diǎn)通信異常，執(zhí)行步驟202。202、通過所述總線適配器刪除存儲(chǔ)在所述總線適配器內(nèi)的所述通信異常子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址。對(duì)于通信異常的子網(wǎng)節(jié)點(diǎn)，說明該子網(wǎng)節(jié)點(diǎn)出現(xiàn)故障或已被拔除，總線適配器檢查出問題節(jié)點(diǎn)，刪除該節(jié)點(diǎn)的網(wǎng)絡(luò)地址，可避免其他子網(wǎng)節(jié)點(diǎn)繼續(xù)與該子網(wǎng)節(jié)點(diǎn)通信，導(dǎo)致子網(wǎng)中出現(xiàn)通信混亂。本發(fā)明實(shí)施例中，對(duì)于子網(wǎng)中出現(xiàn)異常的子網(wǎng)節(jié)點(diǎn)，及時(shí)刪除該子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，避免其他子網(wǎng)節(jié)點(diǎn)繼續(xù)與該異常的子網(wǎng)節(jié)點(diǎn)通信，導(dǎo)致子網(wǎng)中有太多的發(fā)給異常節(jié)點(diǎn)的數(shù)據(jù)包不能被處理，造成子網(wǎng)通信混亂。參閱圖3，本發(fā)明計(jì)算機(jī)系統(tǒng)的一實(shí)施例包括計(jì)算機(jī)系統(tǒng)中包含多個(gè)子網(wǎng)節(jié)點(diǎn)，每個(gè)子網(wǎng)節(jié)點(diǎn)包括一個(gè)節(jié)點(diǎn)控制芯片和兩個(gè)中央處理器，每個(gè)子網(wǎng)節(jié)點(diǎn)通過橋片與PCIE總線相連，所述PCIE總線通過IBGnfiniband) 交換機(jī)將每個(gè)子網(wǎng)節(jié)點(diǎn)連接起來構(gòu)成子網(wǎng)，所述計(jì)算機(jī)系統(tǒng)還包括主在板管理服務(wù)器和從在板管理服務(wù)器，所述主在板管理服務(wù)器和從在板管理服務(wù)器通過PCIE總線連接在子網(wǎng)中，所述計(jì)算機(jī)系統(tǒng)中還包括主總線適配器和備總線適配器，所述總線適配器和備總線適配器分別插接在連接子網(wǎng)節(jié)點(diǎn)的PCIE總線的槽口內(nèi)；在本實(shí)施例中，主總線適配器包括地址分配單元，用于為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址；存儲(chǔ)單元，用于在所述地址分配單元為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)路地址后， 存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信；定時(shí)檢測單元，用于定時(shí)檢測所述每個(gè)子網(wǎng)節(jié)點(diǎn)通信是否異常；刪除單元，用于在所述定時(shí)檢測單元檢測到子網(wǎng)節(jié)點(diǎn)通信異常時(shí)，刪除存儲(chǔ)在所述總線適配器內(nèi)的所述通信異常子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址；在本實(shí)施例中，備總線適配器包括
監(jiān)視單元，用于監(jiān)視所述主總線適配器，當(dāng)所述主總線適配器出現(xiàn)異常時(shí)，使所述備總線適配器替代所述主總線適配器；備份單元，用于備份所述主總線適配器給每個(gè)子網(wǎng)節(jié)點(diǎn)分配的網(wǎng)絡(luò)地址；實(shí)際上，主總線適配器和備總線適配器都包括以上單元，只是因執(zhí)行的操作不同， 在這里有這樣的區(qū)分。本發(fā)明實(shí)施例中兩個(gè)總線適配器分別插接在連接子網(wǎng)節(jié)點(diǎn)的PCIE總線的槽口內(nèi)對(duì)子網(wǎng)進(jìn)行管理，與現(xiàn)有技術(shù)中通過節(jié)點(diǎn)競爭選出的主子網(wǎng)節(jié)點(diǎn)管理計(jì)算機(jī)系統(tǒng)中的子網(wǎng)相比，釋放了主子網(wǎng)節(jié)點(diǎn)和輔助子網(wǎng)節(jié)點(diǎn)的控制芯片的帶寬，提高了計(jì)算機(jī)系統(tǒng)的性能?？蛇x地，總線適配器不限于兩個(gè)，可以只有一個(gè)，當(dāng)只有一個(gè)總線適配器時(shí)，該總線適配器執(zhí)行主總線適配器的操作，當(dāng)然，也可以有兩個(gè)以上的總線適配器，但每增加一個(gè)適配器，相應(yīng)的軟件編輯難度就會(huì)增加，因此實(shí)際應(yīng)用中，以兩個(gè)總線適配器為宜。參閱圖4，本發(fā)明計(jì)算機(jī)系統(tǒng)的另一實(shí)施例包括計(jì)算機(jī)系統(tǒng)中包含多個(gè)子網(wǎng)節(jié)點(diǎn)，每個(gè)子網(wǎng)節(jié)點(diǎn)包括一個(gè)節(jié)點(diǎn)控制芯片和兩個(gè)中央處理器，每個(gè)子網(wǎng)節(jié)點(diǎn)通過橋片與PCIE總線相連，所述PCIE總線通過IBGnfiniband) 交換機(jī)將每個(gè)子網(wǎng)節(jié)點(diǎn)連接起來構(gòu)成子網(wǎng)，所述計(jì)算機(jī)系統(tǒng)還包括主在板管理服務(wù)器和從在板管理服務(wù)器，所述主在板管理服務(wù)器和從在板管理服務(wù)器通過PCIE總線連接在子網(wǎng)中，所述計(jì)算機(jī)系統(tǒng)中包括總線適配器和備總線適配器，所述總線適配器插接在主在板管理服務(wù)器的PCIE總線的槽口內(nèi)，所述備總線適配器插接在從在板管理服務(wù)器的PCIE總線的槽口內(nèi)，主總線適配器和備總線適配器的功能與上述實(shí)施例相同，在此不再做贅述。本發(fā)明實(shí)施例中兩個(gè)總線適配器分別插接在主在板管理服務(wù)器的PCIE總線的槽口內(nèi)和從在板管理服務(wù)器的PCIE總線的槽口內(nèi)對(duì)子網(wǎng)進(jìn)行管理，與現(xiàn)有技術(shù)中通過節(jié)點(diǎn)競爭選出的主子網(wǎng)節(jié)點(diǎn)管理計(jì)算機(jī)系統(tǒng)中的子網(wǎng)相比，釋放了主子網(wǎng)節(jié)點(diǎn)和輔助子網(wǎng)節(jié)點(diǎn)的控制芯片的帶寬，提高了計(jì)算機(jī)系統(tǒng)的性能?？蛇x地，當(dāng)只有一個(gè)總線適配器時(shí)，該總線適配器插接在主在板管理服務(wù)器的 PCIE總線的槽口內(nèi)，執(zhí)行主總線適配器的操作。下面介紹本發(fā)明的總線適配器，請(qǐng)參閱圖5，本發(fā)明總線適配器的第一實(shí)施例包括地址分配單元301和存儲(chǔ)單元302。地址分配單元301，用于為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址；存儲(chǔ)單元302，用于在所述地址分配單元為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)路地址后，存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。本發(fā)明實(shí)施例中，地址分配單元301為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址后， 存儲(chǔ)單元302在所述地址分配單元301為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)路地址后，存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。本發(fā)明實(shí)施例提供的總線適配器可管理計(jì)算機(jī)系統(tǒng)中的子網(wǎng)，與現(xiàn)有技術(shù)中通過主子網(wǎng)節(jié)點(diǎn)控制芯片管理子網(wǎng)事務(wù)相比，釋放了主子網(wǎng)節(jié)點(diǎn)的帶寬，提高了計(jì)算機(jī)系統(tǒng)的性能。參閱圖4，在總線適配器的一實(shí)施例的基礎(chǔ)上，本發(fā)明提供的總線適配器的第另一實(shí)施例包括地址分配單元401、存儲(chǔ)單元402、定時(shí)檢測單元403和刪除單元404。地址分配單元401和存儲(chǔ)單元402與上述實(shí)施例相同，不再做詳細(xì)贅述；定時(shí)檢測單元403，用于定時(shí)檢測所述每個(gè)子網(wǎng)節(jié)點(diǎn)通信是否異常；
刪除單元404，用于在所述定時(shí)檢測單元403檢測到子網(wǎng)節(jié)點(diǎn)通信異常時(shí)，刪除存儲(chǔ)在所述總線適配器內(nèi)的所述通信異常子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址。本發(fā)明實(shí)施例中，在地址分配單元401給每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址后，存儲(chǔ)單元402存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，定時(shí)檢測單元403定時(shí)檢測每個(gè)子網(wǎng)節(jié)點(diǎn)，當(dāng)定時(shí)檢測單元檢測出子網(wǎng)節(jié)點(diǎn)通信異常時(shí)，刪除單元404刪除所述存儲(chǔ)單元402中存儲(chǔ)的異常節(jié)點(diǎn)的網(wǎng)絡(luò)地址。避免其他子網(wǎng)節(jié)點(diǎn)繼續(xù)與該異常的子網(wǎng)節(jié)點(diǎn)通信，導(dǎo)致子網(wǎng)中有太過的發(fā)給異常節(jié)點(diǎn)的數(shù)據(jù)包不能被處理，造成子網(wǎng)通信混亂。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件完成，該程序可以存儲(chǔ)于一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，上述提到的存儲(chǔ)介質(zhì)可以是只讀存儲(chǔ)器，磁盤或光盤等。以上對(duì)本發(fā)明所提供的計(jì)算機(jī)系統(tǒng)中子網(wǎng)的管理方法、總線適配器及計(jì)算機(jī)系統(tǒng)進(jìn)行了詳細(xì)介紹，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明實(shí)施例的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，因此，本說明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
權(quán)利要求
1.計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，其特征在于，包括通過總線適配器為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址，所述每個(gè)子網(wǎng)節(jié)點(diǎn)包括節(jié)點(diǎn)控制芯片和至少一個(gè)中央處理器，所述每個(gè)子網(wǎng)節(jié)點(diǎn)通過橋片與PCIE總線相連，所述總線適配器插接在PCIE總線的槽口內(nèi)；通過所述總線適配器存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。
2.根據(jù)權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，其特征在于，包括通過所述總線適配器定時(shí)檢測所述每個(gè)子網(wǎng)節(jié)點(diǎn)通信是否異常；若檢測到子網(wǎng)節(jié)點(diǎn)通信異常，通過所述總線適配器刪除存儲(chǔ)在所述總線適配器內(nèi)的所述通信異常子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址。
3.根據(jù)權(quán)利要求1或2所述的計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，其特征在于，所述總線適配器插接在連接子網(wǎng)節(jié)點(diǎn)的PCIE總線的槽口內(nèi)。
4.根據(jù)權(quán)利要求1或2所述的計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，其特征在于，所述計(jì)算機(jī)系統(tǒng)還包括主在板管理服務(wù)器，所述主在板管理服務(wù)器通過PCIE總線連接在子網(wǎng)中，所述總線適配器插接在所述主在板管理服務(wù)器的PCIE總線的槽口內(nèi)。
5.根據(jù)權(quán)利要求1或2所述的計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，其特征在于，所述總線適配器包括主總線適配器和備主線適配器；通過所述備總線適配器監(jiān)視所述主總線適配器，當(dāng)所述主總線適配器出現(xiàn)異常時(shí)，備總線適配器替代所述主總線適配器；通過所述備總線適配器備份所述主總線適配器給每個(gè)子網(wǎng)節(jié)點(diǎn)分配的網(wǎng)絡(luò)地址。
6.根據(jù)權(quán)利要求5所述的計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，其特征在于，所述計(jì)算機(jī)系統(tǒng)還包括主在板管理服務(wù)器和從在板管理服務(wù)器，所述主在板管理服務(wù)器和從在板管理服務(wù)器通過PCIE總線連接在子網(wǎng)中，所述主總線適配器插接在主在板管理服務(wù)器的PCIE總線的槽口內(nèi)，所述從總線適配器插接在從在板管理服務(wù)器的PCIE總線的槽口內(nèi)。
7.一種計(jì)算機(jī)系統(tǒng)，其特征在于，所述的計(jì)算機(jī)系統(tǒng)包括PCIE總線，總線適配器和多個(gè)子網(wǎng)節(jié)點(diǎn)，所述每個(gè)子網(wǎng)節(jié)點(diǎn)包括節(jié)點(diǎn)控制芯片和至少一個(gè)中央處理器，所述每個(gè)子網(wǎng)節(jié)點(diǎn)通過橋片與PCIE總線相連，所述總線適配器插接在PCIE總線的槽口內(nèi)，所述總線適配器包括地址分配單元，用于為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址；存儲(chǔ)單元，用于在所述地址分配單元為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)路地址后，存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。
8.根據(jù)權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述的總線適配器還包括定時(shí)檢測單元，用于定時(shí)檢測所述每個(gè)子網(wǎng)節(jié)點(diǎn)通信是否異常；刪除單元，用于在所述定時(shí)檢測單元檢測到子網(wǎng)節(jié)點(diǎn)通信異常時(shí)，刪除存儲(chǔ)在所述總線適配器內(nèi)的所述通信異常子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址。
9.根據(jù)權(quán)利要求7或8所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述總線適配器插接在連接子網(wǎng)節(jié)點(diǎn)的PCIE總線的槽口內(nèi)。
10.根據(jù)權(quán)利要求7或8所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述計(jì)算機(jī)系統(tǒng)還包括主在板管理服務(wù)器，所述主在板管理服務(wù)器通過PCIE總線連接在子網(wǎng)中，所述總線適配器插接在所述主在板管理服務(wù)器的PCIE總線的槽口內(nèi)。
11.根據(jù)權(quán)利要求7或8所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述總線適配器包括主總線適配器和備主線適配器，所述備總線適配器還包括監(jiān)視單元，用于監(jiān)視所述主總線適配器，當(dāng)所述主總線適配器出現(xiàn)異常時(shí)，使所述備總線適配器替代所述主總線適配器；備份單元，用于備份所述主總線適配器給每個(gè)子網(wǎng)節(jié)點(diǎn)分配的網(wǎng)絡(luò)地址。
12.根據(jù)權(quán)利要求11所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述主總線適配器和備總線適配器分別插接在連接子網(wǎng)節(jié)點(diǎn)的PCIE總線的槽口內(nèi)。
13.根據(jù)權(quán)利要求11所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述計(jì)算機(jī)系統(tǒng)還包括主在板管理服務(wù)器和從在板管理服務(wù)器，所述主在板管理服務(wù)器和從在板管理服務(wù)器通過PCIE 總線連接在子網(wǎng)中，所述主總線適配器插接在主在板管理服務(wù)器的PCIE總線的槽口內(nèi)，所述從總線適配器插接在從在板管理服務(wù)器的PCIE總線的槽口內(nèi)。
14.一種總線適配器，其特征在于，包括地址分配單元，用于為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址；存儲(chǔ)單元，用于在所述地址分配單元為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)路地址后，存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。
15.根據(jù)權(quán)利要求14所述的總線適配器，其特征在于，還包括定時(shí)檢測單元，用于定時(shí)檢測所述每個(gè)子網(wǎng)節(jié)點(diǎn)通信是否異常；刪除單元，用于在所述定時(shí)檢測單元檢測到子網(wǎng)節(jié)點(diǎn)通信異常時(shí)，刪除存儲(chǔ)在所述總線適配器內(nèi)的所述通信異常子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址。
全文摘要
一種計(jì)算機(jī)系統(tǒng)中子網(wǎng)管理方法，通過總線適配器為子網(wǎng)中的每個(gè)子網(wǎng)節(jié)點(diǎn)分配網(wǎng)絡(luò)地址，所述每個(gè)子網(wǎng)節(jié)點(diǎn)包括節(jié)點(diǎn)控制芯片和至少一個(gè)中央處理器，所述每個(gè)子網(wǎng)節(jié)點(diǎn)通過橋片與PCIE總線相連，所述總線適配器插接在PCIE總線的槽口內(nèi)，通過所述總線適配器存儲(chǔ)每個(gè)子網(wǎng)節(jié)點(diǎn)的網(wǎng)絡(luò)地址，以實(shí)現(xiàn)所述子網(wǎng)節(jié)點(diǎn)間通信。本發(fā)明還提供了相應(yīng)的計(jì)算機(jī)系統(tǒng)及總線適配器。
文檔編號(hào)H04L12/24GK102301650SQ201180001241
公開日2011年12月28日 申請(qǐng)日期2011年7月8日 優(yōu)先權(quán)日2011年7月8日
發(fā)明者俞柏峰, 賈群, 趙俊峰 申請(qǐng)人:華為技術(shù)有限公司