專利名稱：用于減少固態(tài)成像傳感器中固定模式噪聲的方法和設備的制作方法
技術領域：
本發(fā)明一般而言涉及半導體成像裝置，且更特定而言，涉及減少固態(tài)成像器中固 定模式噪聲的顯著性。
背景技術：
當前感興趣的是將CMOS有源像素成像器用作低成本成像裝置的。有源像素傳感 器可具有一個或一個以上位于像素單元晶胞內的有源晶體管，所述有源像素傳感器可制作成可與CMOS技術兼容且與無源像素傳感器相比具有更高的讀出速率。圖1顯示傳統(tǒng)成像器200，其包含像素陣列230及定時和控制電路或控制器232， 控制器232通過定時和控制信號以便以所屬領域的技術人員通常熟知的方式控制對存 儲于像素中的信號的讀出。實例性陣列的尺寸為M乘N個像素，其中陣列230的大 小取決于特定應用。使用列平行讀出架構一次一行地讀出成像器?？刂破?32通過控 制行尋址電路234和行驅動器240的操作來選擇陣列230中的特定像素行。就像傳統(tǒng) 上為人們所熟知，所選像素行中存儲的充電信號將提供于讀出電路242的列線170上 (圖2)。參照回至圖l，然后可使用列尋址電路244依序讀出從每一所述列所讀取的像 素信號。對應于讀出重設信號(Vrst)和集成充電信號(Vsig)的差分像素信號是作為讀出 電路242的相應輸出Voutl、 Vout2提供的。圖2更清晰地顯示像素陣列230的行和列349及關聯(lián)的讀出電路242。每一列349 包含多個像素行350。讀出電路242包含取樣和保持電路351供用于存儲像素重設(Vrst) 和集成充電信號(Vsig)?？赏ㄟ^列線170將來自特定列349中像素350的信號讀出至與 那個列相關聯(lián)的取樣和保持電路351。通常，在取樣和保持電路351中，Vrst存儲于 電容器c.rst中而Vsig存儲于電容器c.sig中。取樣和保持電路351的增益為連接到列 線170的偏置電路Iln的函數(shù)。可將存儲于讀出電路242中的信號逐列地依序讀出至輸出級354，所述輸出級為 整個像素陣列330所共用。輸出級359提供兩個分別對應于Vsig、 Vrst信號的輸出信 號Voutl、 Vout2。然后，可將模擬輸出信號Voutl、 Vout2發(fā)送到(例如)差分模擬電 路，所述差分模擬電路將重設與集成充電信號相減并將所減的信號發(fā)送到模擬至數(shù)字 變換器(ADC);另一選擇為，可將重設和集成充電信號直接供應至模擬至數(shù)字變換器。在制造期間，通常個別地測試每一成像像素陣列。測試檢測缺陷像素電路、像素 信號電平和其它陣列屬性，并根據(jù)批次識別號和個別裝置識別號來存儲信息?？衫?br> 在測試期間開發(fā)的信息以通過(例如)補償缺陷像素、不同的像素信號電平和其它經 測試的像素屬性來增強裝置的操作。由于在制造期間發(fā)生的不一致，電容器c.rst和c-sig的電容值將不同，理想地僅 略有不同。然而，測試每一電容器c.rst、 c.sig的電容值且隨后修改所述電容器以具有 相同的電容值并不容易或便宜。因此，每一取樣和保持電路351的電容器c—rst和c一sig 將會給讀出過程添加不同量的列向固定模式噪聲。類似地，配置電流Iln將從列到列地變化。雖然差異并不太大，但是不同的Iln電 流值將會在從每一取樣和保持電路351中讀出期間添加不同的增益量。因此，每一取 樣和保持電路351的偏置電流Iln將給相關過程添加不同量的列向固定模式噪聲。人類眼睛對列向噪聲敏感，而此表明圖像中的列與所述圖像的周圍列不同。因此， 需要修改成像器以減少對列向固定模式噪聲的視覺觀察。發(fā)明內容在實例性實施例中提供一種成像器，所述成像器通過隨機混合固定模式噪聲并施 加至成像器陣列中的不同列來減少列向固定模式噪聲的視覺觀察。在本發(fā)明的實例性 實施例中，將來自所述像素陣列中各列的信號讀出至隨機選擇的不同取樣和保持電路。 另外，將像素列與取樣和保持電路隨機匹配。


依據(jù)以下結合附圖提供的對本發(fā)明的詳細說明，本發(fā)明的這些及其它特點和優(yōu)點將更易于理解，附圖中圖i是具有有源像素傳感器陣列和關聯(lián)的處理電路的傳統(tǒng)數(shù)字系統(tǒng)的方塊圖；圖2是更詳細顯示圖1的傳感器的一部分的方塊圖；圖3是根據(jù)本發(fā)明實例性實施例的具有有源像素傳感器陣列和關聯(lián)的處理電路的 數(shù)字系統(tǒng)的方塊圖；及圖4是顯示并入有根據(jù)本發(fā)明實施例構造的至少一個成像裝置的處理器系統(tǒng)的方 塊圖。
具體實施方式
在下文詳細說明中，對附圖加以參照，所述附圖形成本說明的一部分且以舉例說 明方式顯示本發(fā)明的具體實例性實施例。對這些實施例加以充分詳細地描述以使所屬 領域的技術人員能夠制作并使用本發(fā)明，且應了解，可對所揭示的具體實施例進行結 構性、邏輯性或其它改變，而此并不背離本發(fā)明的精神和范疇。圖3描繪信號處理系統(tǒng)400，其包含根據(jù)本發(fā)明實例性實施例構造的有源像素傳
感器("APS")陣列230和讀出電路442。信號處理系統(tǒng)400在數(shù)個方面不同于圖1和 2中所圖解說明的系統(tǒng)200，此將在下文中予以更詳細描述。所圖解說明的系統(tǒng)400包含連接到讀出電路442的像素陣列230。讀出電路442 包含第一轉換電路441 、第二轉換電路443和用于控制轉換電路441 、443的控制器450。 讀出電路442與傳統(tǒng)讀出電路242(圖2)不同，這是因為讀出電路442的取樣和保持電 路351a-d并非總是與同一像素列349a-d相關聯(lián)(將在下文中予以更詳細解釋)。每一像素列349a-d均耦合至第一轉換電路441。第一轉換電路441的轉換設定確 定將哪一像素列349a-d有選擇地耦合至取樣和保持電路351a-d。例如，圖3描繪第 一像素列349a經由第一轉換電路441耦合至第二取樣和保持電路351b;第二像素列 349b經由第一轉換電路441耦合至第三取樣和保持電路351c;第三像素列349c經由 第一轉換電路441耦合至第四取樣和保持電路35Id;及第四像素列349d經由第一轉 換電路441耦合至第一取樣和保持電路351a。在實例性實施例中，第一轉換電路441 啟用每一像素列349a-d以使其大致同時耦合至關聯(lián)的所選取樣和保持電路351a-d。在 另一方面， 一次僅單個像素列耦合至其關聯(lián)的所選取樣和保持電路?？刂破?50向第一轉換電路441提供指示哪一像素列349a-d將被耦合至哪一取樣 和保持電路351a-d的信號，在優(yōu)選實施例中，在隨機基礎上完成控制器450對像素列 349a-d與取樣和保持電路35Ia-d的匹配。雖然是關于隨機指配描述了本發(fā)明，但本發(fā) 明并不受此限制。例如，可以偽隨機方式或任何其它不同的匹配形式產生匹配。在實例性實施例中，控制器450在從像素陣列230中的行的每一讀出之前重新匹 配，亦即，在像素列349a-d與取樣和保持電路351a-d之間產生新的匹配。例如，控制 器450確定匹配且隨后讀出所選行，然后，控制器450確定匹配并讀出下一行。在另 一方面，控制器450周期性地進行重新匹配，也就是說控制器建立另一組匹配之間的 時間間隔為設定時間間隔。控制器450在從圖像陣列進行讀出之前建立時間間隔。例 如，如果時間間隔為五，則控制器450在來自像素陣列230中的行的每一第五讀出之 前進行重新匹配。在又一方面，控制器450以各種時間間隔進行重新匹配。其中時間 間隔是根據(jù)不同的形式所產生，理想地以隨機形式產生。例如，如果重新匹配的時間 間隔為隨機，則控制器450在來自像素陣列230中的各行的第一、第五及第十一個讀 出之前進行重新匹配。雖然是參照從陣列的傳統(tǒng)讀出來描述本發(fā)明(例如，從左側上第 一列的行至右側上的最后列依序進行讀取且隨后針對下一行進行重復)，但本發(fā)明并不 受此限制。例如，可以交錯形式讀出成像器。另外，有時并非對所有行或列進行讀出， 例如，當改變成像器分辨率時。每一取樣和保持電路351a-d的輸出均耦合至第二轉換電路443。第二轉換電路443 的選擇確定哪一取樣和保持電路351a-d將被耦合至輸出級354?？刂破?50向第二轉 換電路443提供指示哪一取樣和保持電路351a-d將被耦合至輸出級354的信號?？刂?器450在讀出取樣和保持電路351a-d之前向第二轉換電路443提供信號。在優(yōu)選實施例中，控制器450對取樣和保持電路351a-d與輸出級354的匹配是根
據(jù)由控制器450實施的像素列349a-d與取樣和保持電路351a-d的當前匹配實施的。例 如，在傳統(tǒng)系統(tǒng)中，如果從左到右依序讀出行且控制器將第一像素列349a與第二取樣 和保持電路351b匹配、將第二像素列349b與第三取樣和保持電路351c匹配、將第三 像素列349c與第四取樣和保持電路351d匹配并將第四像素列349d與第一取樣和保持 電路351a，則要讀出至輸出級354的第一取樣和保持電路是第二取樣和保持電路351b。 因此，控制器450向第二轉換電路443提供適宜信號以將第二取樣和保持電路351b 耦合至輸出級354。對于下一讀出，控制器450向第二轉換電路443提供適宜信號以 將第三取樣和保持電路351c耦合至輸出級354。對于下一讀出，控制器450向第二轉 換電路443提供適宜信號以將第四取樣和保持電路351d耦合至輸出級354。對于下一 讀出，控制器450向第二轉換電路443提供適宜信號以將第一取樣和保持電路351a 耦合至輸出級354。在替代實施例中，控制器450向單獨處理電路(未顯示)提供指示每 一行與將從左到右(亦即，電路351a到351d)依序讀出的取樣和保持電路351a-d的匹配 的信號。單獨處理電路協(xié)調重新排序來自每一列的信號以使所述信號表示其起源于圖 像陣列時的次序。在本發(fā)明的這個方面，當取樣和保持電路351a-d直接耦合至輸出級 354時，則不需要第二轉換電路442。然后可將存儲于讀出電路442中的信號逐列地依序讀取至輸出級354，輸出級354 為整個像素陣列230所共用。然后，可將模擬輸出信號發(fā)送至(例如)差分模擬電路， 所述差分模擬電路將重設與集成充電信號相減并將所減的信號發(fā)送至模擬至數(shù)字變換 器(ADC);另一選擇為，可將重設和集成充電信號直接供應至模擬至數(shù)字變換器。因此，提供一種成像器，其可通過隨機混合固定模式噪聲并將其施加至陣列的不 同列來減少列向固定模式噪聲的視覺明顯性。固定模式噪聲未必減少，然而，來自取 樣和保持電路的固定模式噪聲并非總是與單個像素列相關聯(lián)，而是與不同像素相關聯(lián)。 當所述噪聲施加至不同列時，人類眼睛注意到所述噪聲的可能性不大。圖4顯示為典型的處理器系統(tǒng)的系統(tǒng)1100，所述系統(tǒng)經修改以包含APS系統(tǒng)400， APS系統(tǒng)400含有如圖3所例示的讀出系統(tǒng)。系統(tǒng)1100為具有可包含圖像傳感器裝置 的數(shù)字電路的實例性系統(tǒng)。在不作限制的情況下，此系統(tǒng)可包含計算機系統(tǒng)、攝像機 系統(tǒng)、掃描器、機器視覺、車輛導航、視頻電話、監(jiān)視系統(tǒng)、自動聚焦系統(tǒng)、星體跟 蹤器系統(tǒng)、運動檢測系統(tǒng)、圖像穩(wěn)定系統(tǒng)和其它系統(tǒng)。系統(tǒng)1100(例如，攝像機系統(tǒng))通常包括通過總線1170與輸入/輸出(I/0)裝置1150 通信的中央處理單元(CPU)lllO，例如，微處理器。成像裝置400還通過總線1170與 CPU 1110通信。系統(tǒng)1100也包含隨機存取存儲器(RAM)1160，且可包含也通過總線 1170與CPU 1110通信的可換式存儲器1130，例如，快閃存儲器。成像裝置400可與 處理器(例如，CPU、數(shù)字信號處理器或微處理器)結合，可與單個集成電路上或除 所述處理器以外的不同芯片上的存儲器存儲裝置結合或不結合。應了解，本發(fā)明的其它實施例包含制造電路1100的方法。例如，在一個實例性 實施例中， 一種制造CMOS讀出電路的方法包含以下步驟使用已知的半導體制作技
術在襯底的對應于單個集成電路的一部分上方提供至少如上述圖3和圖4的像素陣列和讀出電路。所述制造讀出電路的方法包含在所述襯底上方形成多個取樣和保持電 路；及在所述襯底上方形成轉換電路以便以轉換方式將所述像素陣列中的所述多個《象 素列的一者耦合至所述取樣和保持電路中的一者。所述制造方法可進一步包含在所述 襯底上方形成控制電路；及形成電路徑以將所述控制電路耦合至所述轉換電路。另外， 所述制造方法可包含在所述襯底上方形成第二轉換電路以便以轉換方式將所述取樣和 保持電路中的一者耦合至所述下游電路的步驟。
盡管已參照特定實例性實施例描述及圖解說明了本發(fā)明，但應了解，可在不違背 本發(fā)明的精神和范圍的情況下進行許多修改和替代。例如，雖然關于兩個轉換電路和 關聯(lián)的控制器來顯示本發(fā)明，但這并不意味著本發(fā)明受此限制。所述控制器功能性可 并入常規(guī)系統(tǒng)中已包含的控制電路內。因此，不應將本發(fā)明視為由前述說明來加以限 制而是僅由權利要求書的范圍來加以限制。
權利要求
1、一種用于成像裝置的讀出電路，其包括轉換電路，其適于有選擇地將像素陣列的多個列的每一者耦合至多個取樣和保持電路中的一者。
2、 如權利要求1所述的讀出電路，其進一步包括控制器，所述控制器用于產生 匹配并向所述第一轉換電路提供指示所述匹配的結果的第一控制信號，所述第一控制 信號指示所述多個列中的哪一者將被耦合至所述取樣和保持電路中的哪一者。
3、 如權利要求2所述的讀出電路，其中所述多個列中的至少兩者大致同時地被耦合至所述取樣和保持電路中的至少兩者。
4、 如權利要求2所述的讀出電路，其中一次所述多個列中的一者被耦合至所述 取樣和保持電路中的一者。
5、 如權利要求2所述的讀出電路，其進一步包括適于有選擇地將所述多個取樣 和保持電路的每一者耦合至下游電路的第二轉換電路。
6、 如權利要求5所述的讀出電路，其中所述控制器適于向所述第二轉換電路提 供指示一次所述多個取樣和保持電路中的哪一者將被耦合至所述下游電路的第二控制 信號。
7、 如權利要求5所述的讀出電路，其中所述控制器適于向所述第二轉換電路提 供所述第二控制信號以便按表示信號在圖像傳感器內部行內的位置的次序從所述取樣 和保持電路中讀出信號。
8、 如權利要求2所述的讀出電路，其中所述控制器產生匹配以使匹配之間的間 隔為隨機間隔。
9、 如權利要求2所述的讀出電路，其中所述控制器產生匹配以使匹配之間的間 隔為周期性間隔。
10、 如權利要求9所述的讀出電路，其中所述周期性間隔在每一行之前。
11、 如權利要求8所述的讀出電路，其中所述控制器產生匹配以便隨機地完成匹配。
12、 如權利要求8所述的讀出電路，其中所述控制器產生匹配以便偽隨機地完成 匹配。
13、 如權利要求9所述的讀出電路，其中所述控制器產生匹配以便隨機地完成匹配。
14、 如權利要求9所述的讀出電路，其中所述控制器產生匹配以便偽隨機地完成 匹配。
15、 一種從成像裝置中讀取信號的方法，其包括-通過轉換電路有選擇地將像素陣列的多個列的每一者耦合至多個取樣和保持電路中的一者。
16、 如權利要求15所述的從成像裝置中讀取信號的方法，其進一步包括向所述轉換電路提供第一控制信號的步驟，所述第一控制信號指示所述多個列中的哪一者經 匹配而被耦合至所述取樣和保持電路中的哪一者。
17、 如權利要求16所述的從成像裝置中讀取信號的方法，其進一步包括有選擇 地將所述多個列中的至少兩者大致同時地耦合至所述取樣和保持電路中的至少兩者的 步驟。
18、 如權利要求16所述的從成像裝置中讀取信號的方法，其進一步包括有選擇 地將所述多個列中的一者大致同時地耦合至所述取樣和保持電路中的一者的動作。
19、 如權利要求16所述的從成像裝置中讀取信號的方法，其進一步包括在第二 轉換電路中有選擇地將所述多個取樣和保持電路的每一者耦合至下游電路的動作。
20、 如權利要求19所述的從成像裝置中讀取信號的方法，其進一步包括向所述 第二轉換電路提供指示所述多個取樣和保持電路中的哪一者經選擇而被耦合至所述下 游電路的第二控制信號的動作。
21、 如權利要求19所述的從成像裝置中讀取信號的方法，其進一步包括向所述 第二轉換提供第二控制信號以便按表示信號在圖像傳感器內部行內的位置的次序從所 述取樣和保持電路中讀出信號的動作。
22、 如權利要求16所述的從成像裝置中讀取信號的方法，其進一步包括在周期 性間隔上產生新的匹配的步驟。
23、 如權利要求16所述的從成像裝置中讀取信號的方法，其進一步包括在隨機 間隔上產生新的匹配的步驟。
24、 如權利要求22所述的從成像裝置中讀取信號的方法，其中隨機地完成匹配。
25、 如權利要求23所述的從成像裝置中讀取信號的方法，其中偽隨機地完成匹配。
26、 如權利要求22所述的從成像裝置中讀取信號的方法，其中隨機地完成匹配。
27、 如權利要求23所述的從成像裝置中讀取信號的方法，其中偽隨機地完成匹配。
28、 如權利要求16所述的從成像裝置中讀取信號的方法，其進一步包括在讀出 圖像傳感器的行像素之前產生新的匹配的步驟。
29、 一種形成像素陣列的方法，其包括以下步驟 在襯底上方形成具有多個列的像素陣列； 在所述襯底上方形成多個取樣和保持電路；及在所述襯底上方形成轉換電路以便以轉換方式將所述像素陣列中的所述多個像 素列中的一者耦合至所述取樣和保持電路中的一者。
30、 如權利要求29所述的形成像素陣列的方法，其進一步包括以下步驟 在所述襯底上方形成控制電路；及 形成電路徑以便將所述控制電路耦合至所述轉換電路。
31、 如權利要求30所述的形成像素陣列的方法，其進一步包括以下步驟-形成下游電路；及形成電路徑以便將所述下游電路耦合至所述取樣和保持電路。
32、 如權利要求31所述的形成像素陣列的方法，其進一步包括在所述襯底上方 形成第二轉換電路以便以轉換方式將所述取樣和保持電路中的一者耦合至所述下游電 路的步驟。
33、 一種集成電路，其包括 像素陣列；耦合至所述像素陣列的讀出電路，所述讀出電路包括轉換電路，其適于有選擇地將像素陣列的多個列的每一者耦合至多個取樣和 保持電路中的一者。
34、 如權利要求33所述的集成電路，其進一步包括向所述第一轉換電路提供第 一控制信號的控制器，所述第一控制信號指示所述多個列中的哪一者將被耦合至所述 取樣和保持電路中的哪一者。
35、 如權利要求34所述的集成電路，其中所述多個列中的至少兩者大致同時地 被耦合至所述取樣和保持電路中的至少兩者。
36、 如權利要求34所述的集成電路，其中一次所述多個列中的一者將被耦合至所述取樣和保持電路中的一者。
37、 如權利要求34所述的集成電路，其進一步包括適于有選擇地將所述多個取樣和保持電路的每一者耦合至下游電路的第二轉換電路。
38、 如權利要求37所述的集成電路，其中所述控制器適于向所述第二轉換電路提供指示一次所述多個取樣和保持電路中的哪一者將被耦合至所述下游電路的第二控 制信號。
39、 如權利要求37所述的集成電路，其中所述控制器適于向所述第二轉換電路 提供所述第二控制信號以便按表示信號在圖像傳感器內部行內的位置的次序從所述取 樣和保持電路中讀出信號。
40、 如權利要求34所述的集成電路，其中所述控制器產生匹配以使匹配之間的 間隔為隨機間隔。
41、 如權利要求34所述的集成電路，其中所述控制器產生匹配以使匹配之間的間隔為周期性間隔。
42、 如權利要求41所述的集成電路，其中所述周期性間隔在每一行之前。
43、 如權利要求40所述的集成電路，其中所述控制器產生匹配以便隨機地完成 匹配。
44、 如權利要求40所述的集成電路，其中所述控制器產生匹配以便偽隨機地完 成匹配。
45、 如權利要求41所述的集成電路，其中所述控制器產生匹配以便隨機地完成 匹配。
46、 如權利要求41所述的集成電路，其中所述控制器產生匹配以便偽隨機地完 成匹配。
47、 一種成像器裝置，其包括 像素陣列；耦合至所述像素陣列的讀出電路，所述讀出電路包括轉換電路，其適于有選擇地將像素陣列的多個列的每一者耦合至多個取樣和 保持電路中的一者。
48、 如權利要求47所述的成像器裝置，其進一步包括用于向所述第一轉換電路 提供第一控制信號的控制器，所述第一控制信號指示所述多個列中的哪一者將被耦合 至所述取樣和保持電路中的哪一者。
49、 如權利要求48所述的成像器裝置，其中所述多個列中的至少兩者大致同時 地被耦合至所述取樣和保持電路中的至少兩者。
50、 如權利要求48所述的成像器裝置，其中一次所述多個列中的一者耦合至所 述取樣和保持電路中的一者。
51、 如權利要求48所述的成像器裝置，其進一步包括適于有選擇地將所述多個 取樣和保持電路的每一者耦合至下游電路的第二轉換電路。
52、 如權利要求51所述的成像器裝置，其中所述控制器適于向所述第二轉換電 路提供指示一次所述多個取樣和保持電路中的哪一者將被耦合至所述下游電路的第二 控制信號。
53、 如權利要求51所述的成像器裝置，其中所述控制器適于向所述第二轉換電 路提供所述第二控制信號以便按表示信號在圖像傳感器內部行內的位置的次序從所述 取樣和保持電路中讀出信號。
54、 如權利要求48所述的成像器裝置，其中所述控制器產生匹配以使匹配之間的間隔為隨機間隔。
55、 如權利要求48所述的成像器裝置，其中所述控制器產生匹配以使匹配之間 的間隔為周期性間隔。
56、 如權利要求55所述的成像器裝置，其中所述周期性間隔在每一行之前。
57、 如權利要求54所述的成像器裝置，其中所述控制器產生匹配以便隨機地完 成匹配。
58、 如權利要求54所述的成像器裝置，其中所述控制器產生匹配以便偽隨機地 完成匹配。
59、 如權利要求55所述的成像器裝置，其中所述控制器產生匹配以便隨機地完 成匹配。
60、 如權利要求55所述的成像器裝置，其中所述控制器產生匹配以便偽隨機地完成匹配。
61、 一種處理器系統(tǒng)，其包括 處理器；及成像器裝置，其包括 像素陣列；耦合至所述像素陣列的讀出電路，所述讀出電路包括轉換電路，其適于有選擇地將像素陣列的多個列的每一者耦合至多個取 樣和保持電路中的一者。
62、 如權利要求61所述的處理器系統(tǒng)，其進一步包括用于向所述第一轉換電路 提供第一控制信號的控制器，所述第一控制信號指示所述多個列中的哪一者將被耦合 至所述取樣和保持電路中的哪一者。
63、 如權利要求62所述的處理器系統(tǒng)，其中所述多個列中的至少兩者大致同時 地耦合至所述取樣和保持電路中的至少兩者。
64、 如權利要求62所述的處理器系統(tǒng)，其中一次所述多個列中的一者耦合至所 述取樣和保持電路中的一者。
65、 如權利要求62所述的處理器系統(tǒng)，其進一步包括適于有選擇地將所述多個 取樣和保持電路的每一者耦合至下游電路的第二轉換電路。
66、 如權利要求65所述的處理器系統(tǒng)，其中所述控制器適于向所述第二轉換電 路提供指示一次所述多個取樣和保持電路中的哪一者將被耦合至所述下游電路的第二 控制信號。
67、 如權利要求65所述的處理器系統(tǒng)，其中所述控制器適于向所述第二轉換電 路提供所述第二控制信號以便按表示信號在圖像傳感器內部行內的位置的次序從所述 取樣和保持電路中讀出信號。
68、 如權利要求62所述的處理器系統(tǒng)，其中所述控制器產生匹配以使匹配之間 的間隔為隨機間隔。
69、 如權利要求62所述的處理器系統(tǒng)，其中所述控制器產生匹配以使匹配之間 的間隔為周期性間隔。
70、 如權利要求69所述的處理器系統(tǒng)，其中所述周期性間隔在每一行之前。
71、 如權利要求68所述的處理器系統(tǒng)，其中所述控制器產生匹配以便隨機地完 成匹配。
72、 如權利要求68所述的處理器系統(tǒng)，其中所述控制器產生匹配以便偽隨機地 完成匹配。
73、 如權利要求69所述的處理器系統(tǒng)，其中所述控制器產生匹配以便隨機地完 成匹配。
74、 如權利要求69所述的處理器系統(tǒng)，其中所述控制器產生匹配以便偽隨機地 完成匹配。
全文摘要
本發(fā)明揭示一種具有轉換電路的成像器，所述轉換電路將像素列耦合至不同取樣和保持電路以減小列向固定模式噪聲的顯著性?？刂破鲗⑾袼亓须S機地耦合至取樣和保持電路，因此，使從特定取樣和保持電路發(fā)出的固定模式噪聲不總是與單個像素列相關聯(lián)。因此，減小與特定取樣和保持電路相關聯(lián)的固定模式噪聲的視覺感知。
文檔編號H04N5/365GK101160952SQ200680011976
公開日2008年4月9日 申請日期2006年4月10日 優(yōu)先權日2005年4月13日
發(fā)明者海 嚴 申請人:美光科技公司