專利名稱：列并行圖像傳感器的列偏移值的產(chǎn)生及存儲的制作方法
技術(shù)領(lǐng)域：
大體而言，本發(fā)明涉及CMOS半導(dǎo)體成像裝置。更具體而言，本發(fā)明涉及校準(zhǔn)具 有列并行構(gòu)架的半導(dǎo)體成像裝置中的多個像素信號鏈。
背景技術(shù)：
圖1是通常用于CMOS成像裝置中的傳統(tǒng)4晶體管式成像裝置像素100的圖解。 像素100包括光敏元件101 (其顯示為光二極管)、浮動擴散電荷存儲節(jié)點C及四個 晶體管(轉(zhuǎn)移晶體管111、重設(shè)晶體管112、源隨器晶體管113及行選擇晶體管114)。 像素100接收如下的信號TX控制信號，其用于控制轉(zhuǎn)移晶體管lll的導(dǎo)電性；RST 控制信號，其用于控制重設(shè)晶體管112的導(dǎo)電性；及ROW控制信號，其用于控制行 選擇電晶體114的導(dǎo)電性。浮動擴散節(jié)點C的電壓控制源隨器晶體管113的導(dǎo)電性。 當(dāng)行選擇晶體管114導(dǎo)電時，在節(jié)點B處提供源隨器晶體管113的輸出。
轉(zhuǎn)移及重設(shè)晶體管111、 112的狀態(tài)決定浮動擴散節(jié)點C是在電荷集中周期期 間耦合至光敏元件101，以接收由光敏元件101所產(chǎn)生的光生電荷，還是在重設(shè)周期 期間耦合至來自節(jié)點A的像素功率源VAAPIX。
像素100操作如下。確立ROW控制信號以致使行選擇晶體管114導(dǎo)電。同時， 確立RST控制信號，但不確立TX控制信號。此使浮動擴散節(jié)點C耦合至節(jié)點A處的 像素功率電位VAAPIX，并將節(jié)點C處的電壓重設(shè)成像素功率電位VAAPIX減去與重 設(shè)晶體管112相關(guān)聯(lián)的電壓降。像素100在節(jié)點B處輸出重設(shè)信號Vrst。如下文結(jié)合 圖2更加詳細地解釋,通常將節(jié)擴散節(jié)點C耦點B耦合到成像裝置200的行線215(圖 2)。
雖然晶體管111關(guān)閉，但是光敏元件101暴露于入射光且基于電荷聚集周期期間 的入射光水平來積累電荷。在電荷聚集周期之后，且在RST控制信號關(guān)閉之后，藉此 來關(guān)斷重設(shè)晶體管112，從而確立TX控制信號。此使所述浮動合至光敏元件101。電 荷流動穿過轉(zhuǎn)移晶體管11并根據(jù)所積累的電荷來減少浮動擴散節(jié)點C處的電壓。因 此，像素100在節(jié)點B處輸出光信號Vsig。
圖2是成像裝置200的圖解，其包括多個像素100從而形成像素陣列201。由于 空間限制，圖2中將像素陣列201繪示成4行X4列的陣列。所屬技術(shù)領(lǐng)域的技術(shù)人 員應(yīng)了解，大多數(shù)成像裝置200通常在所述陣列中包括更多的像素100。成像裝置200 還包括行電路系統(tǒng)210、列電路系統(tǒng)220、數(shù)字處理電路240及存儲裝置250。成像裝
置200還包括用于控制成像裝置200操作的控制器260。
行電路系統(tǒng)210從像素陣列201中選擇一行像素100。所選行中的像素100通過 列輸出線215將其重設(shè)及像素信號Vrst、 Vsig輸出至列電路系統(tǒng)220，所述列電路系 統(tǒng)220取樣及保持一行中每一像素的重設(shè)及像素信號Vrst、 Vsig。按照順序逐個地激 活所述行以連續(xù)地將行信號發(fā)送至列線215。
列電路系統(tǒng)220負責(zé)將所述像素重設(shè)Vrst及光Vsig信號轉(zhuǎn)換成數(shù)字值，然后可 進一步在數(shù)字域中處理所述數(shù)字值。為實現(xiàn)此目的，列電路系統(tǒng)220取樣并保持由每 一像素所產(chǎn)生的重設(shè)Vrst及光Vsig信號。將模擬像素輸出信號Vpixel形成為重設(shè)Vrst 及光Vsig信號之間的差，艮卩，Vpixel = Vrst —Vsig。然后，將所述像素輸出信號Vpixel 轉(zhuǎn)換成數(shù)字值。成像裝置200使用列并行構(gòu)架，其中同時對所選行中數(shù)個像素100的 輸出進行取樣及保持，并將其轉(zhuǎn)換成數(shù)字值。
將所述數(shù)字值輸出至數(shù)字處理電路240，所述數(shù)字處理電路對所述數(shù)字值實施圖 像處理以產(chǎn)生數(shù)字圖像。將所處理的數(shù)字值存儲在存儲裝置250內(nèi)。
控制器260耦合至像素陣列201、行電路系統(tǒng)210、列電路系統(tǒng)220及存儲裝置 250，且提供控制信號以實施上述處理。
圖3是列電路系統(tǒng)220的更為詳細的圖解。列電路系統(tǒng)200包括多個相同的信號 鏈301a、 310b。每一信號鏈301a、 301b耦合至兩個來自像素陣列201的列輸出線215 (圖2)。列輸出線215耦合至多路復(fù)用器310，所述多路復(fù)用器用來在兩個列輸出線 215的其中一個上選擇用于隨后處理的信號。
多路復(fù)用器310之后的第一處理階段是模擬處理器電路320。模擬處理器電路320 用來取樣及保持重設(shè)Vrst及光Vsig信號。 一旦Vrst、 Vsig兩個信號經(jīng)取樣及保持' 便可將模擬像素輸出信號Vpixel形成為兩個模擬信號Vrst、 Vsig的差(Vrst - Vsig)。
下一個處理階段是模擬增益階段330，其將所述模擬信號調(diào)節(jié)成適于用作模擬數(shù) 字轉(zhuǎn)換器(ADC) 340的輸入信號的電平。
模擬數(shù)字轉(zhuǎn)換器340將模擬Vpixel信號轉(zhuǎn)換成對應(yīng)的數(shù)字值。
將數(shù)字值路由至多路復(fù)用器350，并將其存儲在信號鏈301a、 301b內(nèi)的其中一個 數(shù)字存儲位置360中。數(shù)字處理電路240 (圖2)可讀取數(shù)字存儲位置360以進一步處
理數(shù)字域中的像素信號。
在列電路系統(tǒng)220中，針對耦合至每一信號鏈301a、 301b的每一列輸出線215， 實施上述的處理一次。例如，由于圖3圖解說明其中每一信號鏈301a、 301b耦合至兩 個列輸出線215的實例性電路220，每一信號鏈301a、 301b針對每一行讀出操作實施 上述處理兩次。即，在每一信號鏈301a、 301b中，針對列輸出線215的第一者第一次 實施上述處理，并針對列輸出線215的第二者第二次實施上述處理。因此，多路復(fù)用 器310及多路分用器350經(jīng)設(shè)定以分別選擇兩個列輸出線215的第一者及存儲位置 360，且然后選擇兩個列輸出線215的第二者及存儲位置360。
雖然列電路系統(tǒng)220的每一信號鏈301a、 301b是設(shè)計成具有相同的響應(yīng)，但是
由于半導(dǎo)體制造中所固有的偏差，不同的信號鏈301a、 310b可能具有不相同的響應(yīng)， 此可被視為成像裝置200所產(chǎn)生圖像中的雜訊(圖2)。因此，需要且希望可經(jīng)濟和快 速地校準(zhǔn)成像裝置列電路系統(tǒng)中的多個信號鏈，以補償所述鏈之間的任何偏差。發(fā)明內(nèi)容本發(fā)明方法及設(shè)備的例示性實施例提供一種成像構(gòu)架，其中像素陣列包括由若干 校準(zhǔn)像素構(gòu)成的校準(zhǔn)行。所述校準(zhǔn)行可由所述成像構(gòu)架的列電路系統(tǒng)來讀取，以獲得 可應(yīng)用于自成像像素獲得的數(shù)字值的偏移值序列。當(dāng)應(yīng)用于數(shù)字值時，所述偏移值使 所述成像構(gòu)架可對使用所述成像構(gòu)架的像素信號鏈的響應(yīng)差別進行補償。


參照附圖閱讀下文所給出關(guān)于本發(fā)明例示性實施例的詳細說明，本發(fā)明的前述及其他優(yōu)點和特征將變得更為明了，其中 圖1圖解說明傳統(tǒng)的成像裝置像素； 圖2圖解說明利用圖1像素的成像裝置； 圖3圖解說明來自圖2成像裝置的列電路系統(tǒng)； 圖4圖解說明根據(jù)本發(fā)明一例示性實施例構(gòu)造的成像裝置； 圖5圖解說明圖4成像裝置的列電路系統(tǒng)；圖6是圖解說明圖4成像裝置中數(shù)字管道的操作的流程圖；且 圖7圖解說明包含本發(fā)明成像裝置的處理系統(tǒng)。
具體實施方式
現(xiàn)在參照圖式，其中相同參考編號指示相同的元件，圖4中顯示根據(jù)本發(fā)明原理 構(gòu)造的成像裝置200'的例示性實施例的圖解。成像裝置200'包括成像裝置200 (圖2)中的數(shù)個組件。這些組件包括行電路 系統(tǒng)210、數(shù)字處理電路240、存儲裝置250及控制器260。成像裝置200'還包括新的 像素陣列201'及新的列電路系統(tǒng)220'。于圖4中，由于空間限制，將像素陣列201'繪示成5行X4列的像素陣列。所屬 技術(shù)領(lǐng)域的技術(shù)人員應(yīng)了解，像素陣列201'正常地具有5個以上的行及4個以上的列。 除存在于標(biāo)準(zhǔn)成像裝置200的傳統(tǒng)像素100 (圖1)以外，像素陣列201'還包括由校準(zhǔn) 像素100'構(gòu)成的校準(zhǔn)行202'。雖然每一傳統(tǒng)像素100產(chǎn)生用來形成隨入射光電平而變 化的輸出信號Vpixel的重設(shè)Vrst及光Vsig信號，但是校準(zhǔn)像素100'經(jīng)設(shè)計以輸出固 定電平的校準(zhǔn)信號。于一例示性實施例中，所述固定電平的校準(zhǔn)信號對應(yīng)于零信號。 因此，每一校準(zhǔn)像素100'可為暗像素(即，與圖1中所示傳統(tǒng)像素100相同的像素)，
但在其中光敏元件101可屏蔽入射光。此種像素將輸出的相同重設(shè)Vrst及光Vsig信號， 此將允許列電路系統(tǒng)220'形成對應(yīng)于所述零信號的輸出信號Vpixel。列電路系統(tǒng)210從像素陣列201'中選擇一行像素100。所選行中的像素100通過 列輸出線215將其重設(shè)及像素信號Vrst、 Vsig輸出至列電路系統(tǒng)220'，所述列電路系 統(tǒng)220'取樣并保持所述重設(shè)及像素信號Vrst、 Vsig。此外，列電路系統(tǒng)220'將重設(shè)Vrst及光Vsig信號轉(zhuǎn)換成數(shù)字值，數(shù)字處理電路 240可在數(shù)字域中對所述數(shù)字值進一步處理。列電路系統(tǒng)220'使用列并行構(gòu)架，其中 所選行中的多個像素的輸出同時由多個信號鏈進行處理。如結(jié)合圖5更詳細地解釋， 列電路系統(tǒng)220'還為每一列輸出線215導(dǎo)出相關(guān)聯(lián)的校準(zhǔn)值；在數(shù)字域中，所述校準(zhǔn) 值被應(yīng)用于由每一信號鏈所產(chǎn)生的數(shù)字值以產(chǎn)生經(jīng)過校正的數(shù)字值。將所述校正的數(shù)字值輸出至實施圖像處理的數(shù)字處理電路240。將所述圖像處理 的結(jié)果存儲在存儲裝置250中以作進一步的處理或輸出?？刂破?60耦合至像素陣列201'、行電路系統(tǒng)210、列電路系統(tǒng)220'及存儲裝置 250，且提供用來實施上述處理的控制信號。圖5是圖4成像裝置200'的列電路系統(tǒng)220'的例示性實施例的圖解。如同列電路 系統(tǒng)220 (圖3) —樣，列電路系統(tǒng)220'包括多個相同的信號鏈301a、 301b。每一信 號鏈301a、 301b耦合至多個來自像素陣列20r的列輸出線215。于一個例示性實施例 中，每一信號鏈301a、 301b均耦合至兩個列輸出線215。較佳地， 一個列輸出線215 與奇數(shù)像素列相關(guān)聯(lián)，而另一列輸出線215與偶數(shù)像素列相關(guān)聯(lián)。列輸出線215耦合 至多路復(fù)用器310，所述多路復(fù)用器用于在兩個線215的一個上選擇用于隨后處理的 信號。在多路復(fù)用器310之后的第一處理階段是模擬處理器電路320。模擬處理器電路 320用于取樣并保持重設(shè)Vrst及光Vsig信號。 一旦信號Vrst、 Vsig 二者均得到取樣及 保持，則可將所述模擬像素輸出信號Vpixel形成為所述兩個信號Vrst、 Vsig的差(Vrst -Vsig)。下一個處理階段是模擬增益階段330;階段330施加一可控增益，以將所述模擬 信號調(diào)節(jié)成適合用作模擬數(shù)字轉(zhuǎn)換器(ADC) 340的輸入信號的電平。 模擬數(shù)字轉(zhuǎn)換器340將所述模擬信號Vpixel轉(zhuǎn)換成對應(yīng)的數(shù)字信號。 將所述數(shù)字信號路由至多路分用器350并將其存儲在其中一個數(shù)字存儲位置360中。每一信號鏈301a、 301b中的每一存儲位置360均耦合至總線510。同樣耦合至總 線510的是偏移值存儲器520及邏輯電路530。偏移值存儲器520及邏輯電路530用 于為存儲于存儲位置360內(nèi)的數(shù)據(jù)提供校準(zhǔn)值。于一例示性實施例中，偏移值存儲器 520包括兩組存儲器存儲位置521、 522。每組存儲器存儲位置可為單個存儲器裝置， 因此偏移值存儲器520實際上是兩個存儲器裝置521及522。作為另一選擇，每組存 儲器存儲位置可為單個存儲器裝置520的部分。
信號鏈301a、 301b、總線510、偏移值存儲器521、 522及邏輯電路530形成數(shù) 字管道221'。如圖5中所示，列電路系統(tǒng)220'包括單個數(shù)字管道221'。然而，需要時， 列電子系統(tǒng)220'可包括多個數(shù)字管道221'。多個數(shù)字管道221'的每一者均可與所述成 像裝置的不同行相關(guān)聯(lián)。例如,在具有R個行的成像裝置中，可存在S個數(shù)位管道221'， 其中R及S為整數(shù)且R可除以S。每一數(shù)字管道221'可分別與由R/S個行組成的塊相 關(guān)聯(lián)。在具有多個數(shù)字管道221'的列電路系統(tǒng)22r中，下文將參照圖6所述的處理可 由每一數(shù)字管道221'同時實施，由此可增大處理速度。圖6是圖解說明操作圖5中列電路系統(tǒng)220'的數(shù)字管道221'的例示性方法600的 流程圖。方法600于步驟S0處開始，且直接進行至步驟S1。在步驟S1處，多個信號鏈301a、 301b對校準(zhǔn)行202'(圖4)進行讀取。即，多 個信號鏈301a、 301b操作以從相關(guān)聯(lián)的校準(zhǔn)像素100'接收重設(shè)Vrst及光Vsig信號。 于一例示性實施例中，每一校準(zhǔn)像素lOO'輸出重設(shè)Vrst及光Vsig信號，其對應(yīng)于黑色 信號。因此，由Vrst-Vsig形成的模擬Vpixd信號同樣也對應(yīng)于黑色信號。然后，如 先前結(jié)合圖5所討論，數(shù)字化所述模擬Vpixel信號并將其存儲在各自的數(shù)字存儲位置 360內(nèi)。方法600進行至步驟S2。在步驟S2處，邏輯電路530從所述校準(zhǔn)行決定最大的讀出值。于先前討論的例 示性實施例中，校準(zhǔn)像素100'各自輸出對應(yīng)于黑色的信號。因此，預(yù)計存儲在存儲位 置360內(nèi)的每一數(shù)字值將集結(jié)在零值周圍。方法600進行至步驟S3 。在步驟S3處，邏輯電路530計算參考電平。于一例示性實施例中，所述參考電 平就是從存儲位置360讀取的最大值。即，所述參考電平對應(yīng)于最亮校準(zhǔn)像素100'的 從校準(zhǔn)行202'讀取的亮度電平。也可向每一值添加呈小正值形式的保護值'以最小化 隨后從所述校準(zhǔn)行讀取的值由于小的暫時偏差而超過參考電平的危險，因此可確保所 述偏移值始終為正。另外，在彩色成像裝置中，可為每一色彩維持單獨的參考值。方 法600進行至步驟S4。在步驟S4中，再次讀取校準(zhǔn)行202'的校準(zhǔn)像素100'。即，針對每一校準(zhǔn)像素100'， 再次讀取重設(shè)Vrst及光Vsig信號，且形成模擬像素信號Vpixel-Vrst-Vsig，使其數(shù) 字化并使其處于存儲器360內(nèi)。方法600進行至步驟S5。在步驟S5處，針對每一列，計算所述偏移值。從所述列的參考值減去存儲在其 中一個數(shù)字存儲位置360內(nèi)的值。該差便形成初始的偏移值。在所述過程的初始重復(fù) 期間，所述初始偏移值是所述偏移值并存儲在偏移存儲器520、 521中。在隨后的重復(fù) 期間，只要在步驟S12 (下文所述)中，所述最大值便不會超過所述參考值，可將所 述初始值與先前的偏移值組合(例如，求平均值)以形成新的偏移值，由此允許所述 偏移值基于來自多個幀的信息。方法600進行至步驟S6。在步驟S6處，讀取來自成像裝置200'的有效行的像素100的重設(shè)Vrst及光Vsig 信號，形成相關(guān)聯(lián)的模擬像素值Vpixd，且然后將其轉(zhuǎn)換成數(shù)字形式。方法600進行 至步驟S7。 在步驟S7處，將步驟S5中所計算的偏移值應(yīng)用于步驟S6中的來自目標(biāo)行的數(shù) 字化Vpixel值。于一例示性實施例中，通過求所述偏移值與數(shù)字值的和來應(yīng)用所述值， 所述數(shù)字值對應(yīng)于由讀取來自目標(biāo)行的重設(shè)Vrst及光Vsig信號所形成的模擬Vpixel 電壓。即，將數(shù)字偏移值(來自步驟S5)添加至有效行的數(shù)字化Vpixel值(來自步驟 S6)。方法600進行至步驟S8。在步驟S8處，成像裝置200'己完成當(dāng)前行的處理，且因此將另一個(例如，下 一個)行選擇為有效行。如果當(dāng)前幀內(nèi)的每一個行均得到處理，則當(dāng)前幀會前進至下 一個幀并將目標(biāo)行選為第一行。在此類情形下，方法600進行至步驟S9。然而，如果 當(dāng)前幀中還有額外的行需要處理，則方法進行至步驟S6。在步驟S9處，邏輯電路530將應(yīng)用于信號鏈301a、 301b的增益階段330的增益 電平與先前所使用的增益電平作比較，并決定所述增益電平是否已改變。如果沒有改 變，則假定先前所計算的偏移值為有效且方法600進行至步驟SIO。然而，如果正在 使用一個不同的增益，則假定先前所計算的偏移值為無效且方法600進行至步驟Sl。在步驟S10處，再次讀取所述校準(zhǔn)行(例如，如同步驟S1—樣)。方法600進行 至步驟Sll，其中所述最大值得到確定(例如，如同步驟S2—樣)。方法600進行至 步驟S12。在步驟S12處，將所述最大值與參考值作比較。若所述最大值大于參考值，則所 述參考值不再有效且方法600進行至步驟S3，以便可確定新的參考值。若所述最大值 不大于參考值，則計算新的偏移值，此時方法600進行至步驟S5。將步驟S5中所產(chǎn)生的偏移值存儲在偏移存儲器520中。于一例示性實施例中， 成像裝置200'是具有形成于像素陣列201'上方的彩色濾波陣列的彩色成像裝置，且偏 移值存儲器520由第一存儲器裝置521及第二存儲器裝置522構(gòu)成。每一記憶體裝置 521、 522分別用于存儲與每一信號鏈301a、 301b的其中一個具體列輸出線215相關(guān) 聯(lián)的偏移值。例如，存儲器裝置521可用來存儲與奇數(shù)像素相關(guān)的線215相關(guān)聯(lián)的偏 移值，而存儲器裝置522可用來存儲與偶數(shù)像素相關(guān)聯(lián)的偏移值。在彩色成像裝置中 使用兩個獨立的存儲器裝置52K522可為有利的，因為彩色濾波器陣列通常構(gòu)成Bayer 圖案，其中每一行中的交替像素與兩種交替的顏色相關(guān)聯(lián)。在此類環(huán)境中，可使用一 個存儲器521來存儲與第一色彩像素相關(guān)聯(lián)的偏移值，而可使用另一存儲器522來存 儲與第二色彩像素相關(guān)聯(lián)的偏移值；此可提供一種以逐個顏色的方式來調(diào)節(jié)偏移值的 機制。另外，應(yīng)注意，在彩色成像裝置中，每一顏色可具有其自身獨立的增益值。因 此，對于彩色成像裝置，步驟S9確定先前用于同一色彩的增益是否已改變，且針對所 述成像裝置的每一顏色實施步驟S9。因此，本發(fā)明涉及一種成像構(gòu)架，其包括像素陣列，所述像素陣列具有由校準(zhǔn) 像素構(gòu)成的校準(zhǔn)行；及列電路系統(tǒng)，其讀取所述校準(zhǔn)行的輸出以獲得可應(yīng)用于數(shù)字化 像素信號值的校準(zhǔn)值序列。圖7顯示系統(tǒng)700，其是經(jīng)修改而包含本發(fā)明成像裝置200'的典型處理器系統(tǒng)。
系統(tǒng)700是關(guān)于具有數(shù)字電路(其可包括圖像傳感器裝置)的系統(tǒng)進行舉例說明。非限制地，此類系統(tǒng)可包括計算機系統(tǒng)、相機系統(tǒng)、掃描儀、機器視覺、車輛導(dǎo)航、 視頻電話、監(jiān)視系統(tǒng)、自動聚焦系統(tǒng)、形體追蹤系統(tǒng)、動作檢測系統(tǒng)以及其他基于圖 像的系統(tǒng)。系統(tǒng)700 (例如，相機系統(tǒng))通常包括通過總線720與輸入/輸出(I/O)裝置706 通信的中央處理單元(CPU) 702，例如，微處理器。成像裝置200'還通過總線720與 CPU 702通信。系統(tǒng)700還包括隨機存取存儲器(RAM) 704，且可包括可抽換式存 儲器714 (例如，閃存)，其同樣也通過總線720與CPU702通信。成像裝置200'可與 處理器(例如，CPU、數(shù)字信號處理器或微處理器)組合，單個的集成電路上或不同 于所述處理器的芯片上有無存儲器都可。應(yīng)了解，可在集成電路上制造成像裝置200'。因此，本發(fā)明其他實施例包括一種 制造具有列電路系統(tǒng)220'的成像裝置200'的方法。例如，在一例示性實施例中，制造 成像裝置的方法包括如下步驟在對應(yīng)于單個集成電路的基板的一部分上提供像素陣 列，所述像素陣列包括的成像像素IOO及由校準(zhǔn)像素100'構(gòu)成的行202'，所述成像像 素100及行202通過列線215耦合至列電路系統(tǒng)220'?？墒褂靡阎陌雽?dǎo)體制造技術(shù) 將成像100及校準(zhǔn)100'像素、列線215及列電路系統(tǒng)220'制造于同一集成電路上。雖然上文已結(jié)合例示性實施例詳細地闡述了本發(fā)明，但應(yīng)理解本發(fā)明并非局限于 以上揭示的實施例。相反，本發(fā)明可經(jīng)修改而包含任何數(shù)量的此前并未闡述的變化形 式、更改形式、替代形式或等效布置，但這些變化形式、更改形式、替代形式或等效 布置與本發(fā)明精神及范圍相一致。相應(yīng)地，本發(fā)明并非受限于前述說明書或圖式，而 僅受隨附權(quán)利要求書范圍的限定。
權(quán)利要求
1、一種用于成像裝置的列電路，其包括多個列讀出線；多個信號鏈，每一信號鏈與所述多個列讀出線中的N個相關(guān)聯(lián)，其中N為大于或等于1的整數(shù)；至少一個存儲器，所述至少一個存儲器每信號鏈包含N個各自存儲器存儲區(qū)域，所述存儲器存儲區(qū)域中的每一者用于存儲與所述多個列讀出線中的相應(yīng)一者相關(guān)聯(lián)的偏移值；及控制電路，其用于處理所述偏移值及由所述信號鏈處理的所述數(shù)字像素讀出值。
2、 如權(quán)利要求l所述的列電路，其中所述控制電路包含邏輯電路，其用于分別對每一偏移值與相關(guān)聯(lián)數(shù)字像素值進行求和。
3、 如權(quán)利要求l所述的列電路，其中所述控制電路包括邏輯電路，其用于分別將每一偏移值計算為由所述多個列讀取線產(chǎn)生的所述數(shù)字 像素值中的最大一者與由每一各自列讀出線產(chǎn)生的數(shù)字像素值之間的差。
4、 如權(quán)利要求3所述的列電路，其中所述邏輯電路適于在所述列電路經(jīng)由所述 多個列讀出線耦合至校準(zhǔn)像素行時計算每一偏移值。
5、 如權(quán)利要求4所述的列電路，其中每一校準(zhǔn)像素輸出對應(yīng)于已知固定值的信號。
6、 如權(quán)利要求5所述的列電路，其中所述已知固定值大致對應(yīng)于黑色信號。
7、 如權(quán)利要求3所述的列電路，其中所述邏輯電路還向每一偏移值添加固定值。
8、 一種成像裝置，其包括 像素陣列，所述像素陣列包括-成像像素，其布置成多個列及多個行；及校準(zhǔn)像素行；及列電路，其用于從所述像素陣列中的選定像素行接收模擬信號并產(chǎn)生一組對應(yīng)的 數(shù)字像素信號，所述列電路包括 多個列讀出線； 多個信號鏈，每一信號鏈與所述多個列讀出線中的N個相關(guān)聯(lián)，其中N是大于 或等于1的整數(shù)；至少一個存儲器，所述至少一個存儲器每信號鏈包含N個各自的存儲器存儲區(qū) 域，所述存儲器存儲區(qū)域中的每一者用于存儲與所述多個列讀出線中相應(yīng)一者相關(guān)聯(lián) 的偏移值；及控制電路，其用于處理所述偏移值及由所述信號鏈處理的所述數(shù)字像素讀出值。
9、 如權(quán)利要求8所述的成像裝置，其中所述控制電路包括 邏輯電路，其用于分別對每一偏移值與相關(guān)聯(lián)數(shù)字像素值進行求和。
10、 如權(quán)利要求8所述的成像裝置，其中所述控制電路包括--邏輯電路，其用于分別將每一偏移值計算為由所述多個列讀出線產(chǎn)生的所述數(shù)字 像素值中的最大一者與由每一各自列讀出線產(chǎn)生的數(shù)字像素值之間的差。
11、 如權(quán)利要求10所述的成像裝置，其中所述邏輯電路適于在所述列電路經(jīng)由 所述多個列讀出線耦合至校準(zhǔn)像素行時計算每一偏移值。
12、 如權(quán)利要求11所述的成像裝置，其中每一校準(zhǔn)像素輸出對應(yīng)于已知固定值 的信號。
13、 如權(quán)利要求12所述的成像裝置，其中所述已知固定值大致對應(yīng)于黑色信號。
14、 如權(quán)利要求11所述的成像裝置，其中所述邏輯電路還向每一偏移值添加固 定值。
15、 一種成像系統(tǒng)，其包括 處理器；及成像裝置，其耦合至所述處理器，所述成像裝置包括 像素陣列，所述像素陣列包括 成像像素，其布置成多個列及多個行；及 校準(zhǔn)像素行；及列電路，其用于從所述像素陣列中的選定像素行接收模擬信號并產(chǎn)生一組對應(yīng)的 數(shù)字像素信號，所述列電路包括 多個列讀出線；多個信號鏈，每一信號鏈與所述多個列讀出線中的N個相關(guān)聯(lián)，其中N是大于 或等于1的整數(shù)； 至少一個存儲器，所述至少一個存儲器每信號鏈包含N個各自的存儲器存儲區(qū)域，所述存儲器存儲區(qū)域中的每一者用于存儲與所述多個列讀出線中相應(yīng)一者相關(guān)聯(lián)的偏移值；及控制電路，其用于處理所述偏移值及由所述信號鏈處理的所述數(shù)字像素讀出值。
16、 如權(quán)利要求15所述的成像系統(tǒng)，其中所述控制電路包括-邏輯電路，其用于分別對每一偏移值與相關(guān)聯(lián)數(shù)字像素值進行求和。
17、 如權(quán)利要求15所述的成像系統(tǒng)，其中所述控制電路包括邏輯電路，其用于分別將每一偏移值計算為由所述多個列讀出線產(chǎn)生的所述數(shù)字 像素值中的最大一者與由每一各自列讀出線產(chǎn)生的數(shù)字像素值之間的差。
18、 如權(quán)利要求17所述的成像系統(tǒng)，其中所述邏輯電路適于在所述列電路經(jīng)由 所述多個列讀出線耦合至校準(zhǔn)像素行時計算每一偏移值。
19、 如權(quán)利要求18所述的成像系統(tǒng)，其中每一校準(zhǔn)像素輸出對應(yīng)于已知固定值 的信號。
20、 如權(quán)利要求19所述的成像系統(tǒng)，其中所述已知固定值大致對應(yīng)于黑色信號。
21、 如權(quán)利要求77所述的成像系統(tǒng)，其中所述邏輯電路還向每一偏移值添加固 定值。
22、 一種操作成像裝置的方法，所述成像裝置具有布置成行及列的像素陣列，所 述方法包括如下動作(a) 在第一時間，根據(jù)電流增益從所述陣列的校準(zhǔn)像素行讀取多個校準(zhǔn)值；(b) 從所述多個校準(zhǔn)值中確定參考值；(c) 在所述第一時間后的第二時間，根據(jù)所述電流增益從所述陣列的所述校準(zhǔn)像 素行中讀取第二多個校準(zhǔn)值；(d) 基于所述參考值及所述多個校準(zhǔn)值，針對每一列計算并存儲偏移值；(e) 將目標(biāo)行設(shè)為當(dāng)前行；(f) 根據(jù)所述電流增益，從所述目標(biāo)行中讀取多個信號值；及(g) 將所述多個偏移值分別應(yīng)用于所述多個信號值。
23、 如權(quán)利要求22所述的方法，其進一步包括(h) 將所述目標(biāo)行設(shè)為下一行；及(i) 當(dāng)所述當(dāng)前行及所述下一行在同一幀中時，重復(fù)步驟(f)、 (g)及(h)。
24、 如權(quán)利要求23所述的方法，其進一步包括(j)如果所述當(dāng)前行及所述下一行處在不同的幀中，且如果電流增益未改變，則 (jl)根據(jù)所述電流增益，從校準(zhǔn)像素行中讀取多個校準(zhǔn)值； (j2)確定所述多個校準(zhǔn)值中的最大值；(j3)如果所述最大值大于所述參考值，則進行步驟(b);及(j4)如果所述最大值不大于所述參考值，則進行步驟(d)。
25、 如權(quán)利要求24所述的方法，其中在步驟(b)中，所述參考值基于所述多個校 準(zhǔn)值中的最大值。
26、 如權(quán)利要求24所述的方法，其中在步驟(b)中，所述參考值還基于預(yù)定偏移值。
27、 如權(quán)利要求23所述的方法，其中在步驟(d)中，基于所述參考值與所述校準(zhǔn) 值中相應(yīng)一者之間的差來計算每一偏移值。
28、 如權(quán)利要求22所述的方法，其中在步驟(d)中，所述偏移值還基于先前的偏 移值。
29、 一種用于形成成像電路的方法，其包括 提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成像素陣列，所述像素陣列包括成像像素，其布置成多個列及多個行；及校準(zhǔn)像素行；及在所述半導(dǎo)體襯底上形成列電路，所述列電路用于從所述像素陣列中的選定像素行接收模擬信號并產(chǎn)生一組對應(yīng)的數(shù)字像素信號，所述列電路包括-多個列讀出線；多個信號鏈，每一信號鏈均與所述多個列讀出線中的N個相關(guān)聯(lián)，其中N為大 于或等于1的整數(shù)；至少一個存儲器，所述至少一個存儲器每信號鏈包含N個各自的存儲器存儲區(qū) 域，所述存儲器存儲區(qū)域中的每一者用于存儲與所述多個列讀出線中相應(yīng)一者相關(guān)聯(lián) 的偏移值；及控制電路，其用于處理所述偏移值及由所述信號鏈處理的所述數(shù)字像素讀出值。
全文摘要
在數(shù)字域中校準(zhǔn)成像裝置的多個信號鏈。所述成像裝置的像素陣列包括校準(zhǔn)像素行。在讀取像素行之前，列電路系統(tǒng)讀取所述校準(zhǔn)像素行以獲得一組列偏移值。讀取并處理所述像素行以產(chǎn)生多個對應(yīng)的數(shù)字值。將所述組列偏移值應(yīng)用于所述數(shù)字值以補償所述信號鏈之間的響應(yīng)差。
文檔編號H04N5/365GK101160955SQ200680011975
公開日2008年4月9日 申請日期2006年4月14日 優(yōu)先權(quán)日2005年4月14日
發(fā)明者史蒂芬·肖 申請人:美光科技公司