專利名稱：Cmos圖像傳感器固定模式噪聲消除電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS圖像傳感器，尤其涉及CMOS圖像傳感器中用于 消除固定模式噪聲的電路。
技術(shù)背景隨著CMOS工藝和固體圖像傳感器技術(shù)的不斷完善，CMOS圖像傳感 器技術(shù)發(fā)展迅速。目前CMOS圖像傳感器在低端圖像和視頻市場上己經(jīng)取 代了 CCD傳感技術(shù)，并正在努力向中高端市場發(fā)展。CMOS圖像傳感器 比起CCD圖像傳感器有低功耗、寬動態(tài)范圍，高速視頻、高集成度，低成 本等優(yōu)勢，適用于微型數(shù)碼相機，便攜式可視電話，電腦攝像頭等領(lǐng)域， CMOS圖像傳感器還可以用于軍事偵察、衛(wèi)星等方面。由于CMOS工藝存在缺陷，晶體管特性參數(shù)及無源元件參數(shù)不均勻， 所以在CMOS傳感器中存在固定模式噪聲(FPN， Fixed Pattern Noise)， 它是CMOS圖像傳感器中固有的噪聲，而人眼對這種噪聲特別敏感，所以 對傳感器的圖像質(zhì)量影響特別大，因此高性能的CMOS圖像傳感器一定要 首先消除FPN。雖然現(xiàn)有的CDS (Correlated Double Sample)技術(shù)可以很 好地消除由光敏單元中的晶體管的參數(shù)不均勻所造成的FPN，但是CMOS 后續(xù)處理電路，如采樣電路本身和列緩沖(Column Buffer)等，依然引入了 大量的FPN。為了獲得高性能的CMOS圖像傳感器，必須設(shè)法消除這些 FPN。發(fā)明內(nèi)容本發(fā)明解決的技術(shù)問題是提供一種用于CMOS圖像傳感器的FPN消 除電路，它可以消除由CMOS圖像傳感器的處理電路的列與列之間的 Offset所產(chǎn)生的FPN。本發(fā)明提出的CMOS圖像傳感器固定模式噪聲消除電路，包括靜態(tài) 隨機存儲器、移位寄存器、模擬信號處理器、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器和 比較器；靜態(tài)隨機存儲器存儲圖像信號各列的匹配校正值，并將該值送至 移位寄存器暫存以及數(shù)模轉(zhuǎn)換器中；數(shù)模轉(zhuǎn)換器將匹配校正值轉(zhuǎn)換為模擬
量并加至模擬信號處理器調(diào)節(jié)電路輸入端；輸入信號接模擬信號處理器的 另一輸入端，模擬信號處理器按照以下傳輸函數(shù)工作-<formula>formula see original document page 5</formula>Vouti為第i列的輸出，Vini為第i列的輸入，Voffseti為第i列的偏置 值，Vddtaoffseti為匹配校正值經(jīng)過數(shù)模轉(zhuǎn)換器轉(zhuǎn)換后的模擬量，i為列的 序號，Gain為模擬信號處理器的增益；模擬信號處理器的輸出接模數(shù)轉(zhuǎn)換 器的輸入，模數(shù)轉(zhuǎn)換器將輸入的模擬信號轉(zhuǎn)換成數(shù)字信號；比較器將模數(shù) 轉(zhuǎn)換器的輸出與目標值相比較，并產(chǎn)生控制信號調(diào)整移位寄存器中對應(yīng)各 列的匹配校正值值，調(diào)整后的移位寄存器值作為新的匹配校正值寫入靜態(tài) 隨機存儲器。優(yōu)選的，所述接入模擬信號處理器的輸入信號為在每幀信號輸入時先 輸入黑行信號，再輸入正常行信號。優(yōu)選的，所述比較器將模數(shù)轉(zhuǎn)換器的輸出與目標值相比較后，當輸出 大于目標值時，將移位寄存器中對應(yīng)各列的匹配校正值減小；當輸出小于 目標值時，將移位寄存器中對應(yīng)各列的匹配校正值增大；當輸出等于目標 值時，移位寄存器中對應(yīng)各列的匹配校正值保持不變。優(yōu)選的，還包括一個列譯碼器，且所述靜態(tài)隨機存儲器包括第一子 靜態(tài)隨機存儲器、第二子靜態(tài)隨機存儲器；第一子靜態(tài)隨機存儲器存儲各 列的匹配校正值，其輸出端與數(shù)模轉(zhuǎn)換器和移位寄存器相連；列譯碼器產(chǎn) 生第一子靜態(tài)隨機存儲器、第二子靜態(tài)隨機存儲器讀寫所需要的地址；且 調(diào)整后的移位寄存器值作為新的匹配校正值寫入第二子靜態(tài)隨機存儲器； 第二子靜態(tài)隨機存儲器中存儲的新匹配校正值更新到第一子靜態(tài)隨機存儲 器屮。優(yōu)選的，所述靜態(tài)隨機存儲器還包括一個多路器，連接在第二子靜態(tài) 隨機存儲器與列譯碼器之間，用于控制第二子靜態(tài)隨機存儲器的讀和寫地 址之間的位移。優(yōu)選的，所述多路器包括兩個與門和-個或門；第二子靜態(tài)隨機存 儲器的寫地址addr[n]與第一子靜態(tài)隨機存儲器的讀地址addr[n+m]之間存 在位移m;第二子靜態(tài)隨機存儲器的讀控制信號和addr[n]輸入一個與門， 第二子靜態(tài)隨機存儲器的寫控制信號和addr[n+m]輸入另一個與門，兩個 與門的輸出作為或門的輸入信號，或門的輸出作為第二子靜態(tài)隨機存儲器 讀寫地址信號。是通過將列與列之間的偏置值所產(chǎn)生的不均勻性 在每一幀都得到一次校正，從而消除了 CMOS圖像傳感器的FPN，大大提高了 CMOS圖像傳感器的成像質(zhì)量。此外通過在靜態(tài)隨機存儲器部分調(diào)整因模擬信號處理器輸入信號和對模數(shù)轉(zhuǎn)換器的輸出信號之間的時鐘延遲，使得CMOS圖像傳感器的處理電路可以以流水線(pipeline)方式工作。


圖1是本發(fā)明噪聲消除電路原理圖；圖2是本發(fā)明優(yōu)選實施例的電路框圖；圖3是本發(fā)明優(yōu)選實施例中多路器的邏輯電路圖。
具體實施方式
如圖l所述的電路原理，噪聲消除電路電路包括靜態(tài)隨機存儲器、 移位寄存器、模擬信號處理器、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器和比較器；靜態(tài) 隨機存儲器存儲各列的匹配校正值；移位寄存器暫存靜態(tài)隨機存儲器的各 列匹配校正值；數(shù)模轉(zhuǎn)換器將匹配校正值轉(zhuǎn)換為模擬量并加至模擬信號處 理器調(diào)節(jié)電路輸入端；輸入信號接模擬信號處理器的另一輸入端，模擬信 號處理器按照以下傳輸函數(shù)工作Vouti= Gain xVini +Voffseti+VdeltaoffsedVoud為第i列的輸出，Vini為第i列的輸入，Voffseti為第i列的偏置 值，Vdeltaoffseti為匹配校正值經(jīng)過數(shù)模轉(zhuǎn)換器轉(zhuǎn)換后的模擬量，i為列的 序號，Gain為模擬信號處理器的增益；模擬信號處理器的輸出接模數(shù)轉(zhuǎn)換 器的輸入，模數(shù)轉(zhuǎn)換器將輸入的模擬信號轉(zhuǎn)換成數(shù)字信號；比較器將模數(shù) 轉(zhuǎn)換器的輸出與目標值相比較，并產(chǎn)生控制信號調(diào)整移位寄存器中對應(yīng)各 列的匹配校正值，如果輸出大于目標值則將移位寄存器中對應(yīng)列的匹配校 正值減小一個單位值n，如果輸出小于目標值則將移位寄存器中對應(yīng)列的 匹配校正值增大一個單位值n，如果輸出等于目標值則不調(diào)整移位寄存器 屮對應(yīng)列的匹配校正值。調(diào)整后的移位寄存器值作為新的匹配校正值寫入 靜態(tài)隨機存儲器。下面對本發(fā)明的優(yōu)選實施例進行說明。如圖2所示，靜態(tài)隨機存儲器 SRAM分為兩部分，即第一子靜態(tài)隨機存儲器和第二子靜態(tài)隨機存儲器； 第一子靜態(tài)隨機存儲器存儲各列的匹配校正值，它的輸出端與數(shù)模轉(zhuǎn) (DAC， Digital to Analog Converter)和移位寄存器SR相連； 一個列譯碼 器(Column Decoder)用來產(chǎn)生第一子靜態(tài)隨機存儲器和第二子靜態(tài)隨機 存儲器讀寫所需要的地址；DAC將第一子靜態(tài)隨機存儲器存儲的數(shù)字信 息轉(zhuǎn)換成模擬信號，并將其加至模擬信號處理器的輸入端以調(diào)整每列的偏 置值。移位寄存器SR用來暫存第一子靜態(tài)隨機存儲器的數(shù)據(jù)data,以適 應(yīng)ASP輸入信號與ADC輸出信號之間存在時鐘延遲(latency)的情況； 輸入的模擬信號Vin連接ASP的另一輸入端。ASP處理后的輸出送至ADC 輸入端；ADC將模擬信號轉(zhuǎn)換成相應(yīng)的數(shù)字信da;所述的比較器將ADC 的輸出da與目標值32相比較，如果da不等于32，則產(chǎn)生控制信號使移 位寄存器SR的值自動加1或減1;多路器(MUX， Multiplexer)控制SRAM 的另一部分第二子靜態(tài)隨機存儲器的讀寫地址之間的位移，使新的寄存器 值寫入第二子靜態(tài)隨機存儲器相應(yīng)的地址內(nèi)；第二子靜態(tài)隨機存儲器所 存儲的數(shù)據(jù)將在讀完黑行后的下一行時間內(nèi)被寫入第一子靜態(tài)隨機存儲器 對應(yīng)的地址內(nèi)，以提供下一幀數(shù)據(jù)校正的依據(jù)。在不采用FPN消除電路的CMOS圖像傳感器中，模擬信號處理電路 ASP的傳遞函數(shù)是-Vouti= Gain xVini十Voffseti 其中Vouti為第i列的輸出，Vini為第i列的輸入，Voffseti為第i列的偏 置值，i為列的序號，Gain為ASP的增益。由上式可知，如果列與列之間 完全匹配，則Voffseti為恒定值。但事實上，由于制造工藝的非理想性、 寄生參數(shù)的不均勻性等原因，各列的采樣保持電路和緩沖器電路等不可能 做到完全匹配，即列與列之間的偏置值不匹配不可避免的存在，這就導(dǎo)致 了 CMOS圖像傳感器的FPN。為了消除FPN，本發(fā)明采用反饋的方法對每列的offset值進行調(diào)節(jié)。 如圖2所示，此時ASP的傳輸函數(shù)變?yōu)閂outi= Gain xVini +Voffseti+Vdeltaoffseti其中Vdeltaoffseti為第一子靜態(tài)隨機存儲器中的匹配校正值經(jīng)過DAC 轉(zhuǎn)換后的模擬量。可以令Voffseti'= Voffseti+Vddtaoffseti (注Voffseti'為 校正后的偏置值)，則ASP的傳輸函數(shù)變?yōu)閂outi= Gain xVini + Voffseti'根據(jù)上述傳遞函數(shù)，當輸入信號Vini為零，即輸入的信號為黑行(dark row)的信號時，Vouti = Voffseti'。所以只要將整個黑行的信號依次輸入， 就可以在輸入端得到各列的Voffseti，值，這個值反映了列與列之間的偏置
值的大小。各列的Voffseti'經(jīng)ADC轉(zhuǎn)換成數(shù)字信號后與目標值相比較，就 可以確定各列的偏置值相對于目標值是偏大還是偏小，調(diào)整SR屮存儲的 值，使其加l或減l，然后更新到SRAM中，然后再通過DAC加至電路 屮。此過程每幀進行一次，所以是個不斷調(diào)節(jié)的過l。在本實施列中，各 列的匹配校正值以數(shù)字的形式存儲在第一子靜態(tài)隨機存儲器中，通過DAC 轉(zhuǎn)換成模擬信號后加在ASP的偏置值調(diào)節(jié)電路輸入端。第一子靜態(tài)隨機存 儲器中的數(shù)據(jù)必須通過某種方式得到更新，以調(diào)整一幀圖像信號的偏置 值。在本實施列中，當一整行的黑行信號都被處理后，各列的新的匹配校 正值就被存入第二子靜態(tài)隨機存儲器中。新的匹配校正值在下一行時間內(nèi) 依次從第二子靜態(tài)隨機存儲器中讀出并寫入第 一子靜態(tài)隨機存儲器中。這 種更新方式是本發(fā)明優(yōu)選實施例采用的方式。當然，本發(fā)明也可以用其它 方式更新靜態(tài)隨機存儲器中的數(shù)據(jù)。為了實現(xiàn)高幀率視頻圖像輸出，CMOS圖像傳感器的處理電路一般以 流水線(pipeline)方式工作，這就會使ASP的輸入信號和對ADC的輸出 信號之間存在若干個時鐘延遲(latency)。為了適應(yīng)這種工作方式，本發(fā)明 采用移位寄存器SR暫存SRAM的數(shù)據(jù)。在本發(fā)明最佳實施例中，為了保 證第一子靜態(tài)隨機存儲器中的數(shù)據(jù)得到正確的更新，還增加了一個多路器 (MUX)陣列來控制第二子靜態(tài)隨機存儲器的讀和寫地址之間的位移。這 個多路器的邏輯電路如圖3所示。多路器包括兩個與門和一個或門；信 號read和write為第二子靜態(tài)隨機存儲器讀寫控制信號，第二子靜態(tài)隨機 存儲器的寫地址addr[n]與第一子靜態(tài)隨機存儲器的讀地址addr[n+m]之間 存在位移m; read控制信號和addr[n]輸入一個與門，write控制信號和 addr[n+m]輸入另一個與門，兩個與門的輸出作為或門的輸入信號，或門的 輸出作為第二子靜態(tài)隨機存儲器讀寫地址信號。位移m為模擬信號處理器 的輸入信號和模數(shù)轉(zhuǎn)換器的輸出信號之間時鐘延遲量。當?shù)谝蛔屿o態(tài)隨機 存儲器的數(shù)據(jù)依次被讀出并通過DAC加至ASP的偏置值調(diào)節(jié)電路輸入端 時，第二子靜態(tài)隨機存儲器同時進行寫操作。但是由于時鐘延遲的存在， 使第二子靜態(tài)隨機存儲器寫入的數(shù)據(jù)與第一子靜態(tài)隨機存儲器讀出的數(shù)據(jù) 不對應(yīng)。例如，若m=3，則第一子靜態(tài)隨機存儲器在讀第3列數(shù)據(jù)，即 ASP調(diào)整的是第三列的偏置值。而此時ADC的輸出為第O列的信號，所 以第二子靜態(tài)隨機存儲器寫入的信息是第O列的匹配校正值。因此，當黑 行讀操作完成后的下一行時間內(nèi)將第二子靜態(tài)隨機存儲器中的數(shù)據(jù)寫入第 一子靜態(tài)隨機存儲器中時，地址要有要應(yīng)的移位m，這保證了第一子靜態(tài) 隨機存儲器中的匹配校正值得到正確的更新。上述實施例中，Voffseti，的目標值被設(shè)為32，這個目標值可以由黑色 背景控制電路來設(shè)置。因此，本發(fā)明也可以和暗背景控制電路結(jié)合使用。 另外，本發(fā)明也可以和CDS技術(shù)結(jié)合使用。
權(quán)利要求
1. 一種CMOS圖像傳感器固定模式噪聲消除電路，其特征在于，所述電路包括靜態(tài)隨機存儲器、移位寄存器、模擬信號處理器、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器和比較器；靜態(tài)隨機存儲器存儲圖像信號各列的匹配校正值，并將該值送至移位寄存器暫存以及數(shù)模轉(zhuǎn)換器中；數(shù)模轉(zhuǎn)換器將匹配校正值轉(zhuǎn)換為模擬量并加至模擬信號處理器調(diào)節(jié)電路輸入端；輸入信號接模擬信號處理器的另一輸入端，模擬信號處理器按照以下傳輸函數(shù)工作Vouti＝Gain×Vini+Voffseti+VdeltaoffsetiVouti為第i列的輸出，Vini為第i列的輸入，Voffseti為第i列的偏置值，Vdeltaoffseti為匹配校正值經(jīng)過數(shù)模轉(zhuǎn)換器轉(zhuǎn)換后的模擬量，i為列的序號，Gain為模擬信號處理器的增益；模擬信號處理器的輸出接模數(shù)轉(zhuǎn)換器的輸入，模數(shù)轉(zhuǎn)換器將輸入的模擬信號轉(zhuǎn)換成數(shù)字信號；比較器將模數(shù)轉(zhuǎn)換器的輸出與目標值相比較，并產(chǎn)生控制信號調(diào)整移位寄存器中對應(yīng)各列的匹配校正值，調(diào)整后的移位寄存器值作為新的匹配校正值寫入靜態(tài)隨機存儲器。
2. 根據(jù)權(quán)利要求1所述的CMOS圖像傳感器固定模式噪聲消除電路， 其特征在于，所述接入模擬信號處理器的輸入信號為黑行信號和正常行信 號，輸入次序為在每幀信號輸入時先輸入黑行信號，再輸入正常行信號。
3. 根據(jù)權(quán)利要求1或2所述的CMOS圖像傳感器固定模式噪聲消除 電路，其特征在于，所述比較器將模數(shù)轉(zhuǎn)換器的輸出與目標值相比較后， 當輸出大于目標值時，將移位寄存器中對應(yīng)各列的匹配校正值減??；當輸 出小于目標值時，將移位寄存器中對應(yīng)各列的匹配校正值增大；當輸出等 于目標值時，移位寄存器中對應(yīng)各列的匹配校正值保持不變。
4. 根據(jù)權(quán)利要求1或2所述的CMOS圖像傳感器固定模式噪聲消除 電路，其特征在于，還包括一個列譯碼器，且所述靜態(tài)隨機存儲器包括 第一子靜態(tài)隨機存儲器、第二子靜態(tài)隨機存儲器；第一子靜態(tài)隨機存儲器 存儲各列的匹配校正值，其輸出端與數(shù)模轉(zhuǎn)換器和移位寄存器相連；列譯 碼器產(chǎn)生第一子靜態(tài)隨機存儲器、第二子靜態(tài)隨機存儲器讀寫所需要的地 址；且調(diào)整后的移位寄存器值作為新的匹配校正值寫入第二子靜態(tài)隨機存 儲器；第二子靜態(tài)隨機存儲器中存儲的新匹配校正值更新到第一子靜態(tài)隨 機存儲器中。
5. 根據(jù)權(quán)利要求4所述的CMOS圖像傳感器固定模式噪聲消除電路， 其特征在于，所述靜態(tài)隨機存儲器還包括一個多路器，連接在第二亍靜態(tài) 隨機存儲器與列譯碼器之間，用于控制第二子靜態(tài)隨機存儲器的讀和寫地 址之間的位移。
6. 根據(jù)權(quán)利要求5所述的CMOS圖像傳感器固定模式噪聲消除電路，其特征在于，所述多路器包括兩個與門和-個或門；第二子靜態(tài)隨機存 儲器的寫地址addr[n]與第一子靜態(tài)隨機存儲器的讀地址addr[n+m]之間存 在位移m;第二子靜態(tài)隨機存儲器的讀控制信號和addr[n]輸入一個與門， 第二子靜態(tài)隨機存儲器的寫控制信號和addr[n+m]輸入另一個與門，兩個 與門的輸出作為或門的輸入信號，或門的輸出作為第二子靜態(tài)隨機存儲器 讀寫地址信號。
7. 根據(jù)權(quán)利要求6所述的CMOS圖像傳感器固定模式噪聲消除電路， 其特征在于，所述位移m為模擬信號處理器的輸入信號和模數(shù)轉(zhuǎn)換器的輸 出信號之間時鐘延遲量。
全文摘要
本發(fā)明公開了一種CMOS圖像傳感器固定模式噪聲消除電路，其特征在于，所述電路包括靜態(tài)隨機存儲器、移位寄存器、模擬信號處理器、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器和比較器。采用本發(fā)明可以將列與列之間的偏置值不匹配所產(chǎn)生的不均勻性在每一幀都得到一次校正，從而消除了CMOS圖像傳感器的FPN，大大提高了CMOS圖像傳感器的成像質(zhì)量，并可使CMOS圖像傳感器的處理電路可以以流水線方式工作。
文檔編號H04N5/374GK101212562SQ200610064569
公開日2008年7月2日 申請日期2006年12月28日 優(yōu)先權(quán)日2006年12月28日
發(fā)明者傅璟軍, 胡文閣, 齊良頡 申請人:比亞迪股份有限公司