專利名稱：定標(biāo)器控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及視頻設(shè)備控制裝置，更具體地說是涉及一種視頻設(shè)備定標(biāo)器控制裝置。
背景技術(shù)：
圖1為目前等離子電視機(jī)(PDP)的結(jié)構(gòu)圖，通常等離子電視機(jī)(PDP)內(nèi)的視頻解碼器106把480i信號和S-VHS信號解碼成YUV及H/V信號，然后根據(jù)電視機(jī)的種類把上述YUV和H/V信號提供給畫質(zhì)增強(qiáng)器108。而畫質(zhì)增強(qiáng)器108在處理YUV和H/V信號之后提供給定標(biāo)器102。
上述定標(biāo)器102由ADC(Analog to Digital Converter)、水平定標(biāo)器102以及垂直定標(biāo)器102組成。上述定標(biāo)器102把接收的RGB模擬信號、YUV和H/V信號轉(zhuǎn)換為數(shù)字信號，然后進(jìn)行水平及垂直掃描，最后輸出RGB-888信號。定標(biāo)器102在進(jìn)行倍線作業(yè)之前，微處理器200從只讀存儲器(ROM)104讀取數(shù)據(jù)之后寫入定標(biāo)器102或者從上述定標(biāo)器102讀取數(shù)據(jù)。
下面就上述微處理器200與定標(biāo)器102之間的數(shù)據(jù)傳輸過程，參照圖2至圖4予以詳細(xì)說明。首先，說明微處理器200將數(shù)據(jù)寫入定標(biāo)器102的過程。上述微處理器200把地址鎖存允許(ALEAddressLatch Enable)信號傳送給定標(biāo)器102，定標(biāo)器102根據(jù)地址鎖存允許信號(ALE)鎖存地址/數(shù)據(jù)總線內(nèi)的地址。然后上述微處理器200把寫允許(write enable)信號(WR)傳送給定標(biāo)器102，而定標(biāo)器102又根據(jù)上述寫允許信號(WR)，把地址/數(shù)據(jù)總線內(nèi)的數(shù)據(jù)寫入被鎖存的地址內(nèi)。
下面就微處理器200從定標(biāo)器102讀取數(shù)據(jù)的過程進(jìn)行說明。上述微處理器200把地址鎖存允許信號(ALE)傳送給定標(biāo)器102，定標(biāo)器102根據(jù)地址鎖存允許信號(ALE)來鎖存地址/數(shù)據(jù)總線內(nèi)的地址。然后上述微處理器200把讀允許(Read enable)信號(RD)傳送給定標(biāo)器102，而定標(biāo)器102又在根據(jù)上述讀允許信號(RD)讀取被鎖存地址內(nèi)的數(shù)據(jù)之后，把數(shù)據(jù)載入地址/數(shù)據(jù)總線。經(jīng)過上述過程，微處理器200便接收了上述地址/數(shù)據(jù)總線內(nèi)的數(shù)據(jù)。
微處理器200以上述方式從定標(biāo)器102讀取數(shù)據(jù)，或?qū)?shù)據(jù)寫入定標(biāo)器102內(nèi)。隨著技術(shù)的發(fā)達(dá)以及消費(fèi)者期望值的提高，通過一個視頻設(shè)備播放多種格式圖像信號的技術(shù)業(yè)已經(jīng)實(shí)現(xiàn)了產(chǎn)品化。也就是說，很多視頻設(shè)備都具備了與多種圖像信號相對應(yīng)的若干個定標(biāo)器102，于是便可以選擇性地控制這些定標(biāo)器102。
視頻設(shè)備選擇性地控制定標(biāo)器102的前提是，第一，微處理器200必須具備選擇定標(biāo)器102的功能，第二，定標(biāo)器102也需具備芯片選擇功能(Chip select)。但是，因?yàn)槟壳捌毡椴捎玫亩?biāo)器102不具備芯片選擇功能，所以有很多采用此類定標(biāo)器102的視頻設(shè)備無法播放多種格式的圖像信號。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種定標(biāo)器控制裝置，針對不具備芯片選擇功能的視頻設(shè)備，提供一個能夠根據(jù)視頻信號的格式選擇定標(biāo)器102的定標(biāo)器102控制裝置。
本發(fā)明的目的是這樣實(shí)現(xiàn)的，解決上述技術(shù)課題為目的的定標(biāo)器102控制裝置其特征在于由以下幾個單元構(gòu)成1、掃描并輸出視頻信號的若干個定標(biāo)器102；2、輸出與上述定標(biāo)器102相對應(yīng)的選擇信號和定標(biāo)器102控制信號的控制裝置；3、把上述選擇信號和控制信號組合之后傳送給相應(yīng)定標(biāo)器102的定標(biāo)器102控制裝置。
本發(fā)明的優(yōu)點(diǎn)是，利用由幾個簡單硬件構(gòu)成的定標(biāo)器102控制裝置，在若干個不具備芯片選擇功能的定標(biāo)器102當(dāng)中，選擇所需要的定標(biāo)器102，所以能夠利用不具備芯片選擇功能的多個定標(biāo)器102顯示多種格式的影像。


圖1是目前視頻設(shè)備的結(jié)構(gòu)圖。
圖2是目前定標(biāo)器102控制裝置的結(jié)構(gòu)圖。
圖3至圖4是圖2的動作波形圖。
圖5是本發(fā)明定標(biāo)器102控制裝置的結(jié)構(gòu)圖。
圖6至圖9是圖5的動作波形圖。
圖示主要部分的編號說明200微處理器200 202第一定標(biāo)器102/202204第二定標(biāo)器102/204OR1~OR4第1至第4或門具體實(shí)施方式
本發(fā)明之定標(biāo)器102控制裝置通過選擇性地給定標(biāo)器102提供寫允許信號(WR)或讀允許信號(RD)，使視頻設(shè)備能夠控制不具備芯片選擇功能的定標(biāo)器102。關(guān)于定標(biāo)器102控制裝置，以下參照圖5至圖9進(jìn)行詳細(xì)說明。
微處理器200生成CS1、CS2芯片選擇信號(即，選擇地址鎖存允許信號(ALE)、讀允許信號(RD)、寫允許信號(WD)、第一定標(biāo)器202以及第二定標(biāo)器204的選擇信號)的同時，通過地址/數(shù)據(jù)總線傳輸并接收地址或數(shù)據(jù)。上述地址鎖存允許信號(ALE)和通過地址/數(shù)據(jù)總線的地址及數(shù)據(jù)，直接傳輸?shù)降谝欢?biāo)器202和第二定標(biāo)器204。與此不同，寫允許信號(WR)和讀允許信號(RD)通過第一至第四或門(OR1~OR4)間接傳輸?shù)降谝欢?biāo)器202與第二定標(biāo)器204。
詳細(xì)說明如下。上述第一或門(OR1)把微處理器200輸出的寫允許信號(WR)和CS1芯片選擇信號組合之后，如圖6所示，在兩個信號同時處于低電平狀態(tài)時，生成低電平狀態(tài)的信號A。同樣，第二或門(OR2)把寫允許信號(WR)和CS2芯片選擇信號組合之后，如圖7所示，在兩個信號同時處于低電平狀態(tài)時，生成低電平狀態(tài)的信號B。第三或門(OR3)把讀允許信號(RD)和CS1芯片選擇信號組合之后，如圖8所示，在兩個信號同時處于低電平狀態(tài)時，生成低電平狀態(tài)的信號C。第四或門(OR4)把讀允許信號(RD)和CS2芯片選擇信號組合之后，如圖9所示，在兩個信號同時處于低電平狀態(tài)時，生成低電平狀態(tài)的信號D。
上述信號A只有在微處理器200把數(shù)據(jù)寫入第一定標(biāo)器202時(即寫允許信號(WR)和選擇第一定標(biāo)器202的CS1信號同時處于低電平狀態(tài)時)，處于低電平狀態(tài)，并成為相對于第一定標(biāo)器202的寫允許信號(WR)。
上述信號B只有在微處理器200從第一定標(biāo)器202讀取數(shù)據(jù)時(即讀允許信號(RD)和選擇第一定標(biāo)器202的CS1信號同時處于低電平狀態(tài)時)，處于低電平狀態(tài)，并成為相對于第一定標(biāo)器202的讀允許信號(RD)。
上述信號C只有在微處理器200把數(shù)據(jù)寫入第二定標(biāo)器204時(即寫允許信號(WR)和選擇第二定標(biāo)器204的CS2信號同時處于低電平狀態(tài)時)，處于低電平狀態(tài)，并成為相對于第二定標(biāo)器204的寫允許信號(WR)。
上述信號D只有在微處理器200從第二定標(biāo)器204讀取數(shù)據(jù)時(即讀允許信號(RD)和選擇第二定標(biāo)器204的CS2信號同時處于低電平狀態(tài)時)，處于低電平狀態(tài)，并成為相對于第二定標(biāo)器204的讀允許信號(RD)。
下面就定標(biāo)器102控制裝置的工作過程予以說明首先說明微處理器200把數(shù)據(jù)寫入第一定標(biāo)器202的過程。微處理器200把地址鎖存允許信號(ALE)傳輸給第一定標(biāo)器202和第二定標(biāo)器204，于是，第一定標(biāo)器202與第二定標(biāo)器204根據(jù)該地址鎖存允許信號(ALE)鎖存地址/數(shù)據(jù)總線內(nèi)的地址。然后，上述微處理器200同時輸出寫允許信號(WR)和CSI芯片選擇信號，此時，第一或門(OR1)把上述寫允許信號(WR)和CS1芯片選擇信號等兩種信號組合之后，輸出相對于第一定標(biāo)器202的寫允許信號A。第一定標(biāo)器202根據(jù)信號A把上述地址/數(shù)據(jù)總線內(nèi)的數(shù)據(jù)寫入被鎖存的地址內(nèi)。
其次說明微處理器200從第一定標(biāo)器202讀取數(shù)據(jù)的過程。微處理器200把地址鎖存允許信號(ALE)傳輸給第一定標(biāo)器202和第二定標(biāo)器204，于是，第一定標(biāo)器202與第二定標(biāo)器204根據(jù)該地址鎖存允許信號(ALE)鎖存地址/數(shù)據(jù)總線內(nèi)的地址。然后，上述微處理器200同時輸出讀允許信號(RD)和CS1芯片選擇信號，此時，第二或門(OR2)把上述讀允許信號(RD)和CS1等兩種信號組合之后，輸出相對于第一定標(biāo)器202的讀允許信號B。上述第一定標(biāo)器202根據(jù)信號B，把被鎖存的地址內(nèi)的數(shù)據(jù)載入上述地址/數(shù)據(jù)總線內(nèi)，然后微處理器200接收載入地址/數(shù)據(jù)總線內(nèi)的數(shù)據(jù)。
下面就微處理器200將數(shù)據(jù)寫入第二定標(biāo)器204的過程進(jìn)行說明。微處理器200把地址鎖存允許信號(ALE)傳輸給第一定標(biāo)器202和第二定標(biāo)器204，于是，第一定標(biāo)器202和第二定標(biāo)器204根據(jù)該地址鎖存允許信號(ALE)鎖存地址/數(shù)據(jù)總線內(nèi)的地址。然后，上述微處理器200同時輸出寫允許信號(WR)和CS2芯片選擇信號，此時，第三或門(OR3)把上述寫允許信號(WR)和CS2等兩種信號組合之后，輸出相對于第二定標(biāo)器204的寫允許信號C。第二定標(biāo)器204根據(jù)信號C把上述地址/數(shù)據(jù)總線內(nèi)的數(shù)據(jù)寫入被鎖存的地址內(nèi)。
最后說明微處理器200從第二定標(biāo)器204讀取數(shù)據(jù)的過程。微處理器200把地址鎖存允許信號(ALE)傳輸給第一定標(biāo)器202和第二定標(biāo)器204，于是，第一定標(biāo)器202與第二定標(biāo)器204根據(jù)該地址鎖存允許信號鎖存地址/數(shù)據(jù)總線內(nèi)的地址。然后，上述微處理器200同時輸出讀允許信號(RD)和CS2芯片選擇信號，此時，第四或門(OR4)把讀允許信號(RD)和CS2兩種信號組合之后，再輸出相對于第二定標(biāo)器204的讀允許信號D。上述第二定標(biāo)器204根據(jù)讀允許信號D，把被鎖存地址內(nèi)的數(shù)據(jù)載入上述地址/數(shù)據(jù)總線內(nèi)，然后微處理器200接收載入地址/數(shù)據(jù)總線內(nèi)的數(shù)據(jù)。
權(quán)利要求
1.一種定標(biāo)器控制裝置，其特征在于它由下述三項(xiàng)構(gòu)成，設(shè)有對視頻信號進(jìn)行定標(biāo)處理之后進(jìn)行輸出的若干個定標(biāo)器(102)；給上述若干個定標(biāo)器(102)傳輸相應(yīng)選擇信號和定標(biāo)控制信號的控制器；把上述多個選擇信號和控制信號組合之后傳輸給相應(yīng)定標(biāo)器(102)的定標(biāo)器控制部。
2.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于所述多個定標(biāo)器是由若干個邏輯門構(gòu)成；由邏輯門組合多個選擇信號和控制信號，而后將組合結(jié)果提供給相應(yīng)的定標(biāo)器。
3.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于所述控制信號為讀允許信號(RD)或?qū)懺试S信號(WR)。
全文摘要
本發(fā)明公開了一種定標(biāo)器控制裝置，它由下述三項(xiàng)構(gòu)成，設(shè)有對視頻信號進(jìn)行定標(biāo)處理之后進(jìn)行輸出的若干個定標(biāo)器102；給上述若干個定標(biāo)器102傳輸相應(yīng)選擇信號和定標(biāo)控制信號的控制器；把上述多個選擇信號和控制信號組合之后傳輸給相應(yīng)定標(biāo)器102的定標(biāo)器控制部，本發(fā)明的優(yōu)點(diǎn)是，利用由幾個簡單硬件構(gòu)成的定標(biāo)器102控制裝置，在若干個不具備芯片選擇功能的定標(biāo)器102當(dāng)中，選擇所需要的定標(biāo)器102，所以能夠利用不具備芯片選擇功能的多個定標(biāo)器102顯示多種格式的影像。
文檔編號H04N5/44GK1674648SQ20041002148
公開日2005年9月28日 申請日期2004年3月26日 優(yōu)先權(quán)日2004年3月26日
發(fā)明者樸壽源 申請人:樂金電子(沈陽)有限公司