專利名稱：圖像處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于用可進行程序控制的處理器等進行圖像數(shù)據(jù)的編碼/解碼處理的圖像處理技術(shù)領(lǐng)域，涉及具備在兩個以上的存儲器之間進行數(shù)據(jù)傳送時，發(fā)生對于存儲器的訪問地址的地址發(fā)生器，并且能夠進行地址控制使得在訪問了存儲在存儲器中的有效圖像數(shù)據(jù)的區(qū)域以外的圖像數(shù)據(jù)時有如訪問有效圖像數(shù)據(jù)區(qū)的圖像數(shù)據(jù)的圖像處理裝置。
背景技術(shù)：
近年來，對于電視電話和電視會議系統(tǒng)等利用圖像通信的系統(tǒng)的關(guān)心程度正在高漲，一般，由于在該系統(tǒng)中利用的通信線路的傳輸速度低，在巨大的圖像數(shù)據(jù)的傳輸?shù)确矫鎴D像的編碼/解碼技術(shù)是必不可少的，實際上至今為止提出了各種編碼/解碼方式。另外，在這樣的狀況中，作為用可進行程序控制的處理器進行圖像的編碼/解碼處理的圖像處理裝置，要求提供通過進行控制的程序的交換，能夠柔性地對應各種編碼/解碼方式的圖像處理裝置。以下，參照圖13說明用可進行程序控制的處理器進行編碼/解碼處理的以往的圖像處理裝置。
圖13是示出以往的圖像處理裝置的結(jié)構(gòu)圖。該圖像處理裝置如圖13所示，具備把輸入圖象以及顯示圖像進行輸入輸出的圖像輸入輸出單元1300，存儲圖像數(shù)據(jù)和代碼數(shù)據(jù)的外部存儲器1302，根據(jù)程序控制進行動作的處理器單元1303，進行上述圖像輸入輸出單元1300或者處理器單元1303與外部存儲器1302的數(shù)據(jù)傳送，即直接存儲器訪問(Direct Memory Access，以下稱為「DMA」)的DMA總線1301以及控制上述圖像輸入輸出單元1300或者上述處理器單元1303與上述外部存儲器1302的數(shù)據(jù)傳送的DMA控制單元1305。
上述處理器單元1303具備把存儲在上述外部存儲器1302中的圖像數(shù)據(jù)進行編碼/解碼的編碼/解碼單元1304。
上述DMA控制單元1305具備保持為了發(fā)生對上述外部存儲器1302的訪問地址所需要的設(shè)定信息的DMA設(shè)定保存單元1306，根據(jù)上述DMA設(shè)定保持單元1306的設(shè)定信息發(fā)生對上述外部存儲器1302的矩形訪問地址的二維地址發(fā)生單元1307以及控制對于在上述二維地址發(fā)生單元1307中發(fā)生的對上述外部存儲器1302的訪問地址的讀出或者寫入的DRAM控制單元1308。
使用圖13以及圖14對以上那樣構(gòu)成的圖像處理裝置簡單地說明其動作。
首先，如果輸入圖象輸入到圖像輸入輸出單元1300，則圖像輸入輸出單元1300把該輸入圖象分辨率變換為成為編碼對象的圖像尺寸以后，根據(jù)DMA控制單元1305的控制，經(jīng)過DMA總線1301，傳送到外部存儲器1302。該分辨率變換后的編碼對象圖像尺寸例如使用水平176像素×垂直144像素(QIF)或者水平352像素×垂直288像素(CIF)等。處理器單元1303把存儲在上述外部存儲器1302中的上述編碼對象圖像分割為例如水平16像素×垂直16像素或者水平8像素×垂直8像素的矩形區(qū)取入到編碼/解碼單元1 304中，編碼處理后的結(jié)果，使其編碼數(shù)據(jù)存儲在上述外部存儲器1302中。在從外部存儲器1302把編碼對象圖像在處理器單元1303的編碼/解碼單元1304中進行DMA時，如果處理器單元1303設(shè)定用于在DMA設(shè)定保持單元1306中發(fā)生矩形訪問地址的設(shè)定信息，則二維地址發(fā)生單元1307使用上述設(shè)定信息，發(fā)生存儲上述矩形區(qū)的數(shù)據(jù)的外部存儲器1302的地址。另外，發(fā)生該矩形訪問地址的二維地址發(fā)生單元1307由日本特開平4-218847的結(jié)構(gòu)實現(xiàn)。即，該二維地址發(fā)生器1307除去寫入實際上使用的地址值的累加寄存器以外，具有在各個方向獨立的第1到第N累加寄存器，構(gòu)成為使得在掃描方向變化時的地址計算中對于對應于掃描方向的累加寄存器增加其掃描方向的增量數(shù)據(jù)計算地址值。如此，N個累加寄存器由于對各個掃描方向直到以下成為相同的掃描方向為止，保持前面對于其掃描方向進行的地址計算的結(jié)果，因此在每次掃描方向改變時在累加寄存器中不需要計算起始地址，能夠連續(xù)地訪問多維地址區(qū)中的一部分多維地址區(qū)的多維數(shù)據(jù)。
另外，對于解碼處理，把存儲在外部存儲器1302中的從其它的圖像處理裝置傳送來的編碼數(shù)據(jù)在處理器單元1303的編碼/解碼單元1304中進行DMA，以上述矩形區(qū)單位進行解碼，把該被解碼了的圖像數(shù)據(jù)存儲在外部存儲器1302中。
圖14示出存儲在外部存儲器1302中的圖像數(shù)據(jù)的形式。在圖14中，1400是從圖像輸入輸出單元1300向外部存儲器1302的進行了DMA的像素數(shù)據(jù)，圓內(nèi)的數(shù)字中，上表示水平方向的像素位置，下表示垂直方向的像素位置。1401是從上述圖像輸入單元1300向外部存儲器1302進行DMA的有效圖像數(shù)據(jù)區(qū)，這種情況下，示出水平176像素，垂直144像素。1402是把上述有效圖像數(shù)據(jù)區(qū)1401的左上角的像素數(shù)據(jù)(0，0)復制了的第1像素數(shù)據(jù)擴展區(qū)，1403是把上述有效圖像數(shù)據(jù)區(qū)1401的右上角的像素數(shù)據(jù)(0，175)復制了的第2像素數(shù)據(jù)擴展區(qū)，1404是把上述有效圖像數(shù)據(jù)區(qū)1401的右下角的像素數(shù)據(jù)(143，175)復制了的第3像素數(shù)據(jù)擴展區(qū)，1405是把上述有效圖像數(shù)據(jù)區(qū)1401的左下角的像素數(shù)據(jù)(143，0)復制了的第4像素數(shù)據(jù)擴展區(qū)，1406是把上述有效圖像數(shù)據(jù)區(qū)1401的上端像素數(shù)據(jù)列復制了的第5像素數(shù)據(jù)擴展區(qū)，1407是把上述有效圖像數(shù)據(jù)區(qū)1401的右端像素數(shù)據(jù)列復制了的第6像素數(shù)據(jù)擴展區(qū)，1408是把上述有效圖像數(shù)據(jù)區(qū)1401的下端像素數(shù)據(jù)列復制了的第7像素數(shù)據(jù)擴展區(qū)，1409是把上述有效圖像數(shù)據(jù)區(qū)1401的左端像素數(shù)據(jù)列復制了的第8像素數(shù)據(jù)擴展區(qū)。
而面向電子會議系統(tǒng)的編碼方式的國際標準之一，有ITU-T推薦H.263方式。在H.263方式中，為了提高編碼效率，準備選擇模式，其中之一是無限制運動矢量模式。對于該模式，記載在日本社團法人電信電話技術(shù)委員會發(fā)行的「TTC標準JT-H263低比特率通信用視頻編碼方式」中。如果簡單地進行說明，則是使用了表示跑出到有效圖像數(shù)據(jù)區(qū)以外的物體的運動矢量的運動補償功能，已知對于分辨率低的圖像或者用移動照相機攝影的圖像等將提高編碼效率。
其次，說明在上述以往的圖像處理裝置中，生成有效圖像數(shù)據(jù)區(qū)1401以外的擴展區(qū)1402～1409的順序。如果從圖13的圖象輸入輸出單元1300在外部存儲器1302中把輸入圖象進行DMA，則首先，在外部存儲器1302中存儲在圖14的有效圖像數(shù)據(jù)區(qū)1401中。然后，圖13的處理器單元1303把存儲在外部存儲器1302中的有效圖像數(shù)據(jù)區(qū)1401邊緣的像素數(shù)據(jù)復制到圖14的擴展區(qū)1402～1409。而且，實行使用了上述無限制運動矢量模式的編碼處理。這樣，生成有效圖像數(shù)據(jù)區(qū)1401以外的擴展區(qū)1402～1409。
然而，在上述以往的圖像處理裝置的結(jié)構(gòu)中，在開始無限制運動矢量模式的編碼處理之前，由于由處理器單元1303預先在外部存儲器1302中生成擴展區(qū)1402～1409，因此在外部存儲器1302中就必須具有與該擴展區(qū)1402～1409相當?shù)拇鎯θ萘?，從而存在著導致增加外部存儲?302的容量這樣的問題。
另外，由于處理器單元1303生成擴展區(qū)1402～1409，因此存在增加處理器單元1303的處理負荷，需要增多編碼處理時間這樣的問題。
發(fā)明內(nèi)容
本發(fā)明是鑒于以上各點而產(chǎn)生的，其目的在于提供在外部存儲器與處理器單元之間的數(shù)據(jù)傳送中防止外部存儲器所需容量的增加、而且能夠減輕處理器單元的處理負荷的圖像處理裝置。
本發(fā)明提供了一種圖像處理裝置，其特征在于包括進行圖像數(shù)據(jù)的輸入輸出的圖像輸入輸出單元；存儲圖像數(shù)據(jù)以及代碼數(shù)據(jù)的存儲器；處理器單元，用于輸出為了發(fā)生希望對上述存儲器進行訪問的訪問矩形區(qū)的地址的矩形訪問地址所必需的設(shè)定信息，同時，具有對存儲在上述存儲器中的數(shù)據(jù)進行編碼或者解碼處理的編碼/解碼單元；地址發(fā)生單元，用于發(fā)生對上述存儲器的矩形訪問地址，而且在上述矩形訪問地址的發(fā)生過程中，在結(jié)束水平方向的地址發(fā)生時發(fā)生水平結(jié)束信號，在結(jié)束垂直方向的地址發(fā)生時發(fā)生垂直結(jié)束信號；設(shè)定信息保持單元，用于保持水平開始位置信息、水平位置變位信息、水平位置限制值信息、垂直開始位置信息、垂直位置變位信息以及垂直位置限制值信息，作為為了在上述地址發(fā)生單元中發(fā)生矩形訪問地址所必需的來自上述處理器單元的設(shè)定信息；地址控制單元，具有根據(jù)上述水平開始位置信息和水平位置變位信息管理水平方向的訪問位置的水平位置管理單元，以及根據(jù)上述垂直開始位置信息和垂直位置變位信息管理垂直方向的訪問位置的垂直位置管理單元，還具有根據(jù)來自上述水平位置管理單元的水平位置信息、來自上述垂直位置管理單元的垂直位置信息、來自上述設(shè)定信息保持單元的水平位置限制值信息以及垂直位置限制值信息以及來自上述地址發(fā)生單元的上述水平結(jié)束信號以及垂直結(jié)束信號而生成允許上述地址發(fā)生單元的動作的動作允許信號的動作允許信號生成單元，根據(jù)來自該動作允許信號生成單元的動作允許信號控制上述地址發(fā)生單元的動作以及停止；以及根據(jù)由上述地址發(fā)生單元發(fā)生的矩形訪問地址進行上述存儲器的寫入或讀出的控制的存儲器控制單元。
如果依據(jù)本發(fā)明，則能夠進行控制使得對有效圖像數(shù)據(jù)區(qū)外的訪問地址成為有效圖像數(shù)據(jù)區(qū)邊緣的像素數(shù)據(jù)的地址，由此在外部存儲器與處理器單元之間的數(shù)據(jù)傳送中，具有防止外部存儲器所需容量的增加，而且能夠減輕處理器單元的處理負荷這樣的效果。
圖1是示出本發(fā)明實施形態(tài)1的圖像處理裝置的結(jié)構(gòu)的框圖。
圖2是示出本發(fā)明實施形態(tài)1的圖像處理裝置的地址控制單元的結(jié)構(gòu)的框圖。
圖3是示出本發(fā)明實施形態(tài)1的保持在DMA設(shè)定保持單元中的二維地址發(fā)生單元的設(shè)定信息的表。
圖4是示出本發(fā)明實施形態(tài)1的保持在DMA設(shè)定保持單元的地址控制單元的設(shè)定信息的表。
圖5是示出本發(fā)明實施形態(tài)1的擴展邏輯空間的模式圖。
圖6是示出本發(fā)明實施形態(tài)1的二維地址發(fā)生單元的動作流程的流程圖。
圖7是示出本發(fā)明實施形態(tài)1的地址控制單元的動作流程的流程圖。
圖8是示出本發(fā)明實施形態(tài)2的圖像處理裝置的結(jié)構(gòu)的框圖。
圖9示出了本發(fā)明實施形態(tài)2的有效圖像區(qū)和矩形區(qū)。
圖10用于說明本發(fā)明實施形態(tài)2的矩形區(qū)的邏輯地址與物理地址的對應關(guān)系。
第11(a)圖示出本發(fā)明實施形態(tài)2的地址變換表的一部分。
第11(b)圖示出本發(fā)明實施形態(tài)2的地址變換表的一部分。
圖12是示出本發(fā)明實施形態(tài)2的圖像處理裝置的結(jié)構(gòu)的框圖。
圖13是示出以往的圖像處理裝置的結(jié)構(gòu)的框圖。
圖14是示出以往的圖像處理裝置中的外部存儲器內(nèi)的圖像數(shù)據(jù)存儲形式狀態(tài)的模式圖。
具體實施例方式
以下，參照
本發(fā)明的實施形態(tài)。另外，這里示出的實施形態(tài)僅是一個例子，本發(fā)明并不限定于該實施形態(tài)。
實施形態(tài)1圖1示出本發(fā)明實施形態(tài)1中的圖像處理裝置的結(jié)構(gòu)。
本發(fā)明實施形態(tài)1的圖像處理裝置在圖13所示的以往的圖像處理裝置中，設(shè)置了根據(jù)DMA設(shè)定保持單元106的設(shè)定信息，管理包括擴展區(qū)在內(nèi)的擴展邏輯空間的訪問位置，生成二維地址發(fā)生單元107的動作允許信號的地址控制單元109。另外，在本實施形態(tài)1的圖像處理裝置中，圖像輸入輸出單元100，DMA總線101，外部存儲器102，處理器單元103，編碼/解碼單元104以及DRAM控制單元108分別與圖13所示的以往的處理裝置中的圖像輸入輸出單元1300，DMA總線1301，外部存儲器1302，處理器單元1303，編碼/解碼單元1304，以及DRAM控制單元1308具有相同的結(jié)構(gòu)。
另外，圖2示出上述地址控制單元109的結(jié)構(gòu)。在圖2中，200示出圖1中的地址控制單元109。
上述地址控制單元109如圖2所示，具備水平位置管理單元201，垂直位置管理單元202以及動作允許信號生成單元203。
上述水平位置管理單元201是管理有效圖像數(shù)據(jù)區(qū)中把擴展區(qū)加在內(nèi)的擴展邏輯空間內(nèi)的水平位置的單元。上述垂直位置管理單元202是管理上述擴展邏輯空間的垂直位置的單元。上述動作允許信號發(fā)生單元203是根據(jù)來自上述水平位置管理單元201的水平位置信息和來自上述垂直位置管理單元202的垂直位置信息，來自上述DMA設(shè)定保持單元106的水平地址限制值和垂直地址限制值，來自上述二維地址發(fā)生單元107的水平結(jié)束信號和垂直結(jié)束信號，生成上述二維地址發(fā)生單元107的動作允許信號的單元。
圖3示出保持在上述DMA設(shè)定保持單元106中的二維地址發(fā)生單元107的設(shè)定信息。在圖3中，SA是訪問矩形區(qū)的起始地址位于有效圖像數(shù)據(jù)區(qū)內(nèi)時的地址值，NX是從上述訪問矩形區(qū)的水平方向的訪問數(shù)減1的值，DX是上述訪問矩形區(qū)的水平方向的地址變位值，NY是從上述訪問矩形區(qū)的垂直方向的訪問數(shù)減1的值，DY是上述訪問矩形區(qū)的垂直方向的地址變位值。
另外，圖4示出保持在上述DMA設(shè)定保持單元106中的地址控制單元109的設(shè)定信息。在圖4中，HSA是訪問矩形區(qū)的擴展邏輯空間中的水平起始地址，HMAX是上述擴展邏輯空間的水平方向的地址限制值，DX是上述訪問矩形區(qū)的水平方向的地址變位值，與圖3的DX相同。VSA是上述訪問矩形區(qū)的擴展邏輯空間中的垂直起始地址，VMAX是上述擴展邏輯空間中的垂直方向的地址限制值，DV是上述訪問矩形區(qū)的擴展邏輯空間中的垂直方向的地址變位值。
圖5示出對于在上述地址控制單元109管理的擴展邏輯空間，處理器單元103從有效圖像數(shù)據(jù)區(qū)外的擴展區(qū)把矩形區(qū)進行DMA時的情況。在圖5中，500是存儲在外部存儲器102中的有效圖像數(shù)據(jù)區(qū)，501是上述有效圖像數(shù)據(jù)區(qū)500的左上角的像素數(shù)據(jù)，作為擴展邏輯空間的坐標取為(0，0)。502是有效圖像數(shù)據(jù)區(qū)500的右下角的像素數(shù)據(jù)，作為擴展邏輯空間的坐標取為(HMAX，VMAX)。503是包括擴展了有效圖像數(shù)據(jù)區(qū)500的邊緣數(shù)據(jù)的區(qū)域在內(nèi)的擴展邏輯空間，504是處理器單元103希望從外部存儲器102讀出的矩形區(qū)，505是上述矩形區(qū)504的起始地址，是作為地址控制單元109的設(shè)定信息而設(shè)定的二維起始地址(HAS，VSA)，506是作為二維地址發(fā)生單元107的設(shè)定信息而設(shè)定的起始地址SA。
以下對于以上那樣構(gòu)成的本實施形態(tài)1的圖像處理裝置說明其動作。
圖6示出二維地址發(fā)生單元107的動作流程。在圖6中，600是表示二維地址發(fā)生單元107開始了動作的最初一個周期的動作的步驟，601是表示在二維地址發(fā)生單元107中發(fā)生水平方向的地址時的動作周期的步驟，602是表示在二維地址發(fā)生單元107中基于水平方向的地址發(fā)生結(jié)束更新垂直方向的地址時的動作周期的步驟。另外，作為圖6中使用的符號，如在該圖中的表中所示那樣，AA是二維地址發(fā)生單元107中發(fā)生的外部存儲器102的訪問地址，YA是訪問矩形區(qū)504的垂直方向的初始地址值，即訪問矩形區(qū)504的水平像素數(shù)據(jù)列的地址值，CX是表示訪問矩形區(qū)504的水平方向的訪問數(shù)的計數(shù)值，CY是表示訪問矩形區(qū)504的垂直方向的訪問數(shù)的計數(shù)值。
首先，處理器單元103對于DMA設(shè)定保持單元106，為了發(fā)生在外部存儲器102希望訪問的訪問矩形區(qū)504的地址，設(shè)定SA、NX、DX、NY、DY，或者為了發(fā)生擴展邏輯空間地址，設(shè)定HSA、HMAX、VSA、VMAX、DV。
于是，在步驟600中，二維地址發(fā)生單元107開始初始動作，作為外部存儲器102的訪問地址AA輸出SA，或者，把訪問矩形區(qū)504的垂直初始地址YA用SA初始化，把訪問矩形區(qū)504的水平方向訪問計數(shù)值CX用NX初始化，把訪問矩形區(qū)504的垂直方向的訪問計數(shù)值CY用NY初始化。
以后，在步驟601中，二維地址發(fā)生單元107根據(jù)地址控制單元109輸出的動作允許信號的On，Off決定是否更新地址，把其地址輸出到DRAM控制單元108。如果來自上述地址控制單元109的動作允許信號是On，則在下一個周期中，把訪問地址AA取為前一個的AA+DX的值，從CX減1后，把其訪問地址AA輸出到DRAM控制單元108。如果來自上述地址控制單元109的動作允許信號是Off，則訪問地址AA不更新，僅從CX減1后，把其訪問地址AA輸出到DRAM控制單元108。而且，判斷CX是否為0，如果不是0，則根據(jù)動作允許信號的On，Off，持續(xù)發(fā)生水平方向的訪問地址AA。另一方面，如果CX值為0，則結(jié)束水平方向的訪問地址發(fā)生，把水平結(jié)束信號置為On。這時，如果垂直方向的訪問數(shù)CY也是0，則把垂直結(jié)束信號置為On，二維地址發(fā)生單元107向地址控制單元109輸出上述水平結(jié)束信號以及垂直結(jié)束信號，結(jié)束二維地址發(fā)生。但是，如果垂直方向的訪問數(shù)CY不是0，則進入到下一個步驟602。
在步驟602中，如果地址控制單元109的動作允許信號成為On，則訪問地址AA以及YA都成為YA+DY，把CX取為NX，把CY進行減1運算，把其訪問地址AA輸出到DRAM控制單元108。如果地址控制單元109的動作允許信號成為Off，則訪問地址AA以及YA都成為YA，CX成為NX，CY進行減1運算，把其訪問地址AA輸出到DRAM控制單元108。而且再次返回到上述步驟601中的水平方向的地址發(fā)生周期。最后，如果在步驟601中的CY成為0，則把垂直結(jié)束信號置為On，二維地址發(fā)生單元107向地址控制單元109輸出上述的水平結(jié)束信號以及垂直結(jié)束信號，結(jié)束二維地址發(fā)生。
圖7示出地址控制單元109的動作流程。在圖7中，700是表示地址控制單元109開始了動作的最初一個周期的動作的步驟，701是表示由地址控制單元109發(fā)生擴展邏輯空間的水平方向的地址時的動作周期的步驟，702是表示在二維地址發(fā)生單元107中基于水平方向的地址發(fā)生結(jié)束更新垂直方向的地址時的動作周期的步驟。另外，作為圖7中的使用符號，如該圖中的表所示那樣，AGEN是把二維地址發(fā)生單元107的動作置為On，Off的動作允許信號，HP是邏輯擴展空間中的水平訪問位置，是由水平位置管理單元201生成的水平地址，VP是擴展邏輯空間中的垂直訪問位置，是由垂直位置管理單元202生成的垂直地址，CXEND是來自二維地址發(fā)生單元107的水平結(jié)束信號，CYEND是來自二維地址發(fā)生單元107的垂直結(jié)束信號。
地址控制單元109與二維地址發(fā)生單元107相聯(lián)動，根據(jù)DMA設(shè)定保持單元106的設(shè)定值，開始動作。首先，在步驟700中，把水平位置管理單元201的水平地址HP用HSA初始化，把垂直位置管理單元202的垂直地址VP用VSA初始化。而且，如果作為下一個水平位置的HP+DX的值是0以上，而且是HMAX值以下，則把動作允許信號AGEN置為On。如果HP+DX的值是0以上而且不是HMAX以下，則把動作允許信號AGEN置為Off。
其次，在步驟701中，水平地址HP更新為HP+DX的值，如果作為下一個水平位置的值是0以上而且是HMAX值以下，則把動作允許信號AGEN置為On，否則，把動作允許信號置為Off。這時，如果來自二維地址發(fā)生單元107的水平結(jié)束信號CXEND不是On，則以后更新水平地址HP。如果水平結(jié)束信號CXEND是On，則判斷垂直結(jié)束信號CYEND是否是On，如果是On則地址控制單元109的動作結(jié)束。如果垂直結(jié)束信號不是On，則進入到下一個步驟702。
在步驟702中，把水平地址HP取為HSA，把垂直地址取為VP+DV。而且，如果作為下一個垂直位置的VP+DV的值是0以上，而且是VMAX值以下，則把動作允許信號AGEN置為On，否則，把動作允許信號AGEN置為Off。而且，再次返回到上述步驟701中的水平地址生成周期，最后如果來自二維地址發(fā)生單元107的垂直結(jié)束信號CYEND成為On，則地址控制單元109的動作結(jié)束。
如以上那樣，如果依據(jù)本實施形態(tài)1，則通過使發(fā)生外部存儲器102的訪問地址的二維地址發(fā)生單元107與管理擴展邏輯空間的地址控制單元109聯(lián)合動作，能夠進行控制使得對于有效圖像數(shù)據(jù)區(qū)外(505)的訪問地址成為有效圖像數(shù)據(jù)區(qū)邊緣(506)的像素數(shù)據(jù)的地址。即，本實施形態(tài)1的圖像處理裝置在外部存儲器102內(nèi)僅保持有效圖像數(shù)據(jù)500，在從外部存儲器102向處理器單元103傳送圖像數(shù)據(jù)之前，如果訪問地址是有效圖像數(shù)據(jù)區(qū)外，則通過進行控制使得成為表示有效圖像數(shù)據(jù)區(qū)的地址，修正數(shù)據(jù)，由此，防止外部存儲器102所需容量的增加，而且還能夠減輕處理器單元103處理負荷。
另外，作為本實施形態(tài)1的處理器單元103，設(shè)置用于發(fā)生矩形訪問地址所需要的設(shè)定信息的部分和編碼/解碼單元104既可以由程序控制的軟件構(gòu)成，也可以由硬件構(gòu)成。
另外，本實施形態(tài)1的外部存儲器102既可以用DRAM構(gòu)成，也可以用SRAM構(gòu)成。
另外，本實施形態(tài)1的編碼/解碼單元104既可以進行編碼以及解碼兩種處理，也可以僅進行某一種處理。
實施形態(tài)2圖8是示出本發(fā)明實施形態(tài)2的圖像處理裝置的結(jié)構(gòu)。
本發(fā)明實施形態(tài)2的圖像處理裝置具備進行輸入圖像以及顯示圖像的輸入輸出的圖像輸入輸出單元800，存儲圖像數(shù)據(jù)或者代碼數(shù)據(jù)的外部存儲器802，對于圖像數(shù)據(jù)或者代碼數(shù)據(jù)進行編碼或者解碼處理的編碼/解碼單元803，進行圖像輸入輸出單元800或者編碼/解碼單元803與外部存儲器802的數(shù)據(jù)傳送的DMA總線801。
編碼/解碼單元803具備數(shù)據(jù)處理單元804，內(nèi)部存儲器805，控制單元806以及內(nèi)部存儲器控制單元807。
數(shù)據(jù)處理單元804把圖像數(shù)據(jù)編碼或者解碼。內(nèi)部存儲器805存儲從外部存儲器802讀入的圖像數(shù)據(jù)。控制單元806對于數(shù)據(jù)處理單元804輸出處理內(nèi)容和處理時序，另外，對于內(nèi)部存儲器控制單元807輸出從內(nèi)部存儲器805傳送到數(shù)據(jù)處理單元804的數(shù)據(jù)區(qū)的起始地址。內(nèi)部存儲器控制單元807控制從內(nèi)部存儲器805向數(shù)據(jù)處理單元804的數(shù)據(jù)傳送。
內(nèi)部存儲器控制單元807具備根據(jù)來自控制單元806的設(shè)定信息發(fā)生地址的二維地址發(fā)生單元808，把從二維地址發(fā)生單元808輸入的地址變換為內(nèi)部存儲器805的訪問地址的地址變換單元809。
圖9示出有效圖像數(shù)據(jù)區(qū)900，和編碼/解碼單元803從外部存儲器802讀入的矩形區(qū)901～909。作為有效圖像數(shù)據(jù)區(qū)900，例如使用水平176像素×垂直144像素(QCIF)或者水平352像素×垂直288像素(CIF)等。矩形區(qū)901～909設(shè)定為匯集了9個宏塊(水平16像素×垂直16像素)的水平48像素×垂直48像素，或者，取為使得其中心的宏塊與例如能夠獲得QCIF圖像的縱向9個×橫向11個宏塊的方格的某一個一致。另外，區(qū)域的一部分也有從有效圖像數(shù)據(jù)區(qū)擴展出的矩形區(qū)，這是為了在編碼/解碼單元803中進行無限制矢量模式的編碼處理。
根據(jù)以上結(jié)構(gòu)，對于有效圖像數(shù)據(jù)區(qū)獲得矩形區(qū)域的圖形，例如，有效圖像數(shù)據(jù)區(qū)是QCIF圖像時，成為99左右，而如果把其99左右的矩形區(qū)獲取方法根據(jù)從有效圖像數(shù)據(jù)區(qū)到擴展區(qū)的擴展圖形進行區(qū)別，則成為由圖9矩形區(qū)901～909所示的9個圖形。另外，如上述那樣，擴展圖形成為9個這一點不依賴于有效圖像數(shù)據(jù)區(qū)是否是QCIF圖像，這是很明確的。把該9個擴展圖形稱為EXTPAT，以4比特表示該EXTPAT。即，對于某個矩形區(qū)，如果與有效圖像數(shù)據(jù)區(qū)900的上下左右的各邊的某一條重合，則EXTPAP對應于其邊的數(shù)字取為1，不重合時取為0。而且，以有效圖像數(shù)據(jù)區(qū)900的上下左右的各邊的順序表示其數(shù)字的4位的0和1的數(shù)字是EXTPAT。例如，對于圖9的矩形區(qū)域901，EXTPAT成為1010。
圖10用于說明內(nèi)部存儲器805的矩形區(qū)域(水平48像素×垂直48像素)的邏輯地址(二維)與物理地址(一維)的對應關(guān)系。在圖10所示的矩形區(qū)域1000中，由水平以及垂直坐標以及虛線劃分開的正方形的各個區(qū)域是宏塊(水平16像素×垂直16像素)。邏輯地址由水平邏輯地址HP和垂直邏輯地址VP構(gòu)成，像素數(shù)據(jù)1003的地址是(HP，VP)＝(0，0)，水平邏輯地址HP每次向右側(cè)一個像素增加1，垂直邏輯地址VP每次向下側(cè)移動一個像素增加1。從而，水平邏輯地址HP和垂直邏輯地址VP在矩形區(qū)域1000中，分別獲得從-16到31的值。
另一方面，物理地址AA，矩形區(qū)域1000的左上角的像素數(shù)據(jù)1001的配置是0，每次向右側(cè)移動一個像素增加1，如果到達矩形區(qū)域1000的右端，則接著向一個像素大小之下的矩形區(qū)域1000的左端，即，像素數(shù)據(jù)1004的位置移動。從而，像素數(shù)據(jù)1004的物理地址AA是48，另外，像素數(shù)據(jù)1002的物理地址AA是2303。以下，對于以上那樣構(gòu)成的本實施形態(tài)2的圖像處理裝置說明其動作。
首先，如果輸入圖像輸入到圖像輸入輸出單元800，則輸入輸出單元800把該輸入圖像分辨率變換為成為編碼對象的圖像尺寸以后，經(jīng)過DMA總線801傳送到外部存儲器802。該分辨率變換后的編碼對象圖像尺寸例如使用水平176像素×垂直144像素(QCIF)或者水平352像素×垂直288像素(CIF)等。編碼/解碼單元803為了進行無限制矢量模式的編碼處理，不僅使用有效圖像數(shù)據(jù)區(qū)，還使用擴展區(qū)進行編碼或者解碼處理。為此，編碼/解碼單元803首先在有效圖像數(shù)據(jù)區(qū)中添加了擴展區(qū)的邏輯擴展空間中決定作為希望讀入的矩形區(qū)域的矩形訪問區(qū)。
編碼/解碼單元803在希望讀入的訪問矩形區(qū)中，把包含在存儲于內(nèi)部存儲器802的有效圖像數(shù)據(jù)區(qū)的多個宏塊，即有效訪問矩形區(qū)的圖像數(shù)據(jù)從外部存儲器802讀入到內(nèi)部存儲器805中。在內(nèi)部存儲器805中，作為存儲器內(nèi)的地址，訪問矩形區(qū)如果是水平48像素×垂直48像素，則使用從0到2303的物理地址。編碼/解碼單元803把從外部存儲器802讀入的有效訪問矩形區(qū)的圖像數(shù)據(jù)存儲在內(nèi)部存儲器805的對應地址上。
在從內(nèi)部存儲器805把編碼對象圖像或者解碼對象圖像傳送到數(shù)據(jù)處理單元804時，首先，控制單元806決定傳送到數(shù)據(jù)處理單元804的矩形訪問區(qū)內(nèi)的數(shù)據(jù)處理矩形區(qū)，設(shè)定用于使內(nèi)部存儲器控制單元807發(fā)生數(shù)據(jù)處理矩形區(qū)的訪問地址的設(shè)定信息。作為其設(shè)定信息，是作為起始地址的物理地址AA，水平邏輯地址HP，垂直邏輯地址VP以及EXTPAT。
輸入到內(nèi)部存儲器控制單元807的設(shè)定信息中，作為起始地址的物理地址AA，水平以及垂直邏輯地址HP、VP輸入到二維地址發(fā)生單元，作為擴展圖形的EXTPAT輸入到地址變換單元809。二維地址發(fā)生單元808根據(jù)輸入的起始地址，順序地發(fā)生數(shù)據(jù)處理矩形區(qū)的地址，把其物理地址AA，水平以及垂直邏輯地址VP、VP輸出到地址變換單元809。
例如，在數(shù)據(jù)處理矩形區(qū)的大小是水平16像素×垂直16像素的宏塊，而且從控制單元806向二維地址發(fā)生單元808作為起始地址輸入了圖10所示的像素數(shù)據(jù)1005的地址時，在數(shù)據(jù)處理單元804中進行的編碼或者解碼處理的數(shù)據(jù)處理矩形區(qū)是宏塊1006，二維地址發(fā)生單元808從像素數(shù)據(jù)1005的地址開始，每次向右側(cè)移動一個像素發(fā)生地址，如果達到宏塊1006的右端，則沿垂直坐標方向移動一個像素返回到宏塊1006的左端，另外，邊向右側(cè)移動一個像素邊發(fā)生地址，順序地發(fā)生宏塊1006的所有地址。而且，在地址變換單元809中，順序地輸入二維地址發(fā)生單元808發(fā)生的地址。地址變換單元809根據(jù)從二維地址發(fā)生單元808輸入的物理地址AA，水平以及垂直邏輯地址HP、VP，從控制單元806輸入的EXTPAT，輸出變換后的物理地址AA’。
在其地址的變換中，地址變換單元809使用表來變換地址。即，由于EXTPAT有9個圖形，因此通過保持9個水平48×垂直48像素的矩形區(qū)域的地址變換表，能夠進行地址變換。
然而，如上述那樣，如果保持9個水平48像素×垂直48像素的矩形區(qū)域的地址變換表，則其表數(shù)據(jù)的容量增大。從而，為了減少其表數(shù)據(jù)的容量，使用通過進行4比特的各比特判定，水平以及垂直邏輯地址HP、VP的判定，變換地址的地址變換表。
第11(a)圖以及第11(b)圖示出其地址變換表的一部分。
例如，在圖9中，由于宏塊910以及宏塊911是向擴展區(qū)的擴展圖形，而且宏塊910，911分別是矩形區(qū)域902，903的左上方宏塊，對于宏塊的矩形區(qū)域的相對位置相同，因此通過使用第11(a)圖的表，能夠進行地址的變換。另外，圖9所示的宏塊912，913，914通過使用第11(b)圖的表，能夠進行地址的變換，可以得到與在有效圖像數(shù)據(jù)區(qū)中添加了擴展區(qū)時相同的效果。對于其它的區(qū)域，通過使用同樣的表，能夠進行地址的變換。另外，在有效圖像區(qū)域的地址的變換中，只把輸入到地址變換單元809中的物理地址AA輸出為變換后的物理地址AA’。
具體地講，例如圖10的矩形區(qū)域1000如果假設(shè)是圖9中所示的矩形區(qū)域902，則在像素數(shù)據(jù)1005的地址成為(HP，VP)＝(-10，-10)，AA＝294時，由于EXTPAT＝1000，因此根據(jù)第11(a)圖所示的表，成為AA’＝774，而且，地址變換單元809把該變換后的物理地址AA’＝774輸出到內(nèi)部存儲器805中。
內(nèi)部存儲器805根據(jù)從內(nèi)部存儲器控制單元807輸入的物理地址AA’，把其地址的像素數(shù)據(jù)輸出到數(shù)據(jù)處理單元804。而且，按照宏塊順序地進行基于該二維地址發(fā)生單元808的地址發(fā)生，由地址變換單元809進行的地址變換，以及從內(nèi)部存儲器805向數(shù)據(jù)處理單元804的像素數(shù)據(jù)的傳送。
如以上那樣，如果依據(jù)本實施形態(tài)2的圖像處理裝置，則通過具備發(fā)生內(nèi)部存儲器805的訪問地址的二維地址發(fā)生單元808，使用表把二維地址發(fā)生單元發(fā)生的地址進行變換的地址變換單元809，能夠進行控制使得對有效圖像數(shù)據(jù)區(qū)外的訪問地址成為有效圖像數(shù)據(jù)區(qū)邊緣的像素數(shù)據(jù)的地址。即，在外部存儲器802以及內(nèi)部存儲器805中僅保持有效圖像數(shù)據(jù)，在從內(nèi)部存儲器805向數(shù)據(jù)處理單元804傳送圖像數(shù)據(jù)時，如果二維地址發(fā)生單元808發(fā)生的地址是有效圖像數(shù)據(jù)區(qū)外，則通過由地址變換單元809進行變換使得成為有效圖像數(shù)據(jù)區(qū)內(nèi)的地址，能夠防止外部存儲器802以及內(nèi)部存儲器805所需容量的增加，而且，由于在事前不進行向有效圖像數(shù)據(jù)區(qū)的擴展區(qū)的擴展，因此可以得到能夠減輕用于其擴展處理的負擔這樣的效果。
進而，在由硬件實現(xiàn)地址的變換時，能夠降低編碼/解碼單元803的軟件中的處理負擔。另外，在使用了表的地址的變換中由于不需要乘法運算處理，因此由于在硬件中不需要乘法器等，能夠?qū)崿F(xiàn)減小硬件規(guī)模。
另外，在本實施形態(tài)2中，作為編碼/解碼單元803的讀入矩形區(qū)域，特別地說明了水平48像素×垂直48像素的情況，但這僅是一個例子，對于水平48像素×垂直48像素以外的矩形區(qū)域，也能夠添加使用了EXTPAT和表的擴展區(qū)。
另外，在本實施形態(tài)2中，作為從編碼/解碼單元803的內(nèi)部存儲器805向數(shù)據(jù)處理單元804傳送的矩形區(qū)域，說明了水平16像素×垂直16像素的宏塊的情況，但這只是一個例子，也可以從內(nèi)部存儲器805向數(shù)據(jù)處理單元804傳送水平16像素×垂直16像素的宏塊以外的矩形區(qū)域的圖像數(shù)據(jù)。
另外，本實施形態(tài)2中的編碼/解碼單元803既能夠用基于程序控制的軟件構(gòu)成，也能夠用硬件組成。
另外，本實施形態(tài)2的外部存儲器802以及內(nèi)部存儲器805既可以用DRAM構(gòu)成，也可以用SRAM構(gòu)成。
另外，本實施形態(tài)2的編碼/解碼單元既可以進行編碼以及解碼兩種處理，也可以僅進行某一種處理。
另外，在本實施形態(tài)2中，在編碼/解碼單元803的內(nèi)部數(shù)據(jù)傳送時添加使用了EXTPAT和表的像素數(shù)據(jù)擴展區(qū)，然而，也可以在與實施形態(tài)1同樣地從外部存儲器向處理器單元進行數(shù)據(jù)傳送時，添加使用了與本實施形態(tài)2相同的EXTPAT和表的像素數(shù)據(jù)擴展區(qū)。
另外，在本實施形態(tài)2中，從外部存儲器802向編碼/解碼單元803的內(nèi)部存儲器805的數(shù)據(jù)傳送如圖8所示那樣，僅是簡單地經(jīng)過DMA總線801進行，然而，這僅是一個例子，也可以如圖12所示那樣，在外部存儲器802與內(nèi)部存儲器805之間，設(shè)置進行外部存儲器802與內(nèi)部存儲器805之間的數(shù)據(jù)傳送的控制或者調(diào)度管理的處理器單元810，使圖像處理裝置具備其處理器單元810，可以得到能夠進行更高度圖像處理的效果。在圖12中，811是對于內(nèi)部存儲器812，進行地址的發(fā)生或者傳送時序控制的存儲器控制單元。813是在內(nèi)部存儲器805，812之間的數(shù)據(jù)傳送時經(jīng)過的總線。另外，內(nèi)部存儲器805，812之間也可以具有數(shù)據(jù)傳送專用總線。
產(chǎn)業(yè)上的可利用性如以上那樣，本發(fā)明的圖像處理方法以及圖像處理裝置適用于進行基于無限制運動矢量模式的圖像數(shù)據(jù)的編碼或者解碼的圖像處理裝置。
權(quán)利要求
1.一種圖像處理裝置，其特征在于包括進行圖像數(shù)據(jù)的輸入輸出的圖像輸入輸出單元；存儲圖像數(shù)據(jù)以及代碼數(shù)據(jù)的存儲器；處理器單元，用于輸出為了發(fā)生希望對上述存儲器進行訪問的訪問矩形區(qū)的地址的矩形訪問地址所必需的設(shè)定信息，同時，具有對存儲在上述存儲器中的數(shù)據(jù)進行編碼或者解碼處理的編碼/解碼單元；地址發(fā)生單元，用于發(fā)生對上述存儲器的矩形訪問地址，而且在上述矩形訪問地址的發(fā)生過程中，在結(jié)束水平方向的地址發(fā)生時發(fā)生水平結(jié)束信號，在結(jié)束垂直方向的地址發(fā)生時發(fā)生垂直結(jié)束信號；設(shè)定信息保持單元，用于保持水平開始位置信息、水平位置變位信息、水平位置限制值信息、垂直開始位置信息、垂直位置變位信息以及垂直位置限制值信息，作為為了在上述地址發(fā)生單元中發(fā)生矩形訪問地址所必需的來自上述處理器單元的設(shè)定信息；地址控制單元，具有根據(jù)上述水平開始位置信息和水平位置變位信息管理水平方向的訪問位置的水平位置管理單元，以及根據(jù)上述垂直開始位置信息和垂直位置變位信息管理垂直方向的訪問位置的垂直位置管理單元，還具有根據(jù)來自上述水平位置管理單元的水平位置信息、來自上述垂直位置管理單元的垂直位置信息、來自上述設(shè)定信息保持單元的水平位置限制值信息以及垂直位置限制值信息以及來自上述地址發(fā)生單元的上述水平結(jié)束信號以及垂直結(jié)束信號而生成允許上述地址發(fā)生單元的動作的動作允許信號的動作允許信號生成單元，根據(jù)來自該動作允許信號生成單元的動作允許信號控制上述地址發(fā)生單元的動作以及停止；以及根據(jù)由上述地址發(fā)生單元發(fā)生的矩形訪問地址進行上述存儲器的寫入或讀出的控制的存儲器控制單元。
全文摘要
一種圖像處理裝置，包括進行圖像數(shù)據(jù)的輸入輸出的圖像輸入輸出單元；存儲圖像數(shù)據(jù)以及代碼數(shù)據(jù)的存儲器；輸出矩形訪問地址所必需的設(shè)定信息的處理器單元，它具有對上述存儲器中的數(shù)據(jù)進行編碼或解碼的編碼/解碼單元；發(fā)生上述矩形訪問地址，且發(fā)生水平結(jié)束信號和垂直結(jié)束信號的地址發(fā)生單元；用于保持各種發(fā)生矩形訪問地址所必需的設(shè)定信息的設(shè)定信息保持單元；具有水平和垂直位置管理單元的地址控制單元，它還具有根據(jù)上述各信息以及上述水平和垂直結(jié)束信號而生成動作允許信號的單元，根據(jù)該動作允許信號控制地址發(fā)生單元的動作以及停止；以及根據(jù)由地址發(fā)生單元發(fā)生的矩形訪問地址控制存儲器的寫入或讀出的存儲器控制單元。
文檔編號H04N7/26GK1510926SQ200410002299
公開日2004年7月7日 申請日期1999年12月13日 優(yōu)先權(quán)日1998年12月15日
發(fā)明者孝橋靖雄, 博, 森巖俊博, 九郎丸俊一, 俊一, 中島弘雅, 雅, 米澤友紀, 紀, 希, 有田滿希 申請人:松下電器產(chǎn)業(yè)株式會社