專利名稱：一種相關(guān)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信系統(tǒng)中的擴頻技術(shù)領(lǐng)域，確切地說，涉及一種可應(yīng)用于直接序列擴頻通信系統(tǒng)中的對數(shù)據(jù)及偽隨機序列進行處理的相關(guān)器裝置。
擴頻技術(shù)又叫擴展頻譜技術(shù)(Spread Spectrum)，它是最近發(fā)展起來的充分利用有限頻譜資源，提高無線電信息傳輸效率的一種新技術(shù)。常用的擴頻技術(shù)有兩種一種是直接序列擴頻技術(shù)，另一種是跳頻擴頻技術(shù)。使用前一種的比較多。
直序擴頻技術(shù)將實際傳送的數(shù)據(jù)加在一個事先定義的偽隨機序列(或稱PN碼，它具有類似于噪聲序列的性質(zhì)，是一種似隨機但實際上是有規(guī)律的周期性二進制序列)中發(fā)送，發(fā)送的信號擴展在很寬的頻帶上。
在直接序列擴頻通信系統(tǒng)的同步跟蹤系統(tǒng)及多徑接收等信號處理過程中，一般都需要用到相關(guān)器(有些情況下也稱為匹配濾波器)，來計算接收信號的基帶數(shù)據(jù)和接收機內(nèi)產(chǎn)生的偽隨機序列(或稱PN碼)的相關(guān)能量，以根據(jù)相關(guān)能量尋找接收數(shù)據(jù)與PN碼間的匹配關(guān)系或相關(guān)峰值的位置。
這種相關(guān)器的特點是(1)接收的數(shù)據(jù)是有一定字長的取樣量化數(shù)據(jù)，比如字長為8位的數(shù)據(jù)，而與接收數(shù)據(jù)進行相關(guān)運算的PN碼則只有1位字長，它的取值為+1或-1；(2)相關(guān)長度(參加相乘且累加運算的數(shù)據(jù)的個數(shù))較大，比如256或512(3)對運算速度要求較高，比如要在一個取樣時鐘周期里計算出若干個相關(guān)能量；(4)在正交信號處理的情況下，進行相關(guān)運算的兩個信號矢量都是由I、Q兩路信號構(gòu)成的正交信號，可以把正交信號用復數(shù)序列表示，這種情況下需要用到復數(shù)相關(guān)器。
由于運算速度較高，運算量較大，通常，這種相關(guān)器是使用并行運算的方法實現(xiàn)的，即通過使用串并轉(zhuǎn)換器，把運算矢量的所有數(shù)據(jù)元素同時送到并行的乘法累加單元中去運算，在輸入數(shù)據(jù)的一個取樣時鐘周期里即可得到相關(guān)結(jié)果。如美國專利US 5,963,586“Method and apparatus for parallelnoncoherent correlation of a spread spectrum signal”中就介紹了一種采用這種方式設(shè)計的復數(shù)相關(guān)器裝置。圖3是并行復數(shù)相關(guān)器的典型的組成框圖，設(shè)相關(guān)長度為N，其工作原理如下由I、Q兩路基帶接收信號形成的輸入復序列首先進入串并轉(zhuǎn)換器321、322，串并轉(zhuǎn)換器321、322把輸入復序列的最近N個數(shù)據(jù)并行輸出并將輸出數(shù)據(jù)送入復數(shù)乘法陣列35；在接收機本地產(chǎn)生的PN碼復序列送入串并轉(zhuǎn)換器331、332，串并轉(zhuǎn)換器331、332把串行輸入的復PN碼變成N位并行輸出的數(shù)據(jù)并把輸出數(shù)據(jù)也送入復數(shù)乘法陣列35；復數(shù)乘法陣列35由N個并行工作的復數(shù)乘法單元組成，用于在同一時間內(nèi)計算輸入復序列的最近N個數(shù)據(jù)與N個相應(yīng)的PN碼復序列的乘積，得出的N個復數(shù)乘積同時送入復數(shù)加法樹36，復數(shù)加法樹36計算出它們的和，最后將計算得到的和送入求能量電路37求出所需要的相關(guān)能量。
這種并行運算的相關(guān)器，優(yōu)點是計算速度快，可以在遠小于1個取樣時鐘周期的時間內(nèi)得到相關(guān)能量，但其缺點也是明顯的即它使用了大量的硬件資源。例如，在典型應(yīng)用中，相關(guān)長度N是512，輸入數(shù)據(jù)的字長是8位，假設(shè)用移位寄存器實現(xiàn)串并轉(zhuǎn)換器的功能，則串并轉(zhuǎn)換器321、322要使用512×8=4096位寄存器，串并轉(zhuǎn)換器331、332要使用512位寄存器，復數(shù)乘法陣列35要使用512個8位乘1位的復數(shù)乘法器(每個復數(shù)乘法器可以由4個8位異或門和2個8位加法器實現(xiàn))，復數(shù)加法樹36要使用1024個8位加法器。
粗略估計，這種全并行相關(guān)器須使用數(shù)千個寄存器和數(shù)千個8位加法器，占用了相當多的的硬件資源。尤其當將這種相關(guān)器集成于基帶處理芯片中時，會顯著增加硅片的面積及功耗。對這種全并行相關(guān)器的一種改進是分時復用復數(shù)乘法陣列35和復數(shù)加法樹36，可以顯著減小異或門和加法器等組合邏輯的硬件規(guī)模，但串并轉(zhuǎn)換器321、322、331、332無法復用，仍需要使用同樣多的移位寄存器。因此，分時復用并行相關(guān)器對硬件資源的減少是有限度的。
針對全并行方法實現(xiàn)的相關(guān)器硬件規(guī)模太大的問題，本發(fā)明提供一種采用流水線方式和時分復用方式的相關(guān)器裝置，以達到節(jié)省硬件資源、減小硬件規(guī)模的目的。
本發(fā)明的目的可以通過以下技術(shù)方案來實現(xiàn)一種采用流水線方式和時分復用方式實現(xiàn)的相關(guān)器裝置，包括2個串并轉(zhuǎn)換器、求能量電路，其特征在于還包括多路選擇器及若干個時分相關(guān)單元串并轉(zhuǎn)換器接收PN碼復序列并對該輸入信號進行處理產(chǎn)生若干對輸出序列，這若干對輸出序列各自送入相應(yīng)的時分相關(guān)單元，各時分相關(guān)單元對這些輸出序列以及直接輸入各時分相關(guān)單元的輸入復序列進行處理，處理后的結(jié)果由多路選擇器合并為一路，最后將這個合在一起的結(jié)果送入求能量電路求出所需要的相關(guān)能量。
所述時分相關(guān)單元包括復數(shù)乘法器、加法器、雙口RAM和寄存器，輸入數(shù)據(jù)I_IN、Q_IN、PN_Ik、PN_Qk(k=1,2,…N/M)送入復數(shù)乘法器相乘，同時從雙口RAM中讀出上個取樣時鐘周期的累加中間值，加法器將該累加中間值與復數(shù)乘法器的輸出相加，得到當前取樣時鐘周期的累加中間值，在結(jié)果穩(wěn)定后再送入雙口RAM中保存，最后用寄存器存儲累加的最終結(jié)果。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于由于本發(fā)明提供的相關(guān)器裝置采用了流水線方式及時分復用方式，所以節(jié)省了硬件資源、減小了硬件規(guī)模，同時也減小了乘法器、加法器等組合邏輯的復雜度；由于在相關(guān)器裝置的時分相關(guān)單元中使用雙口RAM來代替部分寄存器，進一步減小了設(shè)計的規(guī)模，節(jié)約了成本。
下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細的描述。


圖1是本發(fā)明提出的N階相關(guān)器的結(jié)構(gòu)框圖；圖2是本發(fā)明提出的時分相關(guān)單元的結(jié)構(gòu)框圖；圖3是用并行運算實現(xiàn)N階相關(guān)器的原理框圖。
圖1是本發(fā)明提出的采用流水線方式和時分復用方式實現(xiàn)的相關(guān)器裝置的典型實施例。
如圖1所示，本相關(guān)器裝置的功能是對輸入復序列I_IN(n)+jQ_IN(n)和PN碼復序列PN_I(n)+jPN_Q(n)進行相關(guān)運算，得到相關(guān)能量輸出。它包括2個串并轉(zhuǎn)換器101、102、若干個時分相關(guān)單元(每一個代表一條時分復用的流水線)、多路選擇器13、求能量電路14。
設(shè)相關(guān)器的相關(guān)長度是N，數(shù)據(jù)的取樣時鐘等于PN碼片速率，時分復用次數(shù)為M，則每個時分相關(guān)單元，或者說每條時分復用流水線，相當于M條獨立工作的并行流水線，那么共需要N/M個時分相關(guān)單元，或者說共需要N/M條并行工作的時分復用流水線，每條時分復用流水線的工作時鐘為M倍的數(shù)據(jù)取樣時鐘。
I_IN和Q_IN直接送到各個時分相關(guān)單元1、2、…N/M中去，PN_I送入串并轉(zhuǎn)換器101，產(chǎn)生N/M個輸出序列PN_I1,PN_I2,…PN_I(N/M),PN_Q送入串并轉(zhuǎn)換器102,產(chǎn)生N/M個輸出序列PN_Q1,PN_Q2,…PN_Q(N/M)，這些輸出序列的數(shù)據(jù)率是輸入序列的M倍，即M倍的PN碼片速率。這N/M對輸出序列各自送入相應(yīng)的時分相關(guān)單元1、2、…N/M。
如圖2所示，每個時分相關(guān)單元1、2、…N/M包括復數(shù)乘法器21、加法器22、雙口RAM23和寄存器24。輸入數(shù)據(jù)I_IN、Q_IN、PN_Ik、PN_Qk(k=1,2,…N/M)送入復數(shù)乘法器21相乘，同時從雙口RAM23中讀出上個取樣時鐘周期的累加中間值，加法器22將該累加中間值與復數(shù)乘法器21的輸出相加，得到當前取樣時鐘周期的累加中間值，在結(jié)果穩(wěn)定后再送入雙口RAM23中保存，最后用寄存器24存儲累加的最終結(jié)果。在輸入復序列(I_IN,Q_IN)的一個取樣時鐘周期的時間里，每對PN復序列PN_Ik、PN_Qk有M次復數(shù)數(shù)據(jù)輸入復數(shù)乘法器21，分別是M條流水線需要的PN碼數(shù)據(jù)，所以在一個取樣時鐘周期的時間里，復數(shù)乘法器21有M個輸出結(jié)果，從雙口RAM23中讀M次舊的累加中間值，往雙口RAM23中寫M次新的累加中間值?？梢姡谝粋€取樣時鐘周期里，1個時分相關(guān)單元能夠做M次乘法和累加運算，它相當于M條并行流水線，這樣，N/M個時分相關(guān)單元就相當于N條并行流水線。當一條流水線累計做了N次乘法和累加運算時，把這個時刻的加法器22輸出數(shù)據(jù)鎖存到寄存器24中，并重新開始計數(shù)。由于通過控制串并轉(zhuǎn)換器101、102產(chǎn)生的PN序列可以使每條流水線的開始時間依次錯開，因此每條流水線鎖存輸出結(jié)果的時間也依次錯開。N/M個寄存器24的輸出結(jié)果通過多路選擇器13合并為1路。這樣，在每個取樣時鐘周期里，剛好有1個相關(guān)結(jié)果輸出。這個復數(shù)相關(guān)結(jié)果經(jīng)過求能量電路14，就得到了我們需要的相關(guān)能量。
在這個實施例中，相關(guān)器的電路結(jié)構(gòu)采用流水線方式進行設(shè)計用來計算相關(guān)能量。假設(shè)相關(guān)長度是N，全并行相關(guān)器在一個取樣時鐘周期里同時對N對數(shù)據(jù)作相乘和累加運算，并得到一個相關(guān)結(jié)果，這N對數(shù)據(jù)是輸入復序列在當前時刻之前N個取樣時鐘周期的數(shù)據(jù)與PN碼復序列的在相應(yīng)時刻的數(shù)據(jù)，而采用流水線方式的相關(guān)器由多條流水線組成，一條流水線在一個取樣時鐘周期里只完成1對數(shù)據(jù)的相乘和累加，這對數(shù)據(jù)是當前時刻輸入復序列的值與PN碼復序列的值，每當經(jīng)過連續(xù)N個取樣時鐘周期，一條流水線才會得到一個相關(guān)結(jié)果。為了滿足在每個取樣時鐘周期得到一個相關(guān)結(jié)果的要求，流水法需要有N條流水線并行工作。在同一個取樣時鐘周期里，每條流水線做乘法累加運算所需要的輸入復序列，都是來自輸入復序列的當前值，而所需要的PN碼復序列，則依次錯開一個取樣時鐘周期，這樣一來，每條流水線的運算開始點和結(jié)束點依次相差1個取樣時鐘周期。把N條流水線作為一個整體，每個取樣時鐘周期就可以輸出一個相關(guān)結(jié)果。因為每條流水線都只對輸入復序列的當前取樣時鐘周期的取樣數(shù)據(jù)進行運算，而不需要對它進行延遲，因此可以省掉并行法相關(guān)器所必須的對輸入復序列的串并轉(zhuǎn)換電路，也就省掉了實現(xiàn)串并轉(zhuǎn)換電路所需要的大量寄存器。這樣一來不需要同時獲得最近輸入的N個數(shù)據(jù)，因此不需要對輸入復序列I_IN、Q_IN進行串并轉(zhuǎn)換，與圖3所示的并行相關(guān)法相比，節(jié)省了大量的硬件資源。假設(shè)相關(guān)長度N=512，數(shù)據(jù)字長是8位，并假設(shè)用移位寄存器實現(xiàn)串并轉(zhuǎn)換，則共可節(jié)省512×8×2=8092個寄存器；對PN碼復序列的處理，本發(fā)明提出的相關(guān)器雖然仍需要使用串并轉(zhuǎn)換器件，但寄存器的使用數(shù)量由并行相關(guān)法的512×2減少到512×2/M,M是時分復用次數(shù)?？梢?，使用流水線方式的電路結(jié)構(gòu)，將大大節(jié)省寄存器的用量。
同時，在時分相關(guān)單元中使用了時分復用技術(shù)，使本發(fā)明提出的相關(guān)器所需的流水線條數(shù)減少了，進而減小了乘法器、加法器等組合邏輯的硬件規(guī)模。由于每條流水線在一個取樣時鐘周期里的基本操作是做一次(復數(shù))乘法運算(可由異或邏輯來實現(xiàn))，并把結(jié)果加到累加器中，其運算時間是非?？斓?，比并行相關(guān)法的使用多級(當N=512=29時，可多達9級)加法樹的所需的時間少得多，因此可以比它使用更大的時分復用次數(shù)M。比如M=16甚至更高。此時所需要的組合邏輯的數(shù)量也隨著時分復用次數(shù)的增加而成倍的減少。在本例中，共有512/M=32(當M=16時)個時分相關(guān)單元，每個時分相關(guān)單元使用1個復數(shù)乘法器、1個復數(shù)加法器。顯然，時分相關(guān)單元加上多路選擇器13所消耗的組合邏輯的數(shù)量是相當少的。
與并行相關(guān)器相比，這種流水線和時分復用方式的相關(guān)器增加了對RAM的需求。如在上例中，每個時分相關(guān)單元使用1個容量為M個字的RAM塊，整個相關(guān)器共需要容量為N個字的RAM。在專用集成電路設(shè)計中，1位RAM占用的面積要比1位寄存器小許多，因此，本發(fā)明中使用RAM代替部分寄存器，減小了設(shè)計的規(guī)模。
將這個實施例與采用并行法實現(xiàn)的相關(guān)器裝置進行對比，可見它顯著地減少了硬件資源的消耗，有利于降低設(shè)計成本和功耗。
本發(fā)明同樣適用于實數(shù)運算的情況，當輸入數(shù)據(jù)和PN碼為實數(shù)序列時，只要把I、Q雙路處理改為單路處理，把復數(shù)運算改為實數(shù)運算即可。
權(quán)利要求
1．一種相關(guān)器裝置，包括2個串并轉(zhuǎn)換器、求能量電路，其特征在于還包括多路選擇器及若干個時分相關(guān)單元；串并轉(zhuǎn)換器接收PN碼復序列并對該輸入信號進行處理產(chǎn)生若干對輸出序列，這若干對輸出序列各自送入相應(yīng)的時分相關(guān)單元，各時分相關(guān)單元對這些輸出序列以及直接輸入各時分相關(guān)單元的輸入復序列進行處理，處理后的結(jié)果由多路選擇器合并為一路，最后將這個合在一起的結(jié)果送入求能量電路求出所需要的相關(guān)能量。
2．如權(quán)利要求1所述的相關(guān)器裝置，其特征在于所述時分相關(guān)單元包括復數(shù)乘法器、加法器、雙口RAM和寄存器，輸入數(shù)據(jù)I_IN、Q_IN、PN_Ik、PN_Qk(k=1,2,…N/M)送入復數(shù)乘法器相乘，同時從雙口RAM中讀出上個取樣時鐘周期的累加中間值，加法器將該累加中間值與復數(shù)乘法器的輸出相加，得到當前取樣時鐘周期的累加中間值，在結(jié)果穩(wěn)定后再送入雙口RAM中保存，最后用寄存器存儲累加的最終結(jié)果。
3．如權(quán)利要求1所述的相關(guān)器裝置，其特征在于其電路結(jié)構(gòu)采用流水線方式進行設(shè)計。
4．如權(quán)利要求1所述的相關(guān)器裝置，其特征在于所述時分相關(guān)單元采用了時分復用技術(shù)。
全文摘要
一種相關(guān)器裝置,包括2個串并轉(zhuǎn)換器、求能量電路、多路選擇器及若干個時分相關(guān)單元,串并轉(zhuǎn)換器接收PN碼復序列并對該輸入信號進行處理產(chǎn)生若干對輸出序列,這若干對輸出序列送入相應(yīng)的時分相關(guān)單元,各時分相關(guān)單元對這些輸出序列以及直接輸入各時分相關(guān)單元的輸入復序列進行處理,處理后的結(jié)果由多路選擇器合并為一路,最后將這個合在一起的結(jié)果送入求能量電路求出所需要的相關(guān)能量。本發(fā)明電路結(jié)構(gòu)簡單,硬件規(guī)模較小,成本較低。
文檔編號H04B1/707GK1323105SQ0110765
公開日2001年11月21日 申請日期2001年3月19日 優(yōu)先權(quán)日2001年3月19日
發(fā)明者茍衛(wèi)忠 申請人:深圳市中興集成電路設(shè)計有限責任公司