道M0SFET3的柵極電壓Vnga的動作波形。圖4的最下段的圖是從輸出端子41輸出的輸出信號Vout的動作波形。
[0042]首先，對輸出信號Vout的前沿時的動作的次序進行說明。
[0043]如圖2及圖4所示，⑴在時刻t0，如果對輸入端子40輸入從低電平轉(zhuǎn)變?yōu)楦唠娖降妮斎胄盘朧in，則(2)在低端晶體管驅(qū)動部10中，被輸入從低電平轉(zhuǎn)變?yōu)楦唠娖降男盘枴?3)通過該信號，低端晶體管驅(qū)動部10的N溝道M0SFET11導(dǎo)通。(4)由于低端晶體管驅(qū)動部10的N溝道M0SFET11將積蓄在輸出部2的N溝道M0SFET3的柵源極間電容及米勒電容(以下，也簡單稱作柵極電容)中的電荷抽走，所以N溝道M0SFET3關(guān)斷。此時，由于積蓄在N溝道M0SFET3的柵極電容中的電荷經(jīng)由低端晶體管驅(qū)動部10的N溝道M0SFET11的導(dǎo)通電阻被放電，所以輸出部2的N溝道M0SFET3急速地關(guān)斷。
[0044](5)另一方面，從輸入端子40輸入的輸入信號Vin經(jīng)由低端監(jiān)視部20被向高端晶體管驅(qū)動部15輸入。輸入到高端晶體管驅(qū)動部15中的信號從低電平轉(zhuǎn)變?yōu)楦唠娖健?6)高端晶體管驅(qū)動部15的N溝道M0SFET16導(dǎo)通，對輸出部2的P溝道M0SFET4的柵極電容充電，使P溝道M0SFET4導(dǎo)通。此時，輸出部2的P溝道M0SFET4的柵極電容經(jīng)由高端晶體管驅(qū)動部15的N溝道M0SFET16的導(dǎo)通電阻及速度調(diào)整電阻17被充電。N溝道M0SFET16的導(dǎo)通電阻及速度調(diào)整電阻17的合計值被設(shè)定為比低端晶體管驅(qū)動部10的N溝道M0SFET11的導(dǎo)通電阻充分大的值。
[0045](1)到(4)的次序是N溝道M0SFET3關(guān)斷的次序，(5)到(6)的次序是P溝道M0SFET4導(dǎo)通的次序。如說明那樣，低端監(jiān)視部20監(jiān)視N溝道M0SFET3的柵極電壓Vnga的電平，檢測N溝道M0SFET3的關(guān)斷。通過檢測柵極電壓Vnga成為低電平的情況，P溝道M0SFET導(dǎo)通。進而，在N溝道M0SFET3的關(guān)斷的情況下，低端晶體管驅(qū)動部10的輸出電阻被設(shè)定得較小。在P溝道M0SFET4的導(dǎo)通的情況下，高端晶體管驅(qū)動部15的輸出電阻被設(shè)定得較大。因而，N溝道M0SFET3急速地關(guān)斷，P溝道M0SFET4導(dǎo)通以等待該關(guān)斷。
[0046]這樣，防止N溝道M0SFET3及P溝道M0SFET4在輸出信號Vout的前沿時同時導(dǎo)通。此外，NAND22、26等的邏輯柵極或電路內(nèi)配置的其他晶體管等分別具有固有的上升時間、下降時間或傳輸延遲時間。因此，產(chǎn)生從檢測到N溝道M0SFET3的關(guān)斷到使P溝道M0SFET4導(dǎo)通的延遲時間。因而，在輸出信號Vout的前沿時的次序中，具有N溝道M0SFET3及P溝道M0SFET4都截止的死區(qū)時間期間。
[0047]接著，對輸出信號Vout的后沿時的動作的次序進行說明。
[0048]如圖3及圖4所示，(7)在時刻t2，如果對輸入端子40輸入從高電平轉(zhuǎn)變?yōu)榈碗娖降妮斎胄盘朧in，則(8)在高端晶體管驅(qū)動部15中被輸入從高電平轉(zhuǎn)變?yōu)榈碗娖降男盘枴?br>(9)通過該信號，高端晶體管驅(qū)動部15的P溝道M0SFET18導(dǎo)通，將積蓄在輸出部2的P溝道M0SFET4的柵極電容中的電荷抽走。(10)由于積蓄在柵極電容中的電荷被抽走，所以P溝道M0SFET4關(guān)斷。此時，由于積蓄在輸出部2的P溝道M0SFET4的柵極電容中的電荷經(jīng)由高端晶體管驅(qū)動部15的P溝道M0SFET18被放電，所以輸出部2的P溝道M0SFET4急速地關(guān)斷。
[0049](11)另一方面，從輸入端子40輸入的輸入信號Vin經(jīng)由高端監(jiān)視部25輸入到低端晶體管驅(qū)動部10。對低端晶體管驅(qū)動部10輸入的信號從高電平轉(zhuǎn)變?yōu)榈碗娖健?12)低端晶體管驅(qū)動部10的P溝道M0SFET12導(dǎo)通，將輸出部2的N溝道M0SFET3的柵極電容充電，使N溝道M0SFET3導(dǎo)通。此時，輸出部2的N溝道M0SFET3的柵極電容經(jīng)由低端晶體管驅(qū)動部10的P溝道M0SFET12及速度調(diào)整電阻13被充電。P溝道M0SFET12的導(dǎo)通電阻及速度調(diào)整電阻13的合計值被設(shè)定為比高端晶體管驅(qū)動部15的P溝道M0SFET18的導(dǎo)通電阻充分大的值。
[0050](7)到(10)的次序是P溝道M0SFET4關(guān)斷的次序，(11)到(12)的次序是N溝道M0SFET3導(dǎo)通的次序。如說明那樣，高端監(jiān)視部25監(jiān)視P溝道M0SFET4的柵極電壓Vpga的電平，檢測P溝道M0SFET4的關(guān)斷。檢測到柵極電壓Vpga成為高電平，從而N溝道M0SFET3導(dǎo)通。
[0051]這樣，防止N溝道M0SFET3及P溝道M0SFET4在輸出信號Vout的后沿時同時導(dǎo)通。此外，與前沿時的情況同樣，通過邏輯柵極等的傳輸延遲時間等，產(chǎn)生從檢測到P溝道M0SFET4的關(guān)斷到使N溝道M0SFET3導(dǎo)通為止的延遲時間。因而，在輸出信號Vout的后沿時的次序中，也具有N溝道M0SFET3及P溝道M0SFET4都截止的死區(qū)時間期間。
[0052]在本實施方式的轉(zhuǎn)換速率控制輸出電路1中，通過監(jiān)視構(gòu)成輸出部2的N溝道M0SFET3及P溝道M0SFET4各自的柵極端子的驅(qū)動電壓來防止輸出部2的同時導(dǎo)通。與檢測輸出端子41的電壓來監(jiān)視輸出部2的動作狀態(tài)的情況相比，更不易受到開關(guān)噪聲等的影響，所以能夠更正確地檢測一方的M0SFET的關(guān)斷的定時。因此，能夠更正確地防止輸出部2的M0SFET的同時導(dǎo)通而實現(xiàn)低耗電化。此外，不需要如檢測輸出端子41的電壓來監(jiān)視輸出部2的動作狀態(tài)的情況那樣避開輸出部2的開關(guān)噪聲等。因此，在轉(zhuǎn)換速率控制輸出電路1中，能夠不使用電路的布局或?qū)挼牟季€而防止輸出部2的同時導(dǎo)通，從而實現(xiàn)低耗電化。
[0053]接著，對前沿時的轉(zhuǎn)換速率SRr的設(shè)定進行說明。
[0054]如果設(shè)輸出部2的P溝道M0SFET4的柵極電容為Ciss⑵，設(shè)米勒電容為Cm⑵，設(shè)柵源極間電容為Cgs(P)，則Ciss⑵如以下這樣表示。
[0055]Ciss(P) = Cm (P) +Cgs (P)
[0056]如果設(shè)P溝道M0SFET4的增益為A(P)，則Cm(P)如以下這樣表示。
[0057]Cm(P) = (1+A (P)).Cgr (P)
[0058]因而，
[0059]Ciss (P) = (1+A (P)).Cgr (P) +Cgs (P) 式(1)
[0060]例如在設(shè)計規(guī)則0.6 μπι的典型的CMOS工藝中，考慮適當?shù)某叽绲木w管的情況下，A (P)?6。如果設(shè)連接在P溝道M0SFET4的柵漏極間的電容器6的靜電電容值Cgr (P)為2pF，設(shè)柵源極間寄生電容Cgs為1.2pF，則根據(jù)式(1)，成為Ciss(P) = 15.2pF。
[0061]如果設(shè)將P溝道M0SFET4的柵極電容Ciss (P)充電的充電電流為Ich(P)，則充電電流Ich(P)如以下這樣求出。
[0062]Ich(P) ^ Ciss (P).dVout/dt
[0063]這里，如果設(shè)希望的SRr例如最大為5V/6ns，則成為
[0064]Ich(P)?15.2pFX5V/6ns = 12.7mA0
[0065]如果設(shè)速度調(diào)整電阻17的電阻值例如為lkQ，則成為Vdd/(Ronl6+lkQ) ^ 5V/lkQ = 5mA，成為與Ich(P)相比充分小的值，所以經(jīng)由速度調(diào)整電阻17的電流可以認為是恒定電流。
[0066]這樣，通過將N溝道M0SFET16的導(dǎo)通電阻及速度調(diào)整電阻17的電阻值的合計設(shè)定得充分大，輸出部2的P溝道M0SFET4的柵極電容Ciss(P)大致被以恒定電流充電。在將柵極電容Ciss⑵大致以恒定電流充電的期間，P溝道M0SFET4的柵源極間電壓Vpga為大致一定的電壓，漏源極間電壓以大致一定的斜率上升。
[0067]在轉(zhuǎn)換速率控制輸出電路1的輸出端子41上，連接有負荷電容43。所以，對負荷電容43與轉(zhuǎn)換速率SRr的關(guān)系進行探討。
[0068]在以上述典型的工藝設(shè)計的晶體管中，輸出部2的N溝道M0SFET3的導(dǎo)通電阻Ron(P)是約50 Ω。如果設(shè)連接到輸出端子41的負荷電容43的靜電電容值為CL = 10pF，則由Ron(P)和CL構(gòu)成的時間常數(shù)τ (Ρ)為以下所述。
[0069]τ (P) = Ron (Ρ).CL = 50 Ω X 10pF = 0.5ns
[0070]時間常數(shù)τ⑵表示為了上升5VX0.63 = 3.15V而需要0.5ns，所以該情況下的轉(zhuǎn)換速率為3.15V/0.5ns = 6.3V/ns。另一方面，由于SRr上升5V需要6ns，所以基于在上述中求出的SRr的上升時間成為SRr = 5V/6ns = 0.48V/ns，成為與τ (Ρ)相比充分長的時間。因而，在輸出端子41上連接有負荷電容43的情況下，轉(zhuǎn)換速率SRr幾乎由將Ρ溝道M0SFET4的柵極電容Ciss(P)充電的時間來決定。
[0071 ] 根據(jù)以上，輸出部2的上升時間不是由負荷電容CL、而是由P溝道M0SFET4的柵極電容Ciss (P)決定，柵極電容Ciss (P)幾乎由基于柵漏極間的電容的米勒電容來決定。此夕卜，為了以恒定電流充電柵極電容Ciss (P)，輸出部2的前沿成為大致一定的轉(zhuǎn)換速率SRr。
[0072]如圖4所示，前沿時的轉(zhuǎn)換速率SRr由到輸出部2的P溝道M0SFET4的柵極電容的充電完成為止的時刻tl為止的期間決定，在該期間示出大致一定的值。可以通過調(diào)整構(gòu)成將P溝道M0SFET4的柵極電容Ciss (P)充電的路徑的高端晶體管驅(qū)動部15的N溝道M0SFET16的導(dǎo)通電阻及速度調(diào)整電阻17的合計的電阻值Ron (P)，來設(shè)定轉(zhuǎn)換速率SRr。此夕卜，也可以通過調(diào)整P溝道M0SFET4的柵極電容Ciss(P)來設(shè)定轉(zhuǎn)換速率SRr，也可以與電阻值Ron (P)配合地進行調(diào)整來設(shè)定轉(zhuǎn)換速率SRr。
[0073]與前沿時的轉(zhuǎn)換速率SRr的情況同樣，關(guān)于后沿時的轉(zhuǎn)換速率SRf，如果設(shè)輸出部2的N溝道M0SFET3的柵極電容為Ciss (N)，設(shè)米勒電容為Cm (N)，設(shè)柵源極間電容為Cgs (N)，則Ciss (N)也如以下這樣表示。
[0074]Ciss (N) = Cm(N) +Cgs (N)
[0075]如果設(shè)N溝道M0SFET3的增益為A(N)，則Cm(N)如以下這樣表示。
[0076]Cm(N) = (1+A(N)).Cgs(N)
[0077]Ciss(N) = (1+A(N)).Cgr (N) +Cgs (N) 式(2)
[0078]通過以恒定電流充電式(2)那樣的柵極電容，不論連接在輸出