一種用于異步電路四相位握手協(xié)議的非對(duì)稱延時(shí)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于微電子學(xué)與固體電子學(xué)的超大規(guī)模集成電路，涉及一種非對(duì)稱延時(shí)裝置，尤其是一種用于異步電路四相位握手協(xié)議的非對(duì)稱延時(shí)裝置。
【背景技術(shù)】
[0002]現(xiàn)代集成電路設(shè)計(jì)中，通常采用消除了全局時(shí)鐘信號(hào)的異步電路。異步電路利用數(shù)據(jù)發(fā)送級(jí)和數(shù)據(jù)接收級(jí)之間的握手協(xié)議，解除了全局時(shí)鐘信號(hào)對(duì)電路性能的限制，從而能夠發(fā)揮每一級(jí)數(shù)據(jù)處理電路的最高性能。
[0003]圖1即為簡(jiǎn)單的異步電路結(jié)構(gòu)示意圖，其中Ca和Cb為組合電路，用于實(shí)現(xiàn)本級(jí)流水線的運(yùn)算功能。RjPRb代表寄存器，用于存放本級(jí)流水線的運(yùn)算結(jié)果。CjPRi且成流水線的第一級(jí)，Cb和Rb組成流水線的第二級(jí)。ctrl_a和ctrl_b分別為第一級(jí)流水線和第二級(jí)流水線的控制單元?？刂茊卧軌蚪邮芮耙患?jí)流水線發(fā)出的請(qǐng)求信號(hào)并給出反饋信號(hào)，同時(shí)產(chǎn)生驅(qū)動(dòng)本級(jí)寄存器的本地時(shí)鐘信號(hào)，并向后一級(jí)流水線發(fā)出請(qǐng)求信號(hào)并接受后一級(jí)流水線的反饋信號(hào)。
[0004]異步電路中通常采用四相位握手協(xié)議，利用電平高低表示請(qǐng)求信號(hào)，易于電路的設(shè)計(jì)實(shí)現(xiàn)。四相位握手協(xié)議的過(guò)程如圖2所示，req信號(hào)代表某一級(jí)控制模塊發(fā)出的請(qǐng)求信號(hào)，ack代表該控制模塊接收到的反饋信號(hào)。
[0005]例如圖1中所示電路，第一級(jí)流水線控制單元ctrl_a接收到前一級(jí)流水線發(fā)來(lái)的req請(qǐng)求信號(hào)后，產(chǎn)生本地時(shí)鐘信號(hào)將接收到的數(shù)據(jù)存放到寄存器&中，并將ack反饋信號(hào)置為1，表明該請(qǐng)求已經(jīng)被接收，同時(shí)產(chǎn)生req請(qǐng)求信號(hào)送給第二級(jí)流水線。第二級(jí)流水線控制單元ctrl_b接收到req請(qǐng)求信號(hào)，若Rb處于空閑狀態(tài)，則crtl_b就會(huì)立即產(chǎn)生本地始終信號(hào)clk_b將數(shù)據(jù)鎖存在Rb中。前一級(jí)流水線收到ack反饋信號(hào)則將req請(qǐng)求信號(hào)置為0，對(duì)req信號(hào)進(jìn)行復(fù)位，第一級(jí)流水線據(jù)此將ack反饋信號(hào)置為0，對(duì)ack信號(hào)進(jìn)行復(fù)位。
[0006]在這種異步電路中，RJ?出的數(shù)據(jù)到達(dá)R b的輸入端之前，會(huì)首先經(jīng)過(guò)組合電路C b進(jìn)行一系列運(yùn)算，而組合邏輯Cb的延時(shí)是不可忽略的。因此，在四相位握手協(xié)議中，當(dāng)請(qǐng)求信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，表明有新的請(qǐng)求信號(hào)產(chǎn)生，此時(shí)需要采用delay單元對(duì)組合邏輯電路Cb進(jìn)行延時(shí)匹配；而當(dāng)請(qǐng)求信號(hào)由高電平轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，表明對(duì)整個(gè)握手信號(hào)進(jìn)行復(fù)位，此時(shí)電路中僅有控制部分工作，而數(shù)據(jù)運(yùn)算部分無(wú)任何有效工作，因此，請(qǐng)求信號(hào)由高電平變?yōu)榈碗娖降倪^(guò)程無(wú)需進(jìn)行延時(shí)匹配。也就是說(shuō)，delay單元需要對(duì)輸入信號(hào)的上升沿進(jìn)行延時(shí)，而對(duì)于信號(hào)的下降沿則可以無(wú)延時(shí)快速傳輸，即實(shí)現(xiàn)非對(duì)稱延時(shí)。專利文獻(xiàn)CN1855080A中公開(kāi)了一種常用的非對(duì)稱延時(shí)單元。如圖3所示，其中A為輸入信號(hào)，Y為輸出信號(hào)。輸入信號(hào)A分為兩路，一路直接接到二輸入“與門(mén)”的一個(gè)輸入端II，而另一路信號(hào)則首先經(jīng)過(guò)延時(shí)單元dlyl后再接至二輸入“與門(mén)”的另一個(gè)輸入端10。如圖4所示，通過(guò)調(diào)節(jié)dlyl單元的延時(shí)tl，可以調(diào)節(jié)該電路對(duì)輸入信號(hào)A的上升沿的延時(shí)tl+t2，對(duì)下降沿的延時(shí)為t2。即該電路對(duì)于輸入信號(hào)A的上升沿和下降沿的傳輸延時(shí)是不對(duì)稱的。
[0007]但是，在異步電路中，需要加快握手協(xié)議中的信號(hào)復(fù)位過(guò)程，當(dāng)數(shù)據(jù)發(fā)送端接收到數(shù)據(jù)接收端返回的ack信號(hào)復(fù)位消息后，應(yīng)當(dāng)可以立即發(fā)送新的請(qǐng)求，從而提高信號(hào)處理的效率。在這種情況下，如圖4所示，由于A信號(hào)第二個(gè)上升沿與第一個(gè)下降沿之間的延遲時(shí)間t3〈tl，即第二個(gè)上升沿到來(lái)之前，電路中的信號(hào)b未達(dá)到穩(wěn)定狀態(tài)，電路也因此失去了對(duì)A信號(hào)第二個(gè)上升沿的長(zhǎng)延遲特性，該延時(shí)單元的非對(duì)稱特性將會(huì)消失。因此，現(xiàn)有的這種延時(shí)單元無(wú)法用于實(shí)現(xiàn)異步電路的四相位握手協(xié)議。

【發(fā)明內(nèi)容】

[0008]鑒于目前非對(duì)稱延時(shí)電路用于異步電路四相位握手協(xié)議時(shí)所存在的問(wèn)題，本發(fā)明提出一種新的非對(duì)稱延時(shí)裝置，在實(shí)現(xiàn)非對(duì)稱延時(shí)功能的同時(shí)，可以對(duì)異步電路的后續(xù)數(shù)據(jù)處理請(qǐng)求作出快速反應(yīng)，從而解決一般非對(duì)稱延時(shí)電路延時(shí)特性失效的問(wèn)題。
[0009]本發(fā)明提供一種用于異步電路四相位握手協(xié)議的非對(duì)稱延時(shí)裝置，其特征在于，所述非對(duì)稱延時(shí)裝置包含延時(shí)邏輯電路和反饋控制電路，其中，所述延時(shí)邏輯電路的輸入端與輸入的對(duì)稱控制信號(hào)連接；所述反饋控制電路包含第一輸入端、第二輸入端以及第三輸入端，所述第一輸入端與輸入的對(duì)稱控制信號(hào)連接，所述第二輸入端與所述延時(shí)邏輯電路的輸出端連接，所述第三輸入端與所述非對(duì)稱延時(shí)裝置的輸出端反饋連接，所述反饋控制電路根據(jù)第一輸入端和第二輸入端的輸入以及第三輸入端的反饋輸入，在輸出端產(chǎn)生一非對(duì)稱控制信號(hào)。
[0010]其中，所述非對(duì)稱延時(shí)裝置輸出的非對(duì)稱控制信號(hào)的上升沿，與輸入的對(duì)稱控制信號(hào)的上升沿之間的延遲時(shí)間為tl ;所述非對(duì)稱延時(shí)裝置輸出的非對(duì)稱控制信號(hào)的下降沿，與輸入的對(duì)稱控制信號(hào)的下降沿之間的延遲時(shí)間為t2，其中t2〈tl。
[0011]其中，輸出的非對(duì)稱控制信號(hào)出現(xiàn)下降沿后，輸入的對(duì)稱控制信號(hào)的下降沿與下一個(gè)上升沿之間的延遲時(shí)間為t3，其中t3〈tl。
[0012]其中，所述延時(shí)邏輯電路包含多個(gè)延時(shí)單元，每個(gè)所述延時(shí)單元選自下列任一種單元或其組合:緩沖器、反向器或傳輸門(mén)。
[0013]其中，所述反饋控制電路包括一個(gè)反向器(dly2)、一個(gè)三輸入與門(mén)(dly3)、一個(gè)兩輸入與門(mén)(dly4)和一個(gè)兩輸入或門(mén)(dly5);所述反相器(dly2)的輸入端與所述延時(shí)邏輯電路(dlyl)的輸出端相互連接，作為所述反饋控制電路的所述第二輸入端；所述三輸入與門(mén)(dly3)的第一個(gè)輸入端(10)與所述反向器(dly2)的輸出端相互連接，所述三輸入與門(mén)(dly3)的第二個(gè)輸入端(II)與所述延時(shí)邏輯電路(dlyl)的輸出端相互連接，所述三輸入與門(mén)(dly3)的第三個(gè)輸入端(12)與所述兩輸入與門(mén)(dly4)的第一個(gè)輸入端相互連接，同時(shí)與所述延時(shí)邏輯電路(dlyl)的輸入端相互連接，作為所述反饋控制電路的所述第一輸入端；所述兩輸入與門(mén)(dly4)的第二個(gè)輸入端與所述兩輸入或門(mén)(dly5)的輸出端相互連接，作為所述反饋控制電路的所述第三輸入端；所述兩輸入或門(mén)(dly5)的第一個(gè)輸入端與所述三輸入與門(mén)(dly3)的輸出端相互連接，所述兩輸入或門(mén)(dly5)的第二個(gè)輸入端與所述兩輸入與門(mén)dly4的輸出端相互連接，所述兩輸入或門(mén)(dly5)的輸出端即為所述反饋控制電路的輸出端，輸出用于異步電路的非對(duì)稱控制信號(hào)。
[0014]其中，所述反饋控制電路包括第一反向器(dly2)、三輸入與門(mén)(dly3)、第一兩輸入與門(mén)(dly4)、第一兩輸入或門(mén)(dly5)、第二反向器(dly7)、第二兩輸入與門(mén)(dly8)和第二兩輸入或門(mén)(dly9);所述第一反相器(dly2)的輸入端與所述延時(shí)邏輯電路(dlyl)的輸出端相互連接，作為所述反饋控制電路的所述第二輸入端；所述三輸入與門(mén)(dly3)的第一個(gè)輸入端(10)與所述第二兩輸入或門(mén)(dly9)的輸出端相互連接，所述三輸入與門(mén)(dly3)的第二個(gè)輸入端(II)與所述延時(shí)邏輯電路(dlyl)的輸出端相互連接，所述三輸入與門(mén)(dly3)的第三個(gè)輸入端(12)與所述第一兩輸入與門(mén)(dly4)的第一個(gè)輸入端相互連接，并同時(shí)與所述延時(shí)邏輯電路(dlyl)的輸入端相互連接，作為所述反饋控制電路的所述第一輸入端；所述第一兩輸入與門(mén)(dly4)的第二個(gè)輸入端與所述第一兩輸入或門(mén)(dly5)的輸出端相互連接，作為所述反饋控制電路的所述第三輸入端；所述第二兩輸入與門(mén)(dly8)的第一個(gè)輸入端與所述第二兩輸入或門(mén)(dly9)的輸出端相互連接，所述第一兩輸入與門(mén)(dly8)的第二個(gè)輸入端與所述第二反向器(dly7)的輸出端相互連接；所述第二兩輸入或門(mén)(dly9)的第一個(gè)輸入端與所述第二兩輸入與門(mén)(dly8)的輸出端相互連接，所述第二兩輸入或門(mén)(dly9)的第二個(gè)輸入端與所述第一反向器(dly2)的輸出端相互連接；所述第一兩輸入或門(mén)(dly5)的第一個(gè)輸入端與所述三輸入與門(mén)(dly3)的輸出端相互連接，所述第一兩輸入或門(mén)(dly5)的第二個(gè)輸入端與所述第一兩輸入與門(mén)(dly4)的輸出端相互連接，所述第一兩輸入或門(mén)(dly5)的輸出端即為所述反饋控制電路的輸出端，輸出用于異步電路的非對(duì)稱控制信號(hào)。
【附圖說(shuō)明】
[0015]圖1是現(xiàn)有異步電路的基本結(jié)構(gòu)不意圖；
[0016]圖2是現(xiàn)有異步電路四相位握手協(xié)議的不意圖；
[0017]圖3是現(xiàn)有的一種簡(jiǎn)單非對(duì)稱延時(shí)單元原理模型示意圖；
[0018]圖4是現(xiàn)有非對(duì)稱延時(shí)單元的工作波形圖；
[0019]圖5是本發(fā)明第一實(shí)施例的用于異步電路四相位握手協(xié)議的非對(duì)稱延時(shí)電路單元電路結(jié)構(gòu)示意圖；
[0020]圖6是本發(fā)明第一實(shí)施例的非對(duì)稱延時(shí)電路單元的工作波形圖；
[0021]圖7是本發(fā)明第二實(shí)施例的用于異步電路四相位握手協(xié)議的非對(duì)稱延時(shí)電路單元電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0022]本發(fā)明提出的一種新型的可用于異步電路四相位握手協(xié)議的非對(duì)稱延時(shí)電路裝置的第一實(shí)施例，具體電路結(jié)構(gòu)如圖5所示。該電路在圖3所示的電路的基礎(chǔ)上引入反饋環(huán)，可以解決圖3所示的電路無(wú)法直接應(yīng)用于四相位協(xié)議的問(wèn)題。
[0023]該電路中，由一個(gè)反向器(dly2單元)、一個(gè)三輸入與門(mén)(dly3單元)、一個(gè)兩輸入與門(mén)(dly4單元)和一個(gè)兩輸入或門(mén)(dly5單元)構(gòu)成反饋控制電路。
[0024]電路中dlyO單元為隔離緩沖器，主要目的是將電路的內(nèi)部約束與電路的端口隔離開(kāi)，方便在自動(dòng)綜合時(shí)為該電路設(shè)置約束。dlyl為延時(shí)可調(diào)節(jié)的延時(shí)單元，由一個(gè)或多個(gè)緩沖器組成。dlyl單元的輸入來(lái)自于dlyO單元的輸出。dly2單元為一個(gè)反相器，用于將輸入的數(shù)字信號(hào)取反。dly2單元的輸入來(lái)自于dlyl單元的輸出。dly3單元為一個(gè)三輸入與門(mén)，其三個(gè)輸入端10、I1、12分別與dly2單元的輸出、dlyl單元的輸出、dlyO單元的輸出相連。dly4單元為一個(gè)兩輸入的與門(mén)，其兩個(gè)輸入端10、11分別與dlyO單元的輸出、dly5單元的輸出相連。Dly5單元為一個(gè)兩輸入的或門(mén)，其兩個(gè)輸入端10、II分別與dly3單元的輸出、dly4單元的輸出相連。
[0025]該電路的工作過(guò)程如下，初始狀態(tài)時(shí)輸入信號(hào)A和輸出信