應(yīng)用于單端sar adc的電容失配校準(zhǔn)電路及其校準(zhǔn)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明設(shè)及一種應(yīng)用于單端SAR ADC電容的失配校準(zhǔn)方法，屬于SAR ADC校準(zhǔn)技 術(shù)。
【背景技術(shù)】
[000引高精度SARADC(逐次逼近寄存器型的模擬數(shù)字轉(zhuǎn)換器）由于其電容失配的限制， 需要采用較大的電容來(lái)滿足電容匹配度的要求，特別是精度高于12-bitW上的情況，一般 需要通過(guò)電容失配校準(zhǔn)才能夠解決電容失配所帶來(lái)的影響。然而采用大DAC(數(shù)字模擬轉(zhuǎn) 換器）電容，建立時(shí)間因而受到限制，并且功耗也會(huì)提高。另外傳統(tǒng)的校準(zhǔn)方法對(duì)每一個(gè)需 要校準(zhǔn)的電容都要求一個(gè)單獨(dú)的校準(zhǔn)DAC陣列，盡管校準(zhǔn)DAC陣列只需要化it左右，但是 一旦需要校準(zhǔn)的電容較多，其校準(zhǔn)DAC陣列的電容便可能與本身DAC陣列的所占的面積相 當(dāng)，該直接導(dǎo)致了巧片成本的提高。
[000引近幾年的非二進(jìn)制電容DAC陣列盡管能夠?qū)崿F(xiàn)電容失配校準(zhǔn)，但是由于采用了非 二進(jìn)制電容DAC陣列，其版圖的匹配度會(huì)明顯比二進(jìn)制電容DAC陣列差，并且在數(shù)字邏輯上 由于要存儲(chǔ)每個(gè)電容的權(quán)重，其復(fù)雜度也提升很多。

【發(fā)明內(nèi)容】

[0004] 發(fā)明目的；為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種單端SAR ADC電容 失配校準(zhǔn)方法，利用SAR ADC二進(jìn)制冗余電容本身進(jìn)行電容失配校準(zhǔn)，W提高SAR ADC的精 度。
[000引技術(shù)方案：為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為：應(yīng)用于單端SAR ADC的電 容失配校準(zhǔn)電路，包括二進(jìn)制冗余校準(zhǔn)電容陣列，比較器，單端SAR邏輯電路，冗余位計(jì)算 模塊，電容失配校準(zhǔn)模塊；
[0006] 所述二進(jìn)制冗余校準(zhǔn)電容陣列包括分段二進(jìn)制電容陣列W及至少兩對(duì)冗余電容， 所述兩對(duì)冗余電容包括插入在分段二進(jìn)制電容陣列MSB段最低位Cj.旁的冗余電容C和 W及插入在分段二進(jìn)制電容陣列LSB段中任一位C。旁的冗余電容CW+和Cw_;其中，冗 余電容（V與C斯電容值相同，冗余電容C。,+、Cgr-與C。電容值相同；所述分段二進(jìn)制 電容陣列的最低位插入有Cdi和Cd2，Cdi和Cd2的電容值分別為單位電容Cu的1/2化及1/4 ; 即所述二進(jìn)制冗余校準(zhǔn)電容陣列的分段電容的MSB段為旬_1至Cj.段，包括冗余電容Cj.t+W 及二進(jìn)制冗余校準(zhǔn)電容陣列的分段電容的LSB段為CW至C。段，包括冗余電容C。,+、 及Cdi和Cd2的；其中，N為二進(jìn)制冗余校準(zhǔn)電容陣列的總位數(shù)；
[0007] 所述二進(jìn)制冗余校準(zhǔn)電容陣列的采樣電容Cs為Cw_產(chǎn)Cj.，包括一個(gè)與Cj.大小相同 的電容Cw;即：
[000引
[0009] 所述冗余位計(jì)算模塊將兩對(duì)冗余電容的冗余碼加入到原始碼Da中，得到經(jīng)過(guò)補(bǔ)償 的輸出碼咕，所述原始碼Da為二進(jìn)制冗余校準(zhǔn)電容陣列每一位輸出的數(shù)字碼：
[0010]
[0011] 其中Sk+，SkJ%冗余碼的符號(hào)：
[0012]
[0013] 所述電容失配校準(zhǔn)模塊對(duì)輸出結(jié)果進(jìn)行電容失配的補(bǔ)償。
[0014] 本發(fā)明應(yīng)用于單端SAR ADC的電容失配校準(zhǔn)電路實(shí)現(xiàn)的電容失配校準(zhǔn)方法，具體 步驟如下：
[0015] 步驟一、獲取系統(tǒng)失調(diào)誤差碼：在采樣階段斷開(kāi)所有采樣開(kāi)關(guān)，將二進(jìn)制冗余校準(zhǔn) 電容陣列的采樣電容Cs的下級(jí)板連接到參考電平化ef，其他電容的下極板連接到gnd，比 較器的兩個(gè)輸入端都連接到比較器的共模電平Vcm;采樣結(jié)束之后，保持采樣電容Cs的下 級(jí)板連接在參考電平化ef上，單端SAR的轉(zhuǎn)換從Cw開(kāi)始，并將LSB段電容陣列最后兩個(gè) 小電容Cdi和Cd2也用于SAR的轉(zhuǎn)換，轉(zhuǎn)換所得到的經(jīng)過(guò)補(bǔ)償?shù)臄?shù)字輸出碼記為DA;將上述 操作重復(fù)若干次，并作平均值，得到系統(tǒng)失調(diào)誤差碼7^ ;
[0016] 步驟二、獲取每個(gè)電容的誤差碼；從需要電容校準(zhǔn)的MSB段的最低位電容，W及 與MSB段最低位權(quán)重相同的冗余校準(zhǔn)電容開(kāi)始，向MSB段高位進(jìn)行電容校準(zhǔn)；即需要校準(zhǔn) 的MSB段電容分別從Cj.到C w_i，其中Cj.為需要電容失配校準(zhǔn)二進(jìn)制冗余校準(zhǔn)電容陣列中 的最小電容，根據(jù)冗余電容的分布，Cj.旁邊有一對(duì)冗余電容，分別為C和C,.,_;校準(zhǔn)的過(guò) 程：在采樣階段斷開(kāi)所有采樣開(kāi)關(guān)，將。的下級(jí)板連接到參考電平化et其中(：1￡((^1，一 ，Cj，Cjw，其他電容的下極板連接到gnd，比較器的兩個(gè)輸入端都連接到比較器的共模 電平Vcm;采樣結(jié)束之后，將。的下級(jí)板連接到gnd，單端SAR的轉(zhuǎn)換從Cy開(kāi)始，直到小電 容Cdi和C d2轉(zhuǎn)換結(jié)束；將C w_i，…，Cj.，Cjw 每個(gè)電容校準(zhǔn)轉(zhuǎn)換進(jìn)行若干次轉(zhuǎn)換，并對(duì)其求 平均值，得到每個(gè)電容的誤差碼^ ;
[0017] 具體的，在校準(zhǔn)Cj、和C電容時(shí)，將得到的經(jīng)過(guò)補(bǔ)償?shù)妮敵鲋礑e減去該次轉(zhuǎn) 換的理想輸出值，并減去系統(tǒng)失調(diào)誤差碼品，得到該位的電容失配補(bǔ)償碼D 51，即；
[00化]
其中D Si為D 5J'、D 5化+或者D 5護(hù)；
[0019] 當(dāng)進(jìn)行Cw至Cw_i電容誤差測(cè)量的時(shí)候，不僅需要將得到的經(jīng)過(guò)補(bǔ)償?shù)妮敵鲋礑b 減去該次轉(zhuǎn)換的理想輸出值，并減去系統(tǒng)失調(diào)誤差碼;^，還需要累加上該次輸出為1所在 位的電容失配值，得到該位的電容失配補(bǔ)償碼D 51，即；
[0020]
，其中D51=
[0021] 將每個(gè)需要補(bǔ)償?shù)碾娙葸M(jìn)行若干次電容誤差的測(cè)量，并取其平均值，得到每個(gè)電 容的誤差碼，記為
[0022] 步驟S、后臺(tái)校準(zhǔn)；將得到的經(jīng)過(guò)補(bǔ)償?shù)妮敵鲋礑e，加上該次轉(zhuǎn)換的誤差碼I萬(wàn)石， 其結(jié)果記為Dc:
[0023]
[0024] 其中，該次轉(zhuǎn)換的誤差碼表示為：
[0025]
[0026] 采樣電容的總誤差為'而：
[0027]
[002引因?yàn)椴蓸与娙菟鶎?dǎo)致的系統(tǒng)增益誤差的補(bǔ)償碼為：
[0029]
[0030] 即町加上增益補(bǔ)償碼再減去失配誤差即可獲得最終的輸出結(jié)果DH。：
[0031] 公=公C+公M,"p_品。
[0032] 進(jìn)一步的，步驟一和步驟二所述的若干次均為16次。
[0033] 有益效果：本發(fā)明提供應(yīng)用于單端SAR ADC的二進(jìn)制電容陣列冗余校準(zhǔn)方法，相 對(duì)于現(xiàn)有技術(shù)，具有如下優(yōu)點(diǎn)：
[0034] 1、使用二進(jìn)制冗余校準(zhǔn)電容陣列本身進(jìn)行電容校準(zhǔn)，相對(duì)于傳統(tǒng)的SARADC電容 失配校準(zhǔn)方法，并不需要額外的校準(zhǔn)電容陣列，因而節(jié)省了額外校準(zhǔn)電容陣列對(duì)應(yīng)的電容， 開(kāi)關(guān)，W及控制邏輯，因而能夠比傳統(tǒng)電容失配校準(zhǔn)節(jié)省功耗W及面積。
[0035] 2、本發(fā)明提出的單端SAR ADC二進(jìn)制電容陣列校準(zhǔn)方法校準(zhǔn)范圍約為+炒+2勺 LSB，校準(zhǔn)范圍比傳統(tǒng)SAR ADC電容失配校準(zhǔn)方法更大。
[0036] 3、本發(fā)明提出的單端SARADC二進(jìn)制電容陣列校準(zhǔn)方法，只需要在二進(jìn)制電容陣 列冗余校準(zhǔn)SARADC上加入電容失配校準(zhǔn)的數(shù)字邏輯，不改動(dòng)SARADC的模擬部分，易于實(shí) 現(xiàn)。
[0037] 4.由于該方法是基于冗余校準(zhǔn)的，因而不止能夠?qū)﹄娙菔溥M(jìn)行校準(zhǔn)，還能夠校 準(zhǔn)轉(zhuǎn)換過(guò)程中的動(dòng)態(tài)誤差。
【附圖說(shuō)明】
[003引圖1為單端SAR ADC冗余校準(zhǔn)操作過(guò)程。
[0039] 圖2為單端SAR ADC的輸出數(shù)字碼計(jì)算示意圖。
[0040] 圖3為本發(fā)明單端SARADC電容失配校準(zhǔn)的結(jié)構(gòu)圖。
[0041] 圖4為本發(fā)明單端SARADC電容失配校準(zhǔn)的冗余電容分布及其數(shù)字輸出碼。
[0042] 圖5為本發(fā)明單端SAR ADC電容失配校準(zhǔn)操作流程圖。
[00創(chuàng) 圖6為本發(fā)明單端SARADC電容失配校準(zhǔn)的14-bit單端SARADC輸出頻譜圖。
【具體實(shí)施方式】
[0044] 下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說(shuō)明。
[0045] 本發(fā)明提出了基于單端14bit二進(jìn)制冗余校準(zhǔn)電容陣列，并對(duì)其進(jìn)行電容陣列的 校準(zhǔn)從而提高ADC的精度。由于本發(fā)明基于冗余電容校準(zhǔn)。因而先對(duì)單端SARADC的冗余 電容校準(zhǔn)進(jìn)行說(shuō)明。
[0046] 圖1為單端SARADC冗余校準(zhǔn)操作過(guò)程。從圖中可W看出，其非冗余位的操作過(guò) 程與正常單端SARADC是完全相同的。而當(dāng)轉(zhuǎn)換到冗余位和的時(shí)候，先對(duì)冗余位前 面的Cj.進(jìn)行判決，如果bj為1，則進(jìn)入正補(bǔ)償即Cjr+的支路；如果bj為0,則進(jìn)入負(fù)補(bǔ)償 即Cjr-的支路。當(dāng)進(jìn)入正補(bǔ)償支路，其操作過(guò)程與正常位轉(zhuǎn)換過(guò)程是相同的，改支路是對(duì) 電容Cjr+進(jìn)行操作。而當(dāng)進(jìn)入負(fù)補(bǔ)償支路，并不像正常轉(zhuǎn)換先將電容下級(jí)板接高電平，而 是直接進(jìn)入判決。（具體見(jiàn)專利號(hào)為201510069640. 2的應(yīng)用于單端SARADC的二進(jìn)制電容 陣列及其冗余校準(zhǔn)方法）。
[0047] 圖2為單端SAR ADC的輸出數(shù)字碼計(jì)算示意圖。圖中假設(shè)在Cj.位旁邊插入一個(gè) 冗余位，即插入冗余電容，其產(chǎn)生的輸出輸出碼為bj.t。在將冗余位計(jì)算到輸出數(shù)字 碼的公式如圖2中所示。
[0048] 圖3本發(fā)明單端SARADC電容失配校準(zhǔn)的結(jié)構(gòu)圖。從圖中可W看出，該校準(zhǔn)方法 的系統(tǒng)結(jié)構(gòu)是基于二進(jìn)制DAC電容陣列SARADC的。在傳統(tǒng)結(jié)構(gòu)的二進(jìn)制DAC電容陣列 基礎(chǔ)上加入了冗余電容。其中一對(duì)冗余電容Cjw 位于分段電容MSB陣列的尾端，另一 對(duì)冗余電容Cqt+，Cw_位于分段電容LSB陣列中。該校準(zhǔn)方法在模擬域只加入了該兩對(duì)冗余 電容W及相應(yīng)的開(kāi)關(guān)，因而對(duì)現(xiàn)有的結(jié)構(gòu)能夠很容易進(jìn)行改進(jìn)。在數(shù)字域加入了冗余位處 理W及電容失配校準(zhǔn)。其中，冗余位處理是將輸出的原始碼Da進(jìn)行整理，得到代表未經(jīng)過(guò) 電容校準(zhǔn)的輸出數(shù)字碼。其計(jì)算過(guò)程為
[0049]
[0化0] 圖4為本發(fā)明單端SARADC電容失配校準(zhǔn)的冗余電容分布及其數(shù)字輸出碼。從圖 中可W看出，電容化及其對(duì)應(yīng)的輸出原始數(shù)字碼Da之間的關(guān)系。其中在電容陣列的最小電 容后面插入兩個(gè)電容，Cdi和Cd2其電容值分別為單位電容Cu的1/2W及1/4。該兩個(gè)電容 的加入是為了減小電容校準(zhǔn)的過(guò)程中量化噪聲所引起的