點(diǎn)b的電壓Vb基本跟隨VDD的變化。
[0025]放電電路還包括PMOS管308。該P(yáng)MOS管308可以選擇阻抗低的管子，例如W/L大的MOS管。當(dāng)VDD電壓的短促下降，例如電壓下降值達(dá)到'!^㈣并且節(jié)點(diǎn)b的電壓Vb下降也大致為Vth時(shí)，由于PMOS管308的源極電壓基本維持不變，PMOS管308的柵電壓和PMOS管308的源極電壓之差Vgs大于PMOS管308的閾值電壓，PMOS管308導(dǎo)通，其源極通過地放電，從而拉低PMOS管源極電壓。
[0026]放電電路還可以包括一對(duì)MOS管，PMOS管310和NMOS管312，各自的漏(或源)極連接在一起，并且和PMOS管308的源極相連；各自的漏(或源)極連接在一起，用于提供節(jié)點(diǎn)a的電壓信號(hào)。
[0027]PMOS管310和NMOS管312通常關(guān)斷，以免影響上電復(fù)位電路在正常情況下的工作。如果控制PMOS管310的柵極PG和NMOS管312的柵極，使得VDD電壓出現(xiàn)短促下降時(shí)接通PMOS管和NMOS管，從而將NMOS管漏極的低電平傳遞到a節(jié)點(diǎn)。圖5是圖3電路的各信號(hào)波形示意圖。
[0028]根據(jù)需要，可以選擇電阻306和電容304的數(shù)值或者調(diào)整PM0S308的W/L值，以調(diào)整放電電路對(duì)VDD電壓短促下降的反應(yīng)速度。
[0029]另外，放電電路可以設(shè)置延遲電路，以便僅在電源電壓短促下降的持續(xù)時(shí)間足夠長(zhǎng)的情況下，才實(shí)現(xiàn)對(duì)系統(tǒng)的再次復(fù)位。
[0030]圖4是PMOS管310和NMOS管312的柵極控制電路的示意圖。如圖4所示，該控制電路包括保持電路402，用于在VDD電壓短促下降時(shí)產(chǎn)生穩(wěn)定的電壓。在一個(gè)例子中，它由電阻404和電容406組成。電阻404可以由CMOS管構(gòu)成。電容406的容量可大于例如20pF。節(jié)點(diǎn)c的電壓在VDD電壓短促下降時(shí)穩(wěn)定在一定水平。
[0031]控制電路包括PM0S408，其柵極接到VDD，源極接到c節(jié)點(diǎn)，漏極在NG節(jié)點(diǎn)通過電阻410接地。電阻410可以由單個(gè)NMOS管構(gòu)成，也可以由串聯(lián)的NMOS管構(gòu)成。當(dāng)VDD短促下降，PMOS管408被接通，使得Vc被傳遞到NG節(jié)點(diǎn)。
[0032]控制電路包括反相器414，反相器的輸入端接在NG點(diǎn)并且通過電容412接地，輸出端為PG節(jié)點(diǎn)。電容412起濾波的作用。
[0033]控制電路包括PMOS管416，其柵極和源極共同連接到VDD，漏極接到PG節(jié)點(diǎn)。
[0034]當(dāng)VDD電壓短促下降時(shí)，保持電路402將Vc保持在較高電平，而NMOS管408被接通，使得高電平傳遞到Ng節(jié)點(diǎn)。NMOS管416在VDD短促下降時(shí)也被關(guān)斷，因此反相器的輸出端PG被維持在低電平。由此，PMOS管310和NMOS管312被導(dǎo)通。
[0035]當(dāng)VDD回復(fù)穩(wěn)定電壓時(shí)，PMOS管408被關(guān)斷，電容412通過電阻410放電，使得NG變低。與此同時(shí)，NMOS管416被接通，PG被拉高。各信號(hào)波形參見圖6。
[0036]以上所述的【具體實(shí)施方式】，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的【具體實(shí)施方式】而已，并不用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種上電復(fù)位電路，包括RC電路(202);施密特觸發(fā)器(204)，施密特觸發(fā)器具有第一閾值和第二閾值；反相器(206);以及，第一 PMOS管(208);當(dāng)電源電壓通電時(shí)，電源電壓通過RC電路(202)對(duì)電容(C)充電；當(dāng)電容的電壓(Va)達(dá)到第一閾值時(shí)，施密特觸發(fā)器(204)翻轉(zhuǎn)，輸出第一電平的復(fù)位信號(hào)，由此對(duì)電路所在系統(tǒng)復(fù)位，同時(shí)第一電平的復(fù)位信號(hào)通過反相放大器使第一 PMOS管接通，從而將電容短接到電源電壓上；所述上電復(fù)位電路包括放電電路(210)，用于檢測(cè)電源電壓的短促下降，并且在檢測(cè)到該短促下降時(shí)輸出第一信號(hào)到施密特觸發(fā)器的輸入端，該第一信號(hào)允許施密特觸發(fā)器(204)再次翻轉(zhuǎn)而輸出第二電平，從而經(jīng)反相放大器(206 )關(guān)斷第一 PMOS管(208 );當(dāng)電源電壓再次斜線上升時(shí)，施密特觸發(fā)器(204)翻轉(zhuǎn)，輸出第一電平，由此對(duì)電路所在系統(tǒng)復(fù)位。
2.如權(quán)利要求1所述的上電復(fù)位電路，其特征在于放電電路包括檢測(cè)電路(302)，用于檢測(cè)電源電壓的短促下降；并且在檢測(cè)到所述短促下降時(shí)，將第二 PMOS管(308)導(dǎo)通，使其輸出所述第一信號(hào)。
3.如權(quán)利要求2所述的上電復(fù)位電路，其特征在于放電電路包括漏極和源極分別相連接的第三PMOS管(310)和第一 NMOS管(312)以及控制電路，控制電路控制第三PMOS管(310)的柵極和第一 NMOS管(312)的柵極，使得電源電壓出現(xiàn)短促下降時(shí)接通所述第三PMOS管和第一 NMOS管，從而將第二 PMOS管漏極的第一信號(hào)傳遞到施密特觸發(fā)器(204)的輸入端。
4.如權(quán)利要求3所述的上電復(fù)位電路，其特征在于控制電路包括保持電路(402)，用于在電源電壓短促下降時(shí)保持電壓穩(wěn)定；第四PMOS (408)，其柵極接到電源電壓(VDD)，漏極接收保持電路的輸出電壓，源極；反相器414，反相器的輸入端接在第四PMOS的源極；第五PMOS管(416)，其柵極和源極共同連接到電源電壓(VDD)，漏極接到反相器的輸出端。
5.如權(quán)利要求3所述的上電復(fù)位電路，其特征在于保持電路是RC電路。
【專利摘要】本發(fā)明實(shí)施例公開了一種上電復(fù)位電路。該上電復(fù)位電路包括RC電路、施密特觸發(fā)器、反相器和第一PMOS管；當(dāng)電源電壓通電時(shí)，電源電壓通過RC電路對(duì)電容充電；當(dāng)電容的電壓達(dá)到第一閾值時(shí)，施密特觸發(fā)器翻轉(zhuǎn)，輸出第一電平，由此對(duì)電路所在系統(tǒng)復(fù)位；上電復(fù)位電路包括放電電路，用于檢測(cè)電源電壓的短促下降，并且在檢測(cè)到該短促下降時(shí)輸出第一信號(hào)到施密特觸發(fā)器的輸入端，該第一信號(hào)允許施密特觸發(fā)器再次翻轉(zhuǎn)而輸出第二電平，從而經(jīng)反相放大器關(guān)斷第一PMOS管；當(dāng)電源電壓再次斜線上升時(shí)，施密特觸發(fā)器翻轉(zhuǎn)，輸出第一電平，由此對(duì)電路所在系統(tǒng)復(fù)位。本發(fā)明實(shí)施例的上電復(fù)位電路能夠有效克服電源小故障帶來的系統(tǒng)狀態(tài)紊亂的問題。
【IPC分類】H03K17-22
【公開號(hào)】CN104811171
【申請(qǐng)?zhí)枴緾N201410038090
【發(fā)明人】麥日鋒, 劉明
【申請(qǐng)人】京微雅格（北京）科技有限公司
【公開日】2015年7月29日
【申請(qǐng)日】2014年1月26日
【公告號(hào)】WO2015109649A1