本實(shí)用新型一般地涉及時(shí)鐘電路，并且更特別地，涉及用于實(shí)現(xiàn)快速響應(yīng)的無參考頻率檢測器的裝置。

背景技術(shù)：

常規(guī)的頻率檢測器將輸入時(shí)鐘的頻率與參考時(shí)鐘的頻率進(jìn)行比較，以確定輸入時(shí)鐘是比參考時(shí)鐘快還是慢。一種實(shí)施方式使用兩個(gè)分開的計(jì)數(shù)器對輸入時(shí)鐘的邊沿和參考時(shí)鐘的邊沿進(jìn)行計(jì)數(shù)。然后，在經(jīng)過特定數(shù)量的參考周期后，比較儲(chǔ)存在這些計(jì)數(shù)器中的值。這種實(shí)施方式的比較是緩慢的。某些應(yīng)用(諸如在存儲(chǔ)器接口中的應(yīng)用)不具有可用的參考時(shí)鐘。在某些應(yīng)用中還需要與頻率閾值比較的快速檢測。

期望實(shí)現(xiàn)快速響應(yīng)的無參考頻率檢測器。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的一個(gè)方面的目的是提供一種改進(jìn)的裝置。

根據(jù)本實(shí)用新型的一個(gè)方面，電路裝置可以包括：第一電路，配置為響應(yīng)于以某頻率工作的輸入時(shí)鐘信號(hào)而生成中間信號(hào)，其中(i)所述第一電路根據(jù)閾值頻率修改所述輸入時(shí)鐘信號(hào)以生成所述中間信號(hào)的波形，并且(ii)所述中間信號(hào)的所述波形具有(a)脈沖和(b)穩(wěn)態(tài)中的至少一種；以及第二電路，配置為響應(yīng)于所述中間信號(hào)而生成控制信號(hào)，其中(i)所述第二電路修改所述中間信號(hào)以生成所述控制信號(hào)，并且(ii)所述控制信號(hào)(a)在所述中間信號(hào)具有所述脈沖時(shí)具有第一狀態(tài)，并且(b)在所述中間信號(hào)具有所述穩(wěn)態(tài)時(shí)具有第二狀態(tài)。

根據(jù)一個(gè)實(shí)施例，(i)所述第一電路可以包括第一脈沖成形級，并且(ii)所述第二電路可以包括第二脈沖成形級。

根據(jù)一個(gè)實(shí)施例，所述脈沖可以與所述輸入時(shí)鐘信號(hào)的所述頻率相關(guān)。

根據(jù)一個(gè)實(shí)施例，所述第一電路可以包括：第一非對稱變換器，配置為響應(yīng)于所述輸入時(shí)鐘信號(hào)而生成第一子信號(hào)；以及第二非對稱變換器，配置為響應(yīng)于所述輸入時(shí)鐘信號(hào)而生成第二子信號(hào)，其中所述第一子信號(hào)和所述第二子信號(hào)被結(jié)合以生成所述中間信號(hào)。

根據(jù)一個(gè)實(shí)施例，使用邏輯門可以結(jié)合所述第一子信號(hào)和所述第二子信號(hào)。

根據(jù)一個(gè)實(shí)施例，所述邏輯門可以包括異或門。

根據(jù)一個(gè)實(shí)施例，所述第二電路可以包括：非對稱變換器，配置響應(yīng)于所述輸入時(shí)鐘信號(hào)而生成子信號(hào)；以及常規(guī)變換器，配置為響應(yīng)于所述子信號(hào)而生成所述控制信號(hào)。

根據(jù)一個(gè)實(shí)施例，當(dāng)所述輸入時(shí)鐘信號(hào)的所述頻率小于所述閾值頻率時(shí)，所述中間信號(hào)的所述波形可以具有脈沖。

根據(jù)一個(gè)實(shí)施例，當(dāng)所述輸入時(shí)鐘信號(hào)的所述頻率大于所述閾值頻率時(shí)，所述中間信號(hào)的所述波形可以具有所述穩(wěn)態(tài)。

根據(jù)一個(gè)實(shí)施例，所述脈沖的寬度可以基于所述閾值頻率。

根據(jù)一個(gè)實(shí)施例，所述脈沖的所述寬度可以大約為0.5除以所述閾值頻率。

根據(jù)一個(gè)實(shí)施例，所述脈沖可以對應(yīng)于所述輸入時(shí)鐘信號(hào)的上升沿和下降沿。

根據(jù)一個(gè)實(shí)施例，所述控制信號(hào)可以表示所述輸入時(shí)鐘信號(hào)的所述頻率與所述閾值頻率的比較。

根據(jù)一個(gè)實(shí)施例，所述閾值頻率可以是預(yù)定值。

根據(jù)一個(gè)實(shí)施例，所述閾值頻率可以基于針對所述第一電路的設(shè)計(jì)選擇的偏置電流被預(yù)定。

根據(jù)一個(gè)實(shí)施例，所述閾值頻率可以基于為設(shè)計(jì)所述第一電路所選擇的構(gòu)件被預(yù)定。

根據(jù)一個(gè)實(shí)施例，所述脈沖可以包括負(fù)脈沖。

根據(jù)一個(gè)實(shí)施例，所述控制信號(hào)的所述第一狀態(tài)可以是邏輯高值。

根據(jù)一個(gè)實(shí)施例，所述控制信號(hào)的所述第二狀態(tài)可以是邏輯低值。

根據(jù)一個(gè)實(shí)施例，所述第一電路和所述第二電路可以被實(shí)現(xiàn)為串聯(lián)的。

本實(shí)用新型的一個(gè)方面的技術(shù)效果是可以提供一種改進(jìn)的電路裝置。

附圖說明

根據(jù)下面的詳細(xì)描述以及所附的權(quán)利要求書和附圖，本實(shí)用新型的實(shí)施例將是顯而易見的，在附圖中：

圖1是時(shí)鐘發(fā)生電路的框圖；

圖2是本實(shí)用新型的一個(gè)實(shí)施例的框圖；

圖3是脈沖成形電路的電路圖；

圖4是脈沖成形電路的電路圖；

圖5是例示級1脈沖成形的時(shí)序圖；

圖6是例示輸入頻率高于閾值頻率的狀況的時(shí)序圖；

圖7是示出輸入頻率小于閾值頻率的情形的時(shí)序圖；

圖8是示出輸入頻率大于閾值頻率的情形的時(shí)序圖；

圖9是示出輸入頻率接近參考頻率但仍小于參考頻率的情形的時(shí)序圖；并且

圖10是一個(gè)示例實(shí)施例的仿真的時(shí)序圖。

具體實(shí)施方式

本實(shí)用新型的實(shí)施例包括提供一種檢測器，該檢測器可以(i)被實(shí)現(xiàn)為沒有時(shí)鐘參考，(ii)提供快速響應(yīng)，(iii)提供無參考的模擬型頻率，(iv)包括串聯(lián)的兩個(gè)脈沖成形電路以實(shí)現(xiàn)頻率檢測的功能，(v)實(shí)現(xiàn)沒有外部參考時(shí)鐘的頻率檢測器，該頻率檢測器可以用于外部參考時(shí)鐘不可用的應(yīng)用中，(vi)在一個(gè)周期內(nèi)產(chǎn)生結(jié)果，和/或(vii)被實(shí)現(xiàn)為一個(gè)或多個(gè)集成電路。

參照圖1，示出了根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的電路50的框圖。電路50一般地包括區(qū)塊(或電路)60、區(qū)塊(或電路)70、區(qū)塊(或電路)80、區(qū)塊(或電路)90和/或區(qū)塊(或電路)100。電路60可以實(shí)現(xiàn)相位頻率檢測器(PFD)。電路70可以實(shí)現(xiàn)電荷泵電路。電路80可以實(shí)現(xiàn)電壓控制振蕩器(VCO)電路。電路90可以實(shí)現(xiàn)分頻器。電路100可以實(shí)現(xiàn)快速響應(yīng)的無參考頻率檢測器。

電路100可以具有可以接收信號(hào)(例如，CLK_IN)的輸入110。信號(hào)CLK_IN可以是輸入時(shí)鐘信號(hào)。例如，信號(hào)CLK_IN可以是電路50的輸入。信號(hào)CLK_IN可以在某頻率(例如，f_in)處工作(例如，振蕩)。電路100可以具有可以表示信號(hào)(例如，OUT2)的輸出112。信號(hào)OUT2可以是電路50的輸出。信號(hào)OUT2可以表示輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in與預(yù)定的閾值頻率(例如，f_th)的比較。

電路60可以具有可以接收信號(hào)CLK_IN的輸入62，以及可以接收信號(hào)(例如，CKFB)的輸入64。電路60可以具有可以給出信號(hào)(例如，UP)的輸出66a以及可以給出信號(hào)(例如，DN)的輸出66b。電路70可以具有可以接收信號(hào)UP的輸入72a以及可以接收信號(hào)DN的輸入72b。電路70可以具有可以給出信號(hào)(例如，VCTRL)的輸出。信號(hào)VCTRL可以是電壓控制信號(hào)。電路80可以具有可以接收信號(hào)VCTRL的輸入82。電路80可以具有可以給出信號(hào)(例如，CKOUT)的輸出84。信號(hào)CKOUT可以是電路50的輸出。電路90可以具有可以接收信號(hào)CKOUT的輸入92。電路90可以具有可以給出信號(hào)(例如，CKFB)的輸出94。信號(hào)CKFB可以由電路60的輸入64接收。

電路60可以響應(yīng)于輸入時(shí)鐘信號(hào)CLK_IN和/或由分頻器90給出的反饋信號(hào)CKFB而生成信號(hào)UP和/或信號(hào)DN。例如，信號(hào)UP和/或信號(hào)DN可以由電路60響應(yīng)于信號(hào)CLK_IN與反饋信號(hào)CKFB之間的比較而生成。當(dāng)來自電路90的反饋信號(hào)CKFB的頻率低于輸入時(shí)鐘信號(hào)CLK_IN的頻率時(shí)，PFD 60可以生成信號(hào)UP。當(dāng)來自電路90的反饋信號(hào)CKFB的頻率高于輸入時(shí)鐘信號(hào)CLK_IN的頻率時(shí)，PFD 60可以生成信號(hào)DN。

參照圖2，示出了電路100的框圖。電路100可以被實(shí)現(xiàn)為頻率檢測器。電路100可以接收信號(hào)CLK_IN。電路100可以不接收參考時(shí)鐘信號(hào)(例如，參考時(shí)鐘信號(hào)可以不可用)。電路100可以給出信號(hào)OUT2。信號(hào)OUT2可以實(shí)現(xiàn)為控制信號(hào)。電路100可以被配置為檢測鎖相環(huán)(PLL)輸入時(shí)鐘信號(hào)的頻率范圍。

電路100一般地包括區(qū)塊(或電路)130和區(qū)塊(或電路)140。區(qū)塊130可以被實(shí)現(xiàn)為第一脈沖成形電路(或級1電路)。電路140可以被實(shí)現(xiàn)為脈沖成形電路(或級2電路)。脈沖成形電路130和脈沖成形電路140可以被實(shí)現(xiàn)為串聯(lián)的。電路100可以包括其他構(gòu)件和/或連接(未示出)。由電路100實(shí)現(xiàn)的構(gòu)件和/或連接的數(shù)量和/或類型可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

電路130可以在電路100的輸入110處接收輸入時(shí)鐘信號(hào)CLK_IN。電路130可以具有可以給出信號(hào)OUT1的輸出150。信號(hào)OUT1可以是中間信號(hào)。中間信號(hào)OUT1可以由電路130響應(yīng)于輸入時(shí)鐘信號(hào)CLK_IN而生成。輸入時(shí)鐘信號(hào)CLK_IN可以在頻率f_in處工作。中間信號(hào)OUT1可以具有基于輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in的波形形狀。例如，電路130可以根據(jù)預(yù)定的閾值頻率f_th修改輸入信號(hào)CLK_IN，以生成中間信號(hào)OUT1的波形。

電路140可以具有輸入152。輸入152可以接收中間信號(hào)OUT1。電路140可以生成信號(hào)OUT2。信號(hào)OUT2可以在電路100的輸出112處給出。信號(hào)OUT2可以是控制信號(hào)。

可以使用脈沖成形電路130和脈沖成形電路140來確定輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in是高于還是低于預(yù)定的閾值頻率f_th?？刂菩盘?hào)OUT2可以根據(jù)中間信號(hào)OUT1的波形的形狀而變高或變低。中間信號(hào)OUT1和/或控制信號(hào)OUT2的波形的形狀可以基于信號(hào)CLK_IN的頻率f_in是高于還是低于頻率f_th?？刂菩盘?hào)OUT2可以被配置為表示輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in與預(yù)定的閾值頻率f_th的比較。

第一級脈沖成形電路130可以被配置為修改(或處理)輸入時(shí)鐘信號(hào)CLK_IN的波形。在一個(gè)示例中，可以根據(jù)閾值頻率f_th修改輸入時(shí)鐘信號(hào)CLK_IN。由第一級脈沖成形電路130對輸入時(shí)鐘信號(hào)CLK_IN進(jìn)行的修改可以生成中間信號(hào)OUT1。由第一級脈沖成形電路130進(jìn)行的修改可以生成具有特定形狀(或波形)的中間信號(hào)OUT1。中間信號(hào)OUT1的波形的形狀和/或特性可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

電路130可以在中間信號(hào)OUT1上生成一串脈沖。在一些實(shí)施例中，中間信號(hào)OUT1可以具有擁有脈沖的形狀(或波形)。脈沖的寬度可以基于閾值頻率。在一個(gè)示例中，脈沖的寬度可以是0.5/f_th。脈沖可以對應(yīng)于輸入時(shí)鐘信號(hào)CLK_IN的上升沿和/或下降沿。當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in高于閾值頻率f_th時(shí)，中間信號(hào)OUT1可以具有擁有脈沖的波形形狀。在一個(gè)示例中，中間信號(hào)OUT1的脈沖可以是負(fù)脈沖。

電路130可以在中間信號(hào)OUT1上產(chǎn)生穩(wěn)態(tài)。在一些實(shí)施例中，中間信號(hào)OUT1可以具有擁有穩(wěn)態(tài)和/或恒定電壓的形狀(或波形)。在一個(gè)示例中，中間信號(hào)OUT1可以具有恒定的高(例如，邏輯高)電壓。在另一個(gè)示例中，中間信號(hào)OUT1可以具有恒定的低(例如，邏輯低)電壓。當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in低于閾值頻率f_th時(shí)，中間信號(hào)OUT1可以具有擁有穩(wěn)態(tài)(例如，恒定狀態(tài))的波形形狀。

第二級脈沖成形電路140可以修改(或處理)中間信號(hào)OUT1。在一個(gè)示例中，可以根據(jù)閾值頻率f_th修改中間信號(hào)OUT1。由第二級脈沖成形電路140對中間信號(hào)OUT1進(jìn)行的修改可以生成控制信號(hào)OUT2。由第二級脈沖成形電路140進(jìn)行的修改可以生成具有特定形狀(或波形)的控制信號(hào)OUT2?？刂菩盘?hào)OUT2的波形的形狀和/或特性可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

控制信號(hào)OUT2可以表示頻率f_in與閾值頻率f_th之間的比較?？刂菩盘?hào)OUT2可以具有穩(wěn)態(tài)和/或恒定的波形形狀。當(dāng)中間信號(hào)OUT1具有脈沖時(shí)，控制信號(hào)OUT2可以被生成為具有一種狀態(tài)，并且當(dāng)中間信號(hào)OUT1具有穩(wěn)態(tài)時(shí)，控制信號(hào)OUT2可以被生成為具有另一種狀態(tài)。在一個(gè)示例中，當(dāng)在中間信號(hào)OUT1上存在負(fù)脈沖(例如，f_in<f_th)時(shí)，控制信號(hào)OUT2可以是邏輯高電壓。在另一個(gè)示例中，當(dāng)中間信號(hào)OUT1為恒定的邏輯低電壓(例如，f_in>f_th)時(shí)，控制信號(hào)OUT2可以是邏輯低電壓。當(dāng)中間信號(hào)OUT1具有擁有脈沖的波形時(shí)，第二級脈沖成形電路140可以處理脈沖以去除脈沖(例如，生成恒定的和/或穩(wěn)態(tài)的波形)。例如，第二級脈沖成形電路140可以去除OUT1上的負(fù)脈沖。

參照圖3，示出了脈沖成形電路130的一種示例實(shí)施方式的電路圖。電路130一般地包括變換器INV1、變換器INV2、變換器INV3和變換器INV4。變換器INV1和變換器INV2可以被實(shí)現(xiàn)為具有非對稱的充電/放電電流偏置。變換器INV3和變換器INV4可以被實(shí)現(xiàn)為標(biāo)準(zhǔn)變換器(例如，常規(guī)變換器)。

變換器INV1一般地包括晶體管Q1、晶體管Q2、晶體管Q3和晶體管Q4。在一個(gè)示例中，晶體管Q1和晶體管Q2可以被實(shí)現(xiàn)為PMOS晶體管。在一個(gè)示例中，晶體管Q3和晶體管Q4可以被實(shí)現(xiàn)為NMOS晶體管。所實(shí)現(xiàn)的晶體管的具體類型可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。晶體管Q1可以接收偏置信號(hào)(例如，VBP1)。晶體管Q4可以接收偏置信號(hào)(例如，VBN1)。晶體管Q2和晶體管Q3可以接收輸入時(shí)鐘信號(hào)CLK_IN。

變換器INV2可以被實(shí)現(xiàn)為具有晶體管Q5、晶體管Q6、晶體管Q7和晶體管Q8。在一個(gè)示例中，晶體管Q5和晶體管Q6可以被實(shí)現(xiàn)為PMOS晶體管。在一個(gè)示例中，晶體管Q7和晶體管Q8可以被實(shí)現(xiàn)為NMOS晶體管。所實(shí)現(xiàn)的晶體管的具體類型可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。晶體管Q5可以接收偏置信號(hào)(例如，VBP2)。晶體管Q8可以接收偏置信號(hào)(例如，VBN2)。晶體管Q6和晶體管Q7可以接收輸入時(shí)鐘信號(hào)CLK_IN。在一些實(shí)施例中，偏置信號(hào)VBP1和偏置信號(hào)VBP2可以是相同的信號(hào)和/或具有相同的值。在一些實(shí)施例中，偏置信號(hào)VBN1和偏置信號(hào)VBN2的特性和/或源可以是相同的信號(hào)和/或具有相同的值。偏置信號(hào)VBP1、偏置信號(hào)VBP2、偏置信號(hào)VBN1和/或偏置信號(hào)VBN2的實(shí)施方式可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

變換器INV1可以生成邊沿延遲信號(hào)(例如，CKOUT1B)。信號(hào)CKOUT1B可以被實(shí)現(xiàn)為子信號(hào)。在一個(gè)示例中，邊沿延遲信號(hào)CKOUT1B可以是具有延遲的下降沿的輸入時(shí)鐘信號(hào)CLK_IN的反相版本。輸入時(shí)鐘信號(hào)CLK_IN的延遲的下降沿可以被轉(zhuǎn)換為在信號(hào)CKOUT1B中具有上升斜坡。變換器INV2可以生成邊沿延遲信號(hào)(例如，CKOUT2B)。信號(hào)CKOUT2B可以被實(shí)現(xiàn)為子信號(hào)。在一個(gè)示例中，邊沿延遲信號(hào)CKOUT2B可以是具有延遲的上升沿的輸入時(shí)鐘信號(hào)CLK_IN的反相版本。輸入時(shí)鐘信號(hào)CLK_IN的延遲的上升沿可以被轉(zhuǎn)換為在信號(hào)CKOUT2B中具有下降斜坡。

邊沿延遲信號(hào)CKOUT1B可以被送到變換器INV3的輸入。邊沿延遲信號(hào)CKOUT2B可以被送到變換器INV4的輸入。電容器(例如，C1)可以為變換器INV3的輸入提供濾波器(例如，對信號(hào)CKOUT1B進(jìn)行濾波)。電容器(例如，C2)可以為變換器INV4的輸入提供濾波器(例如，對信號(hào)CKOUT2B進(jìn)行濾波)。

變換器INV3可以響應(yīng)于信號(hào)CKOUT1B而生成信號(hào)(例如，CKOUT1)。變換器INV4可以響應(yīng)于信號(hào)CKOUT2B而生成信號(hào)(例如，CKOUT2)。變換器INV3可以將信號(hào)CKOUT1B的上升斜坡轉(zhuǎn)換成下降沿。對信號(hào)CKOUT1B的上升斜坡的轉(zhuǎn)換(例如，變換器INV3反轉(zhuǎn)信號(hào)的斜坡的中點(diǎn)和/或閾值)可以導(dǎo)致輸入時(shí)鐘信號(hào)CLK_IN的下降沿的延遲。在一個(gè)示例中，信號(hào)CKOUT1可以是輸入時(shí)鐘信號(hào)CLK_IN的具有延遲的下降沿的版本(例如，副本)。變換器INV4可以將信號(hào)CKOUT2B的下降斜坡轉(zhuǎn)換成上升沿。對信號(hào)CKOUT2B的下降斜坡的轉(zhuǎn)換(例如，變換器INV4反轉(zhuǎn)信號(hào)的斜坡的中點(diǎn)或閾值)可以導(dǎo)致輸入時(shí)鐘信號(hào)CLK_IN的上升沿的延遲。在一個(gè)示例中，信號(hào)CKOUT2可以是輸入時(shí)鐘信號(hào)CLK_IN的具有延遲的上升沿的版本(例如，副本)。

可以實(shí)現(xiàn)門180。門180可以是被配置為結(jié)合子信號(hào)CKOUT1和子信號(hào)CKOUT2的邏輯門。門180可以被配置為實(shí)現(xiàn)異或(XOR)運(yùn)算。在一個(gè)示例中，門180可以是XOR門。在一些實(shí)施例中，XOR門180可以是反相的(例如，同或(XNOR)門)。門180可以響應(yīng)于信號(hào)CKOUT1和信號(hào)CKOUT2而生成信號(hào)OUT1。信號(hào)CKOUT1和信號(hào)CKOUT2可以分別從變換器INV3和變換器INV4被送到門180。

在一些實(shí)施例中，在輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in小于閾值頻率f_th的情況下，門180的XOR運(yùn)算可以在中間信號(hào)OUT1的波形上產(chǎn)生脈沖。在一些實(shí)施例中，在輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in大于閾值頻率f_th的情況下，門180的XOR運(yùn)算可以產(chǎn)生中間信號(hào)OUT1的恒定波形。例如，當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in大于閾值頻率f_th時(shí)，信號(hào)CKOUT1B和/或信號(hào)CKOUT2B的下降斜坡和/或上升斜坡可以不跨越變換器INV3和/或變換器INV4的閾值。如果上升斜坡和/或下降斜坡不跨越變換器INV3和/或變換器INV4的閾值，則信號(hào)CKOUT1和/或信號(hào)CKOUT2可以具有恒定值(或穩(wěn)態(tài)值)。當(dāng)信號(hào)CKOUT1和/或信號(hào)CKOUT2具有穩(wěn)態(tài)值時(shí)，由門180進(jìn)行的XOR運(yùn)算可以導(dǎo)致具有恒定值的中間信號(hào)OUT1。

變換器INV1一般地實(shí)現(xiàn)了電流偏置iA和電流偏置iB。變換器INV2一般地實(shí)現(xiàn)了電流偏置iC和電流偏置iD。在一個(gè)示例中，偏置電流iA可以被實(shí)現(xiàn)為50uA的電流。在一個(gè)示例中，電流iB可以被實(shí)現(xiàn)為500uA的電流。在一個(gè)示例中，電流iC可以被實(shí)現(xiàn)為500uA的電流。在一個(gè)示例中，電流iD可以被實(shí)現(xiàn)為50uA的電流。變換器INV1和INV2可以被實(shí)現(xiàn)為并聯(lián)的。變換器INV1和INV2可以具有非對稱的充電/放電電流偏置。上方變換器INV1可以有較少的充電(或PMOS電流)。變換器INV1可以被實(shí)現(xiàn)為使信號(hào)CLK_IN的下降沿延遲，同時(shí)對上升沿具有很小的影響。下方變換器INV2可以有較少的放電(或NMOS電流)。變換器INV2可以使上升沿延遲，同時(shí)對下降沿具有很小的影響。

在一個(gè)示例中，信號(hào)CKOUT2B的慢速下降沿可以由較小的NMOS灌電流(sink current)iD和/或較大的PMOS拉電流(source current)iC確定。非對稱的拉/灌電流(例如，偏置電流iC和偏置電流iD)也可以導(dǎo)致較快速的上升沿。相似地，可以通過交換變換器INV1的拉電流的比率(例如，較大的NMOS拉電流iB和/或較小的PMOS拉電流iA)來確定信號(hào)CKOUT1B的慢速上升沿和/或快速下降沿?？梢赃x擇偏置電流(例如，iA、iB、iC和/或iD)以調(diào)整信號(hào)CKOUT2B的下降沿的斜坡和/或信號(hào)CKOUT1B的上升沿的斜坡。調(diào)整信號(hào)CKOUT2B的下降沿的斜坡和/或信號(hào)CKOUT1B的上升沿的斜坡可以確定閾值頻率f_th。

偏置電流(例如，iA、iB、iC和/或iD)可以確定信號(hào)CKOUT2B的較慢速下降沿和/或信號(hào)CKOUT1B的較慢速上升沿?？梢葬槍﹂撝殿l率f_th的具體值選擇偏置電流(例如，iA、iB、iC和/或iD)。一般地，較小的偏置電流值(例如，用于變換器INV1的偏置電流iA和/或用于變換器INV2的偏置電流iD)對信號(hào)CKOUI1B和/或信號(hào)CKOUT2B的邊沿的斜坡可以具有較大的影響(例如，選擇閾值頻率f_th)。在一個(gè)示例中，對于信號(hào)CKOUT1B，偏置電流iA的值為50uA并且偏置電流iB的值為400uA可以產(chǎn)生與偏置電流iA的值為50uA并且偏置電流iB的值為600uA相似的結(jié)果。在另一個(gè)示例中，對于信號(hào)CKOUT1B，偏置電流iA的值為40uA并且偏置電流iB的值為400uA可以產(chǎn)生與偏置電流iA的值為50uA并且偏置電流iB的值為500uA不同的結(jié)果。

變換器INV3和/或INV4可以是具有相等強(qiáng)度的PMOS和NMOS晶體管的簡單變換器。變換器INV3的輸出(例如，CKOUT1和CKOUT2)隨后可以通過門180進(jìn)行XOR運(yùn)算，以生成中間信號(hào)OUT1。信號(hào)OUT1可以具有恒定的波形。信號(hào)OUT1可以具有與輸入時(shí)鐘信號(hào)CLK_IN的上升沿和下降沿對應(yīng)的負(fù)脈沖。電路130的設(shè)計(jì)可以被配置為實(shí)現(xiàn)寬度大約為0.5/f_th的負(fù)脈沖。例如，構(gòu)件Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、C1和/或C2和/或偏置電流iA、iB、iC和/或iD可以被設(shè)計(jì)(例如，預(yù)定)為基于預(yù)定的閾值頻率f_th生成負(fù)脈沖。例如，閾值頻率f_th可以告知針對電路130的設(shè)計(jì)選擇的構(gòu)件和/或偏置電流。

參照圖4，示出脈沖成形電路的級2電路140的示例設(shè)計(jì)。電路140一般地包括變換器INV5和變換器INV6。在一些實(shí)施例中，電路140可以具有與電路130的一部分相似的實(shí)施方式(例如，具有較少的放電(或NMOS電流)的變換器INV2和/或變換器INV4的結(jié)合)。變換器INV5可以被實(shí)現(xiàn)為具有非對稱的充電/放電電流偏置。變換器INV6可以被實(shí)現(xiàn)為標(biāo)準(zhǔn)變換器(例如，常規(guī)變換器)。

變換器INV5一般地包括晶體管Q9、晶體管Q10、晶體管Q11和晶體管Q12。晶體管Q9和晶體管Q10可以被實(shí)現(xiàn)為PMOS晶體管。晶體管Q11和晶體管Q12可以被實(shí)現(xiàn)為NMOS晶體管。所實(shí)現(xiàn)的晶體管的具體類型可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。晶體管Q9可以接收信號(hào)(例如，VBP)。晶體管Q12可以接收信號(hào)(例如，VBN)。在一些實(shí)施例中，信號(hào)VBP可以是與信號(hào)VBP1和/或信號(hào)VBP2(相關(guān)于圖3所描述的)相同的信號(hào)和/或具有與其相同的值。在一些實(shí)施例中，信號(hào)VBN可以是與信號(hào)VBN1和/或VBN2(相關(guān)于圖3所描述的)相同的信號(hào)和/或具有與其相同的值。晶體管Q10和晶體管Q11可以接收信號(hào)OUT1。信號(hào)OUT1可以通過電路140的輸入152接收。

變換器INV5一般地實(shí)現(xiàn)偏置電流iE和偏置電流iF。在一個(gè)示例中，電流iE可以被實(shí)現(xiàn)為500uA的電流。在一個(gè)示例中，電流iF可以被實(shí)現(xiàn)為50uA的電流。電流iE和/或電流iF可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

變換器INV5可以生成信號(hào)(例如，OUT1B)。信號(hào)OUT1B可以被實(shí)現(xiàn)為子信號(hào)。在一個(gè)示例中，信號(hào)OUT1B可以是具有延遲邊沿的中間信號(hào)OUT1的反相版本(例如，當(dāng)中間信號(hào)OUT1具有脈沖時(shí))。中間信號(hào)OUT1的延遲邊沿可以被轉(zhuǎn)換為在信號(hào)OUT1B中具有斜坡。在另一個(gè)示例中，信號(hào)OUT1B可以是具有恒定值的中間信號(hào)OUT1的反相版本(例如，當(dāng)中間信號(hào)OUT1為恒定值時(shí))。

在一個(gè)示例中，信號(hào)OUT1B的慢速沿可以由NMOS灌電流iF和/或PMOS拉電流iE之比確定。對于變換器INV5，非對稱的灌/拉電流(例如，偏置電流iE和偏置電流iF)可以具有與相關(guān)于圖3所描述的偏置電流(例如，iA、iB、iC和/或iD)相似的效果。

變換器INV5可以響應(yīng)于中間信號(hào)OUT1而生成信號(hào)OUT1B。信號(hào)OUT1B可以被送到變換器INV6的輸入。電容器(例如，C3)可以為變換器INV6的輸入提供濾波器(例如，對信號(hào)OUT1B濾波)。變換器INV6可以響應(yīng)于信號(hào)OUT1B而生成信號(hào)OUT2。信號(hào)OUT2可以被送到電路140的輸出112。

變換器INV6可以將信號(hào)OUT1B的斜坡轉(zhuǎn)換成邊沿。對信號(hào)OUT1B的斜坡的轉(zhuǎn)換(例如，變換器INV6反轉(zhuǎn)信號(hào)的斜坡的中點(diǎn)或閾值)可以導(dǎo)致邊沿的延遲。由于中間信號(hào)OUT1的負(fù)脈沖的寬度可以大約為0.5/f_th，因而當(dāng)中間信號(hào)OUT1具有脈沖時(shí)，使脈沖的邊沿延遲可以導(dǎo)致信號(hào)OUT2的恒定值。信號(hào)OUT1B的斜坡可以不跨越變換器INV6的閾值。由于斜坡不跨越變換器INV6的閾值，因而信號(hào)OUT2可以具有恒定值(或穩(wěn)態(tài)值)。在一些實(shí)施例中，當(dāng)信號(hào)OUT1為恒定值(或穩(wěn)態(tài)值)時(shí)，變換器INV5和/或變換器INV6可以反轉(zhuǎn)該恒定值，從而產(chǎn)生恒定值。

電路140可以被配置為去除信號(hào)OUT1上的負(fù)脈沖(若存在)。在一個(gè)示例中，當(dāng)在中間信號(hào)OUT1上存在負(fù)脈沖時(shí)(例如，f_in<f_th時(shí)的情形)，在信號(hào)OUT2上可以產(chǎn)生邏輯“高”。當(dāng)信號(hào)OUT1為恒定的“低”時(shí)(例如，f_in>f_th的情形)，在信號(hào)OUT2上可以產(chǎn)生邏輯“低”。例如，構(gòu)件Q9、Q10、Q11、Q12和/或C3和/或偏置電流iE和/或iF可以被設(shè)計(jì)(例如，預(yù)定)為基于中間信號(hào)OUT1的波形的形狀生成控制信號(hào)OUT2。

參照圖5，示出了示意圖200，示意圖200例示了脈沖成形電路130的工作原理。示出了當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in小于閾值頻率f_th時(shí)，級1脈沖成形電路130中的信號(hào)的示例波形。波形202可以表示信號(hào)CLK_IN的一個(gè)示例(當(dāng)f_in<f_th時(shí))。波形204可以表示信號(hào)CKOUT2B的一個(gè)示例(當(dāng)f_in<f_th時(shí))。波形206可以表示信號(hào)CKOUT2的一個(gè)示例(當(dāng)f_in<f_th時(shí))。波形208可以表示信號(hào)CKOUT1B的一個(gè)示例(當(dāng)f_in<f_th時(shí))。波形210可以表示信號(hào)CKOUT1的一個(gè)示例(當(dāng)f_in<f_th時(shí))。波形212可以表示信號(hào)OUT1的一個(gè)示例(當(dāng)f_in<f_th時(shí))。示出各種波形202-212作為代表性的示例。各種波形202-212的形狀可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

CLK_IN波形202可以在頻率f_in處工作。CLK_IN波形202被示出為具有方形波形。CLK_IN波形202可以包括上升沿220a-220b、下降沿222a-222b和/或另外的上升沿和下降沿(未示出)。

CKOUT2B波形204可以表示通過變換器INV2之后的信號(hào)CLK_IN。CKOUT2B波形204可以相對于CLK_IN波形202反轉(zhuǎn)。CKOUT2B波形204可以包括下降斜坡224a-224b、上升沿226a-226b和/或另外的上升沿和下降斜坡(未示出)。下降斜坡224a-224b被示出為大約在與CLK_IN波形202的上升沿220a-220b的轉(zhuǎn)變對應(yīng)的時(shí)刻開始下降(例如，從邏輯“高”到邏輯“低”轉(zhuǎn)變)。上升沿226a-226b被示出為大約在與CLK_IN波形202的下降沿222a-222b的轉(zhuǎn)變對應(yīng)的時(shí)刻開始轉(zhuǎn)變(例如，從邏輯“低”到邏輯“高”轉(zhuǎn)變)。

示出直線228。直線228可以表示變換器INV4的閾值。在一個(gè)示例中，當(dāng)CKOUT2B波形204在直線228以上時(shí)，變換器INV4可以將信號(hào)反轉(zhuǎn)為邏輯“低”。在另一個(gè)示例中，當(dāng)CKOUT2B波形204在直線228以下時(shí)，變換器INV4可以將信號(hào)反轉(zhuǎn)為邏輯“高”。在CKOUT2B波形204上示出閾值點(diǎn)230a-230b。閾值點(diǎn)230a-230b可以表示變換器INV4可以執(zhí)行轉(zhuǎn)變(例如，從邏輯“低”到邏輯“高”)的點(diǎn)。在CLK_IN波形202的相應(yīng)上升沿220a-220b之后的時(shí)刻示出CKOUT2B波形204的閾值點(diǎn)230a-230b。

CKOUT2波形206可以一般地相對于CKOUT2B波形204反轉(zhuǎn)。CKOUT2波形206可以包括上升沿232a-232b、下降沿234a-234b和/或另外的上升沿和下降沿(未示出)。CKOUT2波形206可以是CLK_IN波形202的具有延遲的上升沿232a-232b的副本。例如，與CLK_IN波形202的下降沿222a-222b相比，CKOUT2波形206的下降沿234a-234b可以具有小的變化。

在CKOUT2波形206中的延遲的上升沿232a-232b可以對應(yīng)于CKOUT2B波形204的閾值點(diǎn)230a-230b。在一個(gè)示例中，延遲的上升沿232a可以響應(yīng)于下降斜坡224a跨越閾值點(diǎn)230a而轉(zhuǎn)變。當(dāng)CKOUT2B波形204具有大于閾值直線228的值時(shí)，CKOUT2波形206可以為邏輯“低”。類似地，當(dāng)CKOUT2B波形204具有小于閾值直線228的值時(shí)，CKOUT2波形206可以為邏輯“高”。CKOUT2波形206的下降沿234a-234b可以對應(yīng)于CLK_IN波形202的下降沿222a-222b(和CKOUT2B波形204的上升沿226a-226b)。

CKOUT2B波形204可以響應(yīng)于變換器INV2而一般地相對于CLK_IN波形202反轉(zhuǎn)(例如，CLK_IN波形202的第一反轉(zhuǎn))。CKOUT2波形206可以響應(yīng)于變換器INV4而一般地相對于CKOUT2B波形204反轉(zhuǎn)，并且可以一般地對應(yīng)于CLK_IN波形202(例如，CLK_IN波形202的第二反轉(zhuǎn))。變換器INV2和/或變換器INV4可以修改CLK_IN波形202，以生成具有延遲的上升沿232a-232b的CKOUT2波形206。

CKOUT1B波形208可以表示通過變換器INV1之后的信號(hào)CLK_IN。CKOUT1B波形208可以相對于CLK_IN波形202反轉(zhuǎn)。CKOUT1B波形208可以包括下降沿236a-236b、上升斜坡238a-238b和/或另外的下降沿和上升斜坡(未示出)。上升斜坡238a-238b被示出為大約在與CLK_IN波形202的下降沿222a-222b的轉(zhuǎn)變對應(yīng)的時(shí)刻開始上升(例如，從邏輯“低”到邏輯“高”轉(zhuǎn)變)。下降沿236a-236b被示出為大約在與CLK_IN波形202的上升沿220a-220b的轉(zhuǎn)變對應(yīng)的時(shí)刻開始轉(zhuǎn)變(例如，從邏輯“高”到邏輯“低”轉(zhuǎn)變)。

示出直線240。直線240可以表示變換器INV3的閾值。在一個(gè)示例中，當(dāng)CKOUT1B波形208位于直線240以上時(shí)，變換器INV3可以將信號(hào)反轉(zhuǎn)為邏輯“低”。在另一個(gè)示例中，當(dāng)CKOUT1B波形208位于直線240以下時(shí)，變換器INV3可以將信號(hào)反轉(zhuǎn)為邏輯“高”。在CKOUT1B波形208上示出閾值點(diǎn)242a-242b。閾值點(diǎn)242a-242b可以表示變換器INV3可以執(zhí)行轉(zhuǎn)變(例如，從邏輯“高”到邏輯“低”)的點(diǎn)。在CLK_IN波形202的相應(yīng)下降沿222a-222b之后的時(shí)刻示出CKOUT1B波形208的閾值點(diǎn)242a-242b。

CKOUT1波形210可以一般地相對于CKOUT1B波形208反轉(zhuǎn)。CKOUT1波形210可以包括上升沿244a-244b、下降沿246a-246b和/或另外的上升沿和下降沿(未示出)。CKOUT1波形210可以是CLK_IN波形202的具有延遲的下降沿246a-246b的副本。例如，與CLK_IN波形202的上升沿220a-220b相比，CKOUT1波形210的上升沿244a-244b可以具有小的改變。

CKOUT1波形210中的延遲的下降沿246a-246b可以對應(yīng)于CKOUT1B波形208的閾值點(diǎn)242a-242b。在一個(gè)示例中，延遲的下降沿246a可以響應(yīng)于上升斜坡238a跨越閾值點(diǎn)242a而轉(zhuǎn)變。當(dāng)CKOUT1B波形208具有大于閾值直線240的值時(shí)，CKOUT1波形210可以為邏輯“低”。相似地，當(dāng)CKOUT1B波形208具有小于閾值直線240的值時(shí)，CKOUT1波形210可以為邏輯“高”。CKOUT1波形210的上升沿244a-244b可以對應(yīng)于CLK_IN波形202的上升沿220a-220b(和CKOUT1B波形208的下降沿236a-236b)。

CKOUT1B波形208可以響應(yīng)于變換器INV1而一般地相對于CLK_IN波形202反轉(zhuǎn)(例如，CLK_IN波形202的第一反轉(zhuǎn))。CKOUT1波形210可以響應(yīng)于變換器INV3而一般地相對于CKOUT1B波形208反轉(zhuǎn)，并且可以一般地對應(yīng)于CLK_IN波形202(例如，CLK_IN波形202的第二反轉(zhuǎn))。變換器INV1和/或變換器INV3可以修改CLK_IN波形202，以生成具有延遲的下降沿246a-246b的CKOUT1波形210。

OUT1波形212可以是CKOUT1波形210和CKOUT2波形206的經(jīng)XOR(且經(jīng)反轉(zhuǎn))的結(jié)果的一個(gè)代表性示例。在一個(gè)示例中，當(dāng)CKOUT2波形206和CKOUT1波形210兩者均為邏輯“低”或均為邏輯“高”時(shí)，OUT1波形212可以為邏輯“高”值。在另一個(gè)示例中，當(dāng)CKOUT2波形206為邏輯“低”且CKOUT1波形210為邏輯“高”時(shí)，OUT1波形212可以為邏輯“低”值。在又一個(gè)示例中，當(dāng)CKOUT2波形206為邏輯“高”且CKOUT1波形210為邏輯“低”時(shí)，OUT1波形212可以為邏輯“低”值。

OUT1波形212可以具有負(fù)脈沖。第一負(fù)脈沖被示出為具有下降沿248a和上升沿250a。第二負(fù)脈沖被示出為具有下降沿248b和上升沿250b。OUT1波形212可以具有另外的負(fù)脈沖。

OUT1波形212的負(fù)脈沖可以對應(yīng)于CLK_IN波形202的每個(gè)上升沿220a-220b和下降沿222a-222b。在一個(gè)示例中，第一負(fù)脈沖可以對應(yīng)于CLK_IN波形202的上升沿220a而開始(例如，下降沿248a)，并且對應(yīng)于CKOUT2B波形204的閾值點(diǎn)230a而結(jié)束(例如，上升沿250a)。在另一個(gè)示例中，第二負(fù)脈沖可以對應(yīng)于CLK_IN波形202的下降沿222a而開始(例如，下降沿248b)，并且對應(yīng)于CKOUT1B波形208的閾值點(diǎn)242a而結(jié)束(例如，上升沿250b)?？梢曰卺槍Φ谝幻}沖成形級電路130所選擇的構(gòu)件(例如，Q1-Q8、VBP1-VBP2、VBN1-VBN2、C1-C2、INV3、INV4、門180等)和/或所選擇的偏置電流(例如，iA、iB、iC、iD等)來確定負(fù)脈沖的寬度。在一些實(shí)施例中，第一脈沖成形級電路130的構(gòu)件可以被選擇用于生成寬度大約為0.5/f_th的負(fù)脈沖。

參照圖6，示出了示意圖200’，示意圖200’例示了脈沖成形電路130的工作原理的一個(gè)可替代示例。示出了當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in大于閾值頻率f_th時(shí)，在級1脈沖成形電路130中的信號(hào)的示例波形。波形202’可以表示信號(hào)CLK_IN的一個(gè)示例(當(dāng)f_in>f_th時(shí))。波形204’可以表示信號(hào)CKOUT2B的一個(gè)示例(當(dāng)f_in>f_th時(shí))。波形206’可以表示信號(hào)CKOUT2的一個(gè)示例(當(dāng)f_in>f_th時(shí))。波形208’可以表示信號(hào)CKOUT1B的一個(gè)示例(當(dāng)f_in>f_th時(shí))。波形210’可以表示信號(hào)CKOUT1的一個(gè)示例(當(dāng)f_in>f_th時(shí))。波形212’可以表示信號(hào)OUT1的一個(gè)示例(當(dāng)f_in>f_th時(shí))。示出各種波形202’-212’作為代表性的示例。各種波形202’-212’的形狀可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

CLK_IN波形202’可以與CLK_IN波形202相似。CLK_IN波形202’可以具有比CLK_IN波形202更高的頻率。CKOUT2B波形204’可以表示通過變換器INV2之后的信號(hào)CLK_IN。由于頻率f_in大于閾值頻率f_th，因而CKOUT2B波形204’的下降斜坡224a’可以不跨越閾值直線228。例如，在達(dá)到閾值點(diǎn)之前可以出現(xiàn)上升沿226a’。由于閾值直線228從未被跨越，因而CKOUT2B波形204’可以在直線228以上。變換器INV4可以將CKOUT2B波形204’反轉(zhuǎn)為邏輯“低”。CKOUT2波形206’被示出為邏輯“低”電壓。

CKOUT1B波形208’可以表示通過變換器INV1之后的信號(hào)CLK_IN。由于頻率f_in大于閾值頻率f_th，CKOUT1B波形208’的上升斜坡238’可以不跨越閾值直線240。例如，在達(dá)到閾值點(diǎn)之前可以出現(xiàn)下降沿236a’。由于閾值直線240從未被跨越，因而CKOUT1B波形208’可以在直線240以下。變換器INV3可以將CKOUT1B波形208’反轉(zhuǎn)為邏輯“高”。CKOUT1波形210’被示出為邏輯“高”電壓。

OUT1波形212’被示出為恒定的邏輯“低”電壓。當(dāng)CKOUT2波形206’為恒定的邏輯“低”電壓并且CKOUT1波形210’為恒定的邏輯“高”電壓時(shí)，門180可以執(zhí)行XOR運(yùn)算(例如，邏輯“高”的結(jié)果)。門180還可以反轉(zhuǎn)波形，從而產(chǎn)生中間信號(hào)OUT1的邏輯“低”電壓。

參照圖7，示出了示意圖300，示意圖300例示了脈沖成形電路140的工作原理的示例波形。示出了當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in小于閾值頻率f_th時(shí)，級2脈沖成形電路140中的信號(hào)(和信號(hào)CLK_IN)的示例波形。波形202可以表示信號(hào)CLK_IN的一個(gè)示例(當(dāng)f_in<f_th時(shí))。波形212可以表示信號(hào)OUT1的一個(gè)示例(當(dāng)f_in<f_th時(shí))。波形320可以表示信號(hào)OUT2的一個(gè)示例(當(dāng)f_in<f_th時(shí))。示出各種波形202、212和/或320作為代表性的示例。各種波形202、212和/或320的形狀可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

CLK_IN波形202可以具有比閾值頻率f_th小的頻率f_in(例如，相關(guān)于圖5所描述的)。OUT1波形212被示出為具有負(fù)脈沖302a-302d。OUT1波形212可以具有另外的負(fù)脈沖。OUT1波形212的負(fù)脈沖302a-302d可以對應(yīng)于CLK_IN波形202的每個(gè)上升沿220a-220b和下降沿222a-222b(例如，相關(guān)于圖5所描述的)。在所示出的示例中，負(fù)脈沖302a-302d的寬度可以大約為0.5/f_th。

級2脈沖成形電路140的輸入152可以接收OUT1波形212。變換器INV5可以修改OUT1波形212，以生成信號(hào)OUT1B。變換器INV5可以反轉(zhuǎn)OUT1波形212和/或使下降沿248a-248b延遲(例如，在反轉(zhuǎn)的信號(hào)OUT1B中產(chǎn)生上升斜坡)。信號(hào)OUT1B可以具有與CKOUT1B波形208’相似的波形(例如，相關(guān)于圖6所描述的)。由于負(fù)脈沖302a-302d的寬度可以大約為0.5/f_th，因而反轉(zhuǎn)的信號(hào)OUT1B的延遲的上升斜坡可以不跨越變換器INV6的閾值。例如，信號(hào)OUT1B可以保持在變換器INV6的閾值以下。

變換器INV6可以反轉(zhuǎn)信號(hào)OUT1B。由于信號(hào)OUT1B可以保持在變換器INV6的閾值以下，因而變換器INV6可以將信號(hào)反轉(zhuǎn)為邏輯“高”值。變換器INV6可以生成OUT2波形320。OUT2波形320可以具有邏輯“高”電壓。OUT2波形320的邏輯“高”電壓可以由級2脈沖成形電路140響應(yīng)于OUT1波形212的負(fù)脈沖302a-302d(以及任意其他附加的負(fù)脈沖)而生成。例如，OUT2波形320的邏輯“高”電壓可以指示OUT1波形具有負(fù)脈沖302a-302d(例如，信號(hào)CLK_IN的頻率f_in小于閾值頻率f_th)。

參照圖8，示出了示意圖300’，示意圖300’例示了脈沖成形電路140的工作原理的示例波形。示出了當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in大于閾值頻率f_th時(shí)，級2脈沖成形電路140中的信號(hào)(和信號(hào)CLK_IN)的示例波形。波形202’可以表示信號(hào)CLK_IN的一個(gè)示例(當(dāng)f_in>f_th時(shí))。波形212’可以表示信號(hào)OUT1的一個(gè)示例(當(dāng)f_in>f_th時(shí))。波形320’可以表示信號(hào)OUT2的一個(gè)示例(當(dāng)f_in>f_th時(shí))。示出各種波形202’、212’和/或320’作為代表性的示例。各種波形202’、212’和/或320’的形狀可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

CLK_IN波形202’可以具有比閾值頻率f_th大的頻率f_in(例如，相關(guān)于圖6所描述的)。OUT1波形212’被示出為具有恒定的邏輯“低”電壓(例如，相關(guān)于圖6所描述的)。級2脈沖成形電路140的輸入152可以接收OUT1波形212’。變換器INV5可以修改OUT1波形212’以生成信號(hào)OUT1B。變換器INV5可以反轉(zhuǎn)OUT1波形212’。信號(hào)OUT1B可以具有與CKOUT1波形210’相似的波形(例如，相關(guān)于圖6所描述的)。例如，信號(hào)OUT1B可以是恒定的邏輯“高”電壓。

變換器INV6可以反轉(zhuǎn)信號(hào)OUT1B。變換器INV6可以將信號(hào)反轉(zhuǎn)為邏輯“低”值。變換器INV6可以生成OUT2波形320’。OUT2波形320’可以具有邏輯“低”電壓。OUT2波形320’的邏輯“低”電壓可以由級2脈沖成形電路140響應(yīng)于OUT1波形212’的邏輯“低”電壓而生成。例如，OUT2波形320’的邏輯“低”電壓可以指示OUT1波形212’不具有負(fù)脈沖(例如，信號(hào)CLK_IN的頻率f_in大于閾值頻率f_th)。

參照圖9，示出了示意圖300”，示意圖300”例示了脈沖成形電路140的工作原理的示例波形。示出了當(dāng)輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in接近于閾值頻率f_th時(shí)，級2脈沖成形電路140中的信號(hào)(和信號(hào)CLK_IN)的示例波形。例如，輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in可以接近于閾值頻率f_th，但仍然小于閾值頻率f_th。波形202”可以表示信號(hào)CLK_IN的一個(gè)示例(當(dāng)f_in接近于f_th且f_in<f_th時(shí))。波形212”可以表示信號(hào)OUT1的一個(gè)示例(當(dāng)f_in接近于f_th且f_in<f_th時(shí))。波形320”可以表示信號(hào)OUT2的一個(gè)示例(當(dāng)f_in接近于f_th且f_in<f_th時(shí))。示出各種波形202”、212”和/或320”作為代表性的示例。各種波形202”、212”和/或320”的形狀可以根據(jù)具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)改變。

OUT1波形212”被示出為具有負(fù)脈沖302a”-302c”。OUT1波形212”可以具有另外的負(fù)脈沖。OUT1波形212”的負(fù)脈沖302a”-302c”可以對應(yīng)于CLK_IN波形202”的每個(gè)上升沿220a”-220b”和下降沿222a”-222b”。在所示出的示例中，負(fù)脈沖的寬度302a”-302c”可以大約為0.5/f_th。

級2脈沖成形電路140的輸入152可以接收OUT1波形212”。變換器INV5可以修改OUT1波形212”以生成信號(hào)OUT1B。變換器INV5可以反轉(zhuǎn)OUT1波形212”和/或使下降沿248a”-248b”延遲(例如，在反轉(zhuǎn)的信號(hào)OUT1B中產(chǎn)生上升斜坡)。信號(hào)OUT1B可以具有與CKOUT1B波形208’相似的波形(例如，相關(guān)于圖6所描述的)。由于負(fù)脈沖的寬度302a”-302c”可以大約為0.5/f_th，反轉(zhuǎn)的信號(hào)OUT1B的延遲的上升斜坡可以不跨越變換器INV6的閾值。例如，信號(hào)OUT1B可以保持在變換器INV6的閾值以下。

變換器INV6可以反轉(zhuǎn)信號(hào)OUT1B。由于信號(hào)OUT1B可以保持在變換器INV6的閾值以下，因而變換器INV6可以將信號(hào)反轉(zhuǎn)為邏輯“高”值。變換器INV6可以生成OUT2波形320”。OUT2波形320”可以具有邏輯“高”電壓。OUT2波形320”的邏輯“高”電壓可以由級2脈沖成形電路140響應(yīng)于OUT1波形212”的負(fù)脈沖302a”-302c”(以及任意其他另外的負(fù)脈沖)而生成。例如，OUT2波形320”的邏輯“高”電壓可以指示OUT1波形具有負(fù)脈沖302a”-302c”(例如，信號(hào)CLK_IN的頻率f_in小于閾值頻率f_th)，即使在信號(hào)CLK_IN的頻率f_in接近于閾值頻率f_th時(shí)。

參照圖10，示出了示意圖400，示意圖400例示了在輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in在高于f_th的頻率與低于f_th的頻率之間切換時(shí)的仿真結(jié)果。示出信號(hào)CLK_IN的電壓(以V度量)的仿真波形，仿真波形包括部分402、部分404、部分406、部分408和/或部分410。示出信號(hào)OUT2的電壓(以mV度量)的仿真波形，仿真波形包括部分420、部分422、部分424、部分426和/或部分428。信號(hào)OUT2的仿真波形可以表示頻率檢測器100的輸出控制信號(hào)。相對于輸入時(shí)鐘信號(hào)CLK_IN的頻率f_in的頻率變化，頻率檢測器100可以具有非?？焖俚捻憫?yīng)。例如，信號(hào)OUT2的響應(yīng)可以在輸入時(shí)鐘信號(hào)CLK_IN的幾個(gè)周期(例如，一個(gè)或兩個(gè)周期)內(nèi)更新。

在所示的示例中，仿真波形CLK_IN的部分402可以具有比閾值頻率f_th小的頻率f_in。部分402可以開始于大約0.25us并結(jié)束于大約0.50us。在所示的示例中，仿真波形CLK_IN的部分404可以具有比閾值頻率f_th大的頻率f_in。部分404可以開始于大約0.50us并結(jié)束于大約0.70us。例如，頻率f_in可以在大約0.50us處從小于f_th變?yōu)榇笥趂_th。

在所示的示例中，仿真波形CLK_IN的部分406可以具有比閾值頻率f_th小的頻率f_in。部分406可以開始于大約0.70us并結(jié)束于大約1.0us。例如，頻率f_in可以在大約0.70us處從大于f_th變?yōu)樾∮趂_th。

在所示的示例中，仿真波形CLK_IN的部分408可以具有比閾值頻率f_th大的頻率f_in。部分408可以開始于大約1.0us并結(jié)束于大約1.20us。例如，頻率f_in可以在大約1.0us處從小于f_th變?yōu)榇笥趂_th。

在所示的示例中，仿真波形CLK_IN的部分410可以具有比閾值頻率f_th小的頻率f_in。部分410可以開始于大約1.20us。例如，頻率f_in可以在大約1.20us處從大于f_th變?yōu)樾∮趂_th。

在所示的示例中，從大約0.25us一直到大約0.55us，仿真波形OUT2的部分420可以具有邏輯“高”值。在所示的示例中，從0.55us一直到大約0.75us，仿真波形OUT2的部分422可以具有邏輯“低”值。例如，仿真波形OUT2從邏輯“高”到邏輯“低”的轉(zhuǎn)變可以在大約0.55us處發(fā)生。由于頻率f_in在大約0.50us處從小于f_th變?yōu)榇笥趂_th，因而電路100對于頻率變化的響應(yīng)可以是大約0.05us。在比閾值頻率f_th大的頻率f_in處，電路100的響應(yīng)可以在信號(hào)CLK_IN的大約2個(gè)周期內(nèi)。

在所示的示例中，從大約0.75us一直到大約1.05us，仿真波形OUT2的部分424可以具有邏輯“高”值。例如，仿真波形OUT2從邏輯“低”的部分422到邏輯“高”的部分424的轉(zhuǎn)變可以在大約0.75us處發(fā)生。由于頻率f_in在大約0.70us處從大于f_th變?yōu)樾∮趂_th，因而電路100對于頻率變化的響應(yīng)可以是大約0.05us。在比閾值頻率f_th小的頻率f_in處，電路100的響應(yīng)可以在信號(hào)CLK_IN的大約1個(gè)周期內(nèi)。

在所示的示例中，從大約1.05us一直到大約1.25us，仿真波形OUT2的部分426可以具有邏輯“低”值。例如，仿真波形OUT2從邏輯“高”的部分424到邏輯“低”的部分426的轉(zhuǎn)變可以在大約1.05us處發(fā)生。由于頻率f_in在大約1.0us處從小于f_th變?yōu)榇笥趂_th，因而電路100對于頻率變化的響應(yīng)可以是大約0.05us。在比閾值頻率f_th大的頻率f_in處，電路100的響應(yīng)可以在信號(hào)CLK_IN的大約2個(gè)周期內(nèi)。

在所示的示例中，從大約1.25us處起，仿真波形OUT2的部分428可以具有邏輯“高”值。例如，仿真波形OUT2從邏輯“低”的部分426到邏輯“高”的部分428的轉(zhuǎn)變可以在大約1.25us處發(fā)生。由于頻率f_in在大約1.20us處從大于f_th變?yōu)樾∮趂_th，因而電路100對于頻率變化的響應(yīng)可以是大約0.05us。在比閾值頻率f_th小的頻率f_in處，電路100的響應(yīng)可以在信號(hào)CLK_IN的大約1個(gè)周期內(nèi)。

電路100中的脈沖成形電路130和/或脈沖成形電路140的另一個(gè)實(shí)施方式可以將不同強(qiáng)度和/或尺寸的PMOS/NMOS晶體管替代于不同的偏置電流用于變換器INV1、INV2、INV3、INV4、INV5和/或INV6。例如，選擇不同強(qiáng)度和/或尺寸的PMOS/NMOS晶體管和/或選擇不同的偏置電流可以被用于選擇預(yù)定的閾值頻率f_th。

快速響應(yīng)的無參考頻率檢測器100對于許多應(yīng)用是可以關(guān)鍵的。在一個(gè)示例中，頻率檢測器100可以被配置為啟用DDR4寄存器時(shí)鐘驅(qū)動(dòng)器(RCD)的實(shí)施方式，該DDR4寄存器時(shí)鐘驅(qū)動(dòng)器需要快速檢測以確定輸入時(shí)鐘是在預(yù)定的閾值頻率以上還是以下。在沒有外部參考時(shí)鐘信號(hào)時(shí)，電路100可以為對將輸入時(shí)鐘與已知頻率相比較的快速檢測提供新的解決方案。

在本文中，在結(jié)合“是”和動(dòng)詞來使用術(shù)語“可以”和“一般地”時(shí)，意在傳達(dá)這樣的意圖：該描述是示例性的，并且應(yīng)被認(rèn)為足夠?qū)挿阂院w本公開所給出的具體示例以及能夠基于本公開得出的可替代的示例。本文所使用的術(shù)語“可以”和“一般地”不應(yīng)被解釋為必然暗示著省略相應(yīng)元件的需要或可能性。

本實(shí)用新型的各種信號(hào)一般為“開”(例如，數(shù)字的高(HIGH)或1)或“關(guān)”(例如，數(shù)字的低(LOW)或0)。但是，信號(hào)的開(例如，啟用)和關(guān)(例如，禁用)狀態(tài)的具體極性可以被調(diào)整(例如，反相)，以滿足具體實(shí)施方式的設(shè)計(jì)標(biāo)準(zhǔn)。另外，還可以添加變換器以改變信號(hào)的具體極性。

盡管已經(jīng)在DDR4應(yīng)用的背景下描述了本實(shí)用新型的實(shí)施例，但是本實(shí)用新型并不限于DDR4應(yīng)用，而是還可以應(yīng)用于其他高數(shù)據(jù)率的數(shù)字通信應(yīng)用中，在這些應(yīng)用中可能存在不同的傳輸線效應(yīng)、交叉耦合效應(yīng)、行波畸變、相位變化、阻抗失配和/或線路不平衡。本實(shí)用新型解決與高速通信、柔性時(shí)鐘結(jié)構(gòu)、指定的命令集以及有損傳輸線相關(guān)的顧慮?？梢灶A(yù)期，未來幾代的DDR將提供不斷增加的速度、更高的靈活性、附加的命令以及不同的傳輸特性。本實(shí)用新型還可以應(yīng)用于按照現(xiàn)有的(原先的)存儲(chǔ)器規(guī)范或者未來的存儲(chǔ)器規(guī)范實(shí)現(xiàn)的存儲(chǔ)器系統(tǒng)。

雖然已經(jīng)參考本實(shí)用新型的實(shí)施例具體地示出和描述了本實(shí)用新型，但是本領(lǐng)域技術(shù)人員將理解，在不背離本實(shí)用新型的范圍的情況下，可以對形式和細(xì)節(jié)進(jìn)行各種改變。