本實(shí)用新型屬于半導(dǎo)體集成電路中設(shè)計(jì)領(lǐng)域，尤其涉及一種多相非交疊時(shí)鐘產(chǎn)生電路。
背景技術(shù)：
：在開(kāi)關(guān)電容和電荷泵等電路中必不可少的單元是非交疊時(shí)鐘信號(hào)產(chǎn)生電路。在開(kāi)關(guān)電容電路中經(jīng)常需要使用兩相不交疊時(shí)鐘來(lái)控制電路的工作，這時(shí)鐘相位有相差，用來(lái)控制不同開(kāi)關(guān)在不同相位工作。非交疊時(shí)鐘信號(hào)產(chǎn)生電路的功能是產(chǎn)生互相不交疊的時(shí)鐘信號(hào)，避免時(shí)鐘信號(hào)控制的開(kāi)關(guān)同時(shí)開(kāi)啟，也由于一相時(shí)鐘較另一相提前關(guān)斷，減少了開(kāi)關(guān)的電荷注入效應(yīng)的影響。傳統(tǒng)的非交疊時(shí)鐘信號(hào)產(chǎn)生電路存在結(jié)構(gòu)相對(duì)復(fù)雜、功耗較高、占用面積大、可靠性低、不可移植、不可編程等缺陷。技術(shù)實(shí)現(xiàn)要素：本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種多相非交疊時(shí)鐘產(chǎn)生電路，結(jié)構(gòu)簡(jiǎn)單、功耗低、占用面積小、可靠性高、可編程、可移植。為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種多相非交疊時(shí)鐘產(chǎn)生電路，其特征是，由邏輯門(mén)電路產(chǎn)生多相非交疊時(shí)鐘信號(hào)。由邏輯門(mén)電路構(gòu)成產(chǎn)生兩相非交疊時(shí)鐘信號(hào)的兩相非交疊時(shí)鐘信號(hào)產(chǎn)生電路，包括第一與門(mén)and1、第一非門(mén)inv1、第二非門(mén)inv2、第一反相器INV1、第三反相器INV3、第二與門(mén)and2、第四非門(mén)inv4、第五非門(mén)inv5和第二反相器INV2；輸入信號(hào)IN作為第一與門(mén)and1的一路輸入，第一與門(mén)and1的輸出out1連接第一非門(mén)inv1的輸入端，第一非門(mén)inv1的輸出端連接第二非門(mén)inv2的輸入端，第二非門(mén)inv2的輸出端與第一反相器INV1的輸入端連接并同時(shí)作為第二與門(mén)and2的另一路輸入信號(hào)in4，第一反相器INV1的輸出為第一時(shí)鐘信號(hào)CC0；輸入信號(hào)IN經(jīng)第三反相器INV3反相后的信號(hào)作為第二與門(mén)and2的一路輸入信號(hào)in3；第二與門(mén)and2的輸出out2連接第四非門(mén)inv4的輸入端，第四非門(mén)inv4的輸出端連接第五非門(mén)inv5的輸入端，第五非門(mén)inv5的輸出端與第二反相器INV2的輸入端連接并同時(shí)作為第一與門(mén)and1的另一路輸入信號(hào)in2，第二反相器INV2的輸出為第二時(shí)鐘信號(hào)CC1；第一時(shí)鐘信號(hào)CC0和第二時(shí)鐘信號(hào)CC1即為兩相非交疊時(shí)鐘信號(hào)。由邏輯門(mén)電路構(gòu)成產(chǎn)生四相非交疊時(shí)鐘信號(hào)的四相非交疊時(shí)鐘信號(hào)產(chǎn)生電路，包括第一與非門(mén)G1、第二非門(mén)G2、第三與非門(mén)G3、第四或非門(mén)G4、第五或非門(mén)G5和第六非門(mén)G6；輸入的信號(hào)包括主時(shí)鐘信號(hào)CLKA，比主時(shí)鐘信號(hào)CLKA延時(shí)第一設(shè)定時(shí)間的第一延時(shí)時(shí)鐘信號(hào)CLKB，比第一延時(shí)時(shí)鐘信號(hào)CLKB延時(shí)第二設(shè)定時(shí)間的第二延時(shí)時(shí)鐘信號(hào)CLKC，比第二延時(shí)時(shí)鐘信號(hào)CLKC延時(shí)第三設(shè)定時(shí)間的第三延時(shí)時(shí)鐘信號(hào)CLKD；主時(shí)鐘信號(hào)CLKA與第三延時(shí)時(shí)鐘信號(hào)CLKD輸入到第一與非門(mén)G1的輸入端，第一與非門(mén)G1的輸出端連接到第二非門(mén)G2的輸入端，第二非門(mén)G2的輸出端信號(hào)為第一時(shí)鐘信號(hào)CLKOUT1；第二延時(shí)時(shí)鐘信號(hào)CLKC與第一延時(shí)時(shí)鐘信號(hào)CLKB輸入到第三與非門(mén)G3的輸入端，第三與非門(mén)G3的輸出端信號(hào)為第二時(shí)鐘信號(hào)CLKOUT2；第三延時(shí)時(shí)鐘信號(hào)CLKD與主時(shí)鐘信號(hào)CLKA輸入到第四或非門(mén)G4的輸入端，第四或非門(mén)G4的輸出端信號(hào)為第三時(shí)鐘信號(hào)CLKOUT3；第二延時(shí)時(shí)鐘信號(hào)CLKC與第一延時(shí)時(shí)鐘信號(hào)CLKB輸入到第五或非門(mén)G5的輸入端，第五或非門(mén)G5的輸出端連接到第六非門(mén)G6的輸入端，第六非門(mén)G6的輸出端信號(hào)為第四時(shí)鐘信號(hào)CLKOUT4；第一時(shí)鐘信號(hào)CLKOUT1、第二時(shí)鐘信號(hào)CLKOUT2、第三時(shí)鐘信號(hào)CLKOUT3和第四時(shí)鐘信號(hào)CLKOUT4即為四相非交疊時(shí)鐘信號(hào)。主時(shí)鐘信號(hào)CLKA經(jīng)過(guò)第一延時(shí)單元D1延時(shí)第一設(shè)定時(shí)間生成第一延時(shí)時(shí)鐘信號(hào)CLKB。第一延時(shí)時(shí)鐘信號(hào)CLKB經(jīng)過(guò)第二延時(shí)單元D2延時(shí)第二設(shè)定時(shí)間生成第二延時(shí)時(shí)鐘信號(hào)CLKC。第二延時(shí)時(shí)鐘信號(hào)CLKC經(jīng)過(guò)第二延時(shí)單元D3延時(shí)第三設(shè)定時(shí)間生成第三延時(shí)時(shí)鐘信號(hào)CLKD。本實(shí)用新型所達(dá)到的有益效果：本實(shí)用新型的多相非交疊時(shí)鐘產(chǎn)生電路，利用延時(shí)單元將主時(shí)鐘信號(hào)延時(shí)生成一個(gè)延時(shí)時(shí)鐘信號(hào)，并通過(guò)與非門(mén)、或非門(mén)及非門(mén)等器件產(chǎn)生多相非交疊時(shí)鐘，通過(guò)延時(shí)單元的延時(shí)Td進(jìn)行調(diào)節(jié)，Td調(diào)節(jié)通過(guò)可編程的方式來(lái)調(diào)節(jié)，擴(kuò)大了電路的應(yīng)用范圍。該電路相較傳統(tǒng)非交疊時(shí)鐘信號(hào)電路具有結(jié)構(gòu)簡(jiǎn)單、功耗低、占用面積小、可靠性高、可編程、可移植等特點(diǎn)。附圖說(shuō)明圖1為本實(shí)用新型所述兩相非交疊時(shí)鐘產(chǎn)生電路。圖2為本實(shí)用新型所述與非門(mén)及時(shí)鐘。圖3為本實(shí)用新型所述兩相非交疊時(shí)鐘仿真結(jié)果及局部放大圖。圖4為實(shí)用新型所述四相非交疊時(shí)鐘信號(hào)產(chǎn)生電路示意圖。圖5為本實(shí)用新型所述四相非交疊時(shí)鐘信號(hào)產(chǎn)生電路波形圖。具體實(shí)施方式下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說(shuō)明本實(shí)用新型的技術(shù)方案，而不能以此來(lái)限制本實(shí)用新型的保護(hù)范圍。以下以一種兩相和四相非交疊時(shí)鐘信號(hào)產(chǎn)生電路為例結(jié)合附圖對(duì)本實(shí)用新型進(jìn)行詳細(xì)說(shuō)明。實(shí)施例1一種兩相非交疊時(shí)鐘信號(hào)產(chǎn)生電路。電路結(jié)構(gòu)如圖1所示。在開(kāi)關(guān)電容電路中經(jīng)常需要使用兩相不交疊時(shí)鐘來(lái)控制電路的工作，這兩個(gè)時(shí)鐘相位相差略大于180度，用來(lái)控制不同開(kāi)關(guān)在不同相位工作。非交疊時(shí)鐘產(chǎn)生的原理非常簡(jiǎn)單，對(duì)于一個(gè)與非門(mén)來(lái)說(shuō)，其電路結(jié)構(gòu)如圖2所示。對(duì)與門(mén)and1來(lái)說(shuō)，當(dāng)與門(mén)輸出電平由高變低時(shí)，輸入in1和in2需同時(shí)為高電平方可，同時(shí)輸入in1和in2由于反饋的作用存在一定的延遲時(shí)，因此電平在t1時(shí)刻時(shí)發(fā)生翻轉(zhuǎn)。當(dāng)與門(mén)輸出電平由低變高時(shí)，輸入in1和in2只需一端為低電平即發(fā)生翻轉(zhuǎn)，翻轉(zhuǎn)時(shí)間計(jì)為t2時(shí)刻。輸入信號(hào)IN作為與門(mén)and1的一路輸入in1。與門(mén)and1的輸出out1經(jīng)非門(mén)inv1和非門(mén)inv2后的信號(hào)in4，經(jīng)反相器INV1后輸出第一時(shí)鐘信號(hào)CC0，同時(shí)信號(hào)in4作為與門(mén)and2的另一路輸入信號(hào)。對(duì)與門(mén)and2來(lái)說(shuō)，輸入in4的信號(hào)與輸出out1同相，存在一定延遲，延遲時(shí)間為經(jīng)過(guò)非門(mén)inv1和inv2的時(shí)間，輸入in3為輸入信號(hào)IN經(jīng)一級(jí)反相器INV3的信號(hào)，分析過(guò)程同與門(mén)and1。與門(mén)and2的輸出out2經(jīng)非門(mén)inv4和非門(mén)inv5后的信號(hào)in2，經(jīng)反相器INV2后輸出第二時(shí)鐘信號(hào)CC1，同時(shí)信號(hào)in2作為與門(mén)and2的另一路輸入in2。因此從圖2中的時(shí)序圖可知，時(shí)鐘信號(hào)產(chǎn)生了非交疊。該電路主要利用與非門(mén)的特性來(lái)實(shí)現(xiàn)非交疊，而非交疊時(shí)間則由與、非門(mén)后的反相器INV1、INV2來(lái)決定。電路結(jié)果如圖3所示，從圖中可以看到，該電路結(jié)構(gòu)可以很好的實(shí)現(xiàn)時(shí)鐘的非交疊。實(shí)施例2如圖4所示，一種四相非交疊時(shí)鐘信號(hào)產(chǎn)生電路，該電路包括第一延時(shí)單元D1、第二延時(shí)單元D2、第三延時(shí)單元D3、與非門(mén)G1、非門(mén)G2、與非門(mén)G3、或非門(mén)G4、或非門(mén)G5和非門(mén)G6。其中，主時(shí)鐘信號(hào)CLKA經(jīng)過(guò)第一延時(shí)單元D1生成延時(shí)時(shí)鐘信號(hào)CLKB，延時(shí)時(shí)鐘信號(hào)CLKB經(jīng)過(guò)第二延時(shí)單元D2生成延時(shí)時(shí)鐘信號(hào)CLKC，延時(shí)時(shí)鐘信號(hào)CLKC經(jīng)過(guò)第二延時(shí)單元D3生成延時(shí)時(shí)鐘信號(hào)CLKD。主時(shí)鐘信號(hào)CLKA與延時(shí)時(shí)鐘信號(hào)CLKD輸入到與非門(mén)G1的輸入端，與非門(mén)G1的輸出端連接到非門(mén)G2的輸入端，非門(mén)G2的輸出端信號(hào)即為第一時(shí)鐘信號(hào)CLKOUT1；延時(shí)時(shí)鐘信號(hào)CLKC與延時(shí)時(shí)鐘信號(hào)CLKB輸入到與非門(mén)G3的輸入端，與非門(mén)G3的輸出端信號(hào)即為第二時(shí)鐘信號(hào)CLKOUT2；延時(shí)時(shí)鐘信號(hào)CLKD與主時(shí)鐘信號(hào)CLKA輸入到或非門(mén)G4的輸入端，或非門(mén)G4的輸出端信號(hào)即為第三時(shí)鐘信號(hào)CLKOUT3；延時(shí)時(shí)鐘信號(hào)CLKC與延時(shí)時(shí)鐘信號(hào)CLKB輸入到或非門(mén)G5的輸入端，或非門(mén)G5的輸出端連接到非門(mén)G6的輸入端，非門(mén)G6的輸出端信號(hào)即為第四時(shí)鐘信號(hào)CLKOUT4；第一時(shí)鐘信號(hào)CLKOUT1、第二時(shí)鐘信號(hào)CLKOUT2、第三時(shí)鐘信號(hào)CLKOUT3和第四時(shí)鐘信號(hào)CLKOUT4即為四相非交疊時(shí)鐘信號(hào)。通過(guò)第一延時(shí)單元D1、第二延時(shí)單元D2、第三延時(shí)單元D3的延時(shí)Td進(jìn)行調(diào)節(jié)，Td調(diào)節(jié)通過(guò)可編程的方式來(lái)調(diào)節(jié)，擴(kuò)大了電路的應(yīng)用范圍。結(jié)合圖5波形圖對(duì)圖4所示的電路圖進(jìn)行具體描述。①主時(shí)鐘信號(hào)CLKA與延時(shí)時(shí)鐘信號(hào)CLKD輸入到與非門(mén)G1的輸入端，與非門(mén)G1的輸出端連接到非門(mén)G2的輸入端，非門(mén)G2的輸出端信號(hào)即為第一時(shí)鐘信號(hào)CLKOUT1。二輸入與非門(mén)G1真值表如表1所示。當(dāng)二輸入與非門(mén)G1的兩個(gè)輸入都為1時(shí)，輸出為0；當(dāng)二輸入與非門(mén)G1的兩個(gè)輸入都為0時(shí)，輸出為1；當(dāng)二輸入與非門(mén)G1的兩個(gè)輸入分別哦為0和1時(shí)，輸出為1。表1與非門(mén)G1真值表非門(mén)G2真值表如表2所示。當(dāng)二輸入與非門(mén)G1的輸出為1時(shí)，非門(mén)G2輸出為0；當(dāng)二輸入與非門(mén)G1的輸出為0時(shí)，非門(mén)G2輸出為1。表2非門(mén)G2真值表YCLKOUT11001因此，第一時(shí)鐘信號(hào)CLKOUT1波形如圖5所示。②延時(shí)時(shí)鐘信號(hào)CLKC與延時(shí)時(shí)鐘信號(hào)CLKB輸入到與非門(mén)G3的輸入端，與非門(mén)G3的輸出端信號(hào)即為第二時(shí)鐘信號(hào)CLKOUT2。二輸入與非門(mén)G3真值表如表3所示。當(dāng)二輸入與非門(mén)G3的兩個(gè)輸入都為1時(shí)，輸出為0；當(dāng)二輸入與非門(mén)G3的兩個(gè)輸入都為0時(shí)，輸出為1；當(dāng)二輸入與非門(mén)G3的兩個(gè)輸入分別哦為0和1時(shí)，輸出為1。表3與非門(mén)G3真值表因此，第二時(shí)鐘信號(hào)CLKOUT2波形如圖5所示。③延時(shí)時(shí)鐘信號(hào)CLKD與主時(shí)鐘信號(hào)CLKA輸入到或非門(mén)G4的輸入端，或非門(mén)G4的輸出端信號(hào)即為第三時(shí)鐘信號(hào)CLKOUT3。二輸入或非門(mén)G4真值表如表4所示。當(dāng)二輸入或非門(mén)G4的兩個(gè)輸入都為1時(shí)，輸出為0；當(dāng)二輸入或非門(mén)G4的兩個(gè)輸入都為0時(shí)，輸出為1；當(dāng)二輸入或非門(mén)G4的兩個(gè)輸入分別為0和1時(shí)，輸出為0。表4或非門(mén)G4真值表因此，第三時(shí)鐘信號(hào)CLKOUT3波形如圖5所示。④延時(shí)時(shí)鐘信號(hào)CLKC與延時(shí)時(shí)鐘信號(hào)CLKB輸入到或非門(mén)G5的輸入端，或非門(mén)G5的輸出端連接到非門(mén)G6的輸入端，非門(mén)G6的輸出端信號(hào)即為第四時(shí)鐘信號(hào)CLKOUT4。二輸入或非門(mén)G5真值表如表5所示。當(dāng)二輸入或非門(mén)G5的兩個(gè)輸入都為1時(shí)，輸出為0；當(dāng)二輸入或非門(mén)G5的兩個(gè)輸入都為0時(shí)，輸出為1；當(dāng)二輸入或非門(mén)G5的兩個(gè)輸入分別哦為0和1時(shí)，輸出為0。表5或非門(mén)G5真值表非門(mén)G6真值表如表6所示。當(dāng)二輸入與非門(mén)G5的輸出為1時(shí)，非門(mén)G6輸出為0；當(dāng)二輸入與非門(mén)G5的輸出為0時(shí)，非門(mén)G6輸出為1。表6非門(mén)G6真值表YCLKOUT41001因此，第四時(shí)鐘信號(hào)CLKOUT4波形如圖5所示。以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本實(shí)用新型的保護(hù)范圍。當(dāng)前第1頁(yè)1 2 3