專利名稱：一種用于高速和高精度模數(shù)轉(zhuǎn)換器的時(shí)鐘產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模數(shù)轉(zhuǎn)換器技術(shù)，特別是涉及一種用于高速和高精度模數(shù)轉(zhuǎn)換器的時(shí)鐘產(chǎn)生電路。
背景技術(shù)：
隨著新一代無線通信時(shí)代的到來，通信系統(tǒng)中數(shù)字中頻接收機(jī)對模數(shù)轉(zhuǎn)化器ADC 的速度和精度提出了更高的要求，ADC呈現(xiàn)往高速和高精度發(fā)展的趨勢。對于高速和高分辨率的ADC而言，要求其中的量化器在很短的時(shí)間內(nèi)達(dá)到很高的建立精度，由于量化器中的電路是兩相交替建立的，因此要求控制量化器工作的雙相不交疊時(shí)鐘具有相同的脈沖寬度，以優(yōu)化整個(gè)量化器的工作速度。ADC轉(zhuǎn)換速度越高，量化器中電路可用的建立時(shí)間就更苛刻，為保證量化器的兩相工作均正常，對時(shí)鐘的占空比穩(wěn)定處理就更為必要了。
現(xiàn)有技術(shù)的高速ADC時(shí)鐘產(chǎn)生電路通常采用延遲鎖定環(huán)(DLL)技術(shù)進(jìn)行占空比穩(wěn)定處理，利用DLL可實(shí)現(xiàn)Tclk/2 (Tclk為一個(gè)時(shí)鐘周期)延遲，同時(shí)還把這個(gè)延時(shí)轉(zhuǎn)換為輸出時(shí)鐘的高電平脈寬，實(shí)現(xiàn)50%占空比的時(shí)鐘輸出。圖1是現(xiàn)有技術(shù)中的高速ADC時(shí)鐘電路方案，如圖1所示高速ADC電路由采樣保持電路6、量化器4、時(shí)鐘產(chǎn)生電路1組成。采樣保持電路6和量化器4對模擬輸入Vi進(jìn)行跟蹤采樣、保持和量化轉(zhuǎn)換。時(shí)鐘產(chǎn)生電路1提供采樣保持電路6和量化器4所需的控制時(shí)鐘，它由低噪聲放大整形電路2、脈寬控制器7、 延遲鎖定環(huán)10、雙相不交疊時(shí)鐘產(chǎn)生電路3、和時(shí)鐘緩沖器8組成。低噪聲放大整形電路2 對低壓差分時(shí)鐘輸入信號(hào)CKip和CKin進(jìn)行低噪聲放大、差轉(zhuǎn)單、整形處理，得到低抖動(dòng)的標(biāo)準(zhǔn)邏輯電平脈沖信號(hào)Ks，提供給脈寬控制器7和延遲鎖定環(huán)10 ；延遲鎖定環(huán)10對輸入的Ks信號(hào)進(jìn)行延遲控制和延遲/脈寬轉(zhuǎn)換，輸出占空比穩(wěn)定的時(shí)鐘信號(hào)ck給雙相不交疊時(shí)鐘產(chǎn)生電路，現(xiàn)有傳統(tǒng)的延遲鎖定環(huán)電路框圖如圖4所示；雙相不交疊時(shí)鐘產(chǎn)生電路3的實(shí)施例如圖2所示，對時(shí)鐘ck進(jìn)行雙相不交疊處理，輸出雙相不交疊時(shí)鐘fl和f2 ；時(shí)鐘Π 和f2經(jīng)過時(shí)鐘緩沖器8的驅(qū)動(dòng)后，輸出滿足量化器4對時(shí)鐘時(shí)序要求的flb，f2b ；脈寬控制器7的實(shí)施例如圖3所示，用于產(chǎn)生采樣電路6所需的采樣時(shí)鐘cks，并且實(shí)現(xiàn)時(shí)鐘cks 的上升沿由時(shí)鐘fl上升沿控制，下降沿由時(shí)鐘Ks控制。
如圖1所示，延遲鎖定環(huán)電路(DLL) 10是ADC時(shí)鐘產(chǎn)生電路1的核心模塊，由圖4 可見，現(xiàn)有傳統(tǒng)的延遲鎖定環(huán)(DLL)由壓控延遲線(VCDL) 11、反相器8、脈寬控制器7、電荷泵(CP) 13、低通濾波器(LPF) 14構(gòu)成。輸入時(shí)鐘信號(hào)Ks經(jīng)過壓控延遲線11后，得到延遲后的時(shí)鐘Ksd(假設(shè)延遲時(shí)間為Td)，這里Td與延遲控制電壓Vc成正比；脈寬轉(zhuǎn)換器7將 Ks和Ksd之間的延時(shí)Td轉(zhuǎn)換為輸出時(shí)鐘ck的低脈沖，具體時(shí)序關(guān)系如圖5所示。時(shí)鐘Ks 下降沿觸發(fā)ck的下降沿，時(shí)鐘Ksd下降沿則觸發(fā)ck的上升沿，則ck的低脈沖寬度就是時(shí)鐘Ks和Ksd之間的延時(shí)Td ；時(shí)鐘ck除了輸出之外，還用于控制電荷泵13的輸出電流Icp， ck為高時(shí)，Icp的值為+Ia，ck為低時(shí)，Icp的值為_Ia，這里負(fù)號(hào)表示相反的電流方向；電荷泵13輸出的交變電流Icp送給低通濾波器14，由其對Icp進(jìn)行積分，得到積分輸出電壓 Vc，Vc用于控制壓控延遲線11的輸入輸出延時(shí)Td。由此可見，整個(gè)延遲鎖定環(huán)路是一個(gè)閉環(huán)負(fù)反饋環(huán)路，低通濾波器14的積分功能使得環(huán)路具有很高的增益，其反饋穩(wěn)定的結(jié)果是電荷平衡，即Icp正向和反向的電流積分相等，這意味著ck高電平脈沖和低電平脈沖的寬度相等，從而實(shí)現(xiàn)時(shí)鐘占空比穩(wěn)定輸出。
如圖4所示，壓控延遲線11是延遲鎖定環(huán)10的核心模塊，在圖6中給出了現(xiàn)有傳統(tǒng)的壓控延遲線電路框圖，如圖6所示，傳統(tǒng)的壓控延遲線電路由偏置電路(Bias)31、M個(gè)級(jí)聯(lián)的傳統(tǒng)延遲單元32 (DCl DCM)、輸入單轉(zhuǎn)差電路(S2D)33、輸出差轉(zhuǎn)單(D2Q34構(gòu)成。 時(shí)鐘Ks經(jīng)過輸入單轉(zhuǎn)差電路(S2D)33的單轉(zhuǎn)差后，通過級(jí)聯(lián)的DCl DCM進(jìn)行可控延遲處理，最后通過輸出差轉(zhuǎn)單(D2S)電路34差轉(zhuǎn)單得到時(shí)鐘Ksd。在圖6中還給出了傳統(tǒng)的延遲單元32和偏置電路31的實(shí)施例。如圖6所示，傳統(tǒng)的延遲單元32由差分對管M6和M7、 尾電流管M5、和有源負(fù)載管M8和M9構(gòu)成。實(shí)現(xiàn)一個(gè)偏置電流可控的反相差分放大器的功能。其中ip，in為差分輸入信號(hào)，op, on為差分輸出信號(hào)，Vbp, Vbn分別為控制PMOS端和 NMOS端偏置電流的偏置電壓，它們來自于偏置電路31。偏置電路31由輸入管M3及其源極反饋電阻Rb、固定偏置電流源Λ1、PMOS電流鏡Ml和M2、和柵漏相連的NMOS管M4構(gòu)成。 其中，輸入管M3和源極反饋電阻Rb實(shí)現(xiàn)V/I轉(zhuǎn)換的功能，把控制電壓Vc轉(zhuǎn)換為控制電流 Id3，這個(gè)電流和固定偏置電流Ibl相加得到電流Idl ；柵源相連的電流鏡Ml把Idl轉(zhuǎn)換為偏置控制電壓Vbp，輸出給延遲單元DCl DCM，同時(shí)通過電流鏡M2把Idl復(fù)制送給NMO S 管M4，柵漏相連的M4把偏置電流轉(zhuǎn)換為偏置控制電壓Vbn。傳統(tǒng)的壓控延遲線能夠?qū)崿F(xiàn)用電壓Vc控制延遲線DCl DCM的延時(shí)的功能，偏置電路31將控制電壓Vc轉(zhuǎn)換為控制電流 Idl，并輸出相應(yīng)的偏置電壓Vbp和Vbn，來控制延遲單元DCl DCM中反相差分放大器的偏置電流，進(jìn)而控制反相差分放大器的帶寬，控制了帶寬也就控制了延時(shí)。
雖然現(xiàn)有傳統(tǒng)的ADC高速時(shí)鐘設(shè)計(jì)方案能夠?qū)崿F(xiàn)時(shí)鐘ck的占空比穩(wěn)定，但由于直接控制量化器工作的時(shí)鐘為Π和f2，fl和f2是由時(shí)鐘ck經(jīng)過雙相不交疊時(shí)鐘產(chǎn)生電路單獨(dú)處理輸出的，從而會(huì)引起時(shí)鐘fl和f2的高脈沖時(shí)間產(chǎn)生輕微的偏移，同時(shí)現(xiàn)有傳統(tǒng)的高速ADC時(shí)鐘電路對對輸入采樣時(shí)鐘cks進(jìn)行了單獨(dú)處理，使得它與量化器4的工作時(shí)鐘 Hb，f2b的延時(shí)路徑不同，因此存在cks與fib的下降沿不同步的問題。如圖1所示，時(shí)鐘 Ks下降沿經(jīng)過一個(gè)脈寬控制器7的延時(shí)成為時(shí)鐘cks的下降沿，同樣，圖4中的時(shí)鐘Ks下降沿也是經(jīng)過一個(gè)脈寬控制器7的延時(shí)成為時(shí)鐘ck的下降沿，因此，時(shí)鐘Ks和ck的下降沿是同步的；同時(shí)，由于ck與fib之間還有雙相不交疊時(shí)鐘產(chǎn)生電路3、時(shí)鐘緩沖器8的延時(shí)，由此可知cks與fib的下降沿是不同步的。假設(shè)ck與fib之間的延時(shí)是tdl，則cks的下降沿比fib的下降沿超前tdl。考慮到cks和fib具有同步的上升沿，這種下降沿的不同步會(huì)帶來以下兩個(gè)問題
1)時(shí)鐘cks的脈寬變窄，即采樣電路對輸入信號(hào)的采樣跟蹤時(shí)間變短，提高了對 ADC驅(qū)動(dòng)電路的帶寬要求，提高了系統(tǒng)設(shè)計(jì)的難度和功耗；
2)時(shí)鐘cks下降沿控制的開關(guān)采樣動(dòng)作提前于fib下降沿，可能會(huì)干擾到量化器 4中由fib下降沿控制的信號(hào)采樣，導(dǎo)致其精度下降。發(fā)明內(nèi)容
本發(fā)明提供了一種用于高速和高精度模數(shù)轉(zhuǎn)換器的時(shí)鐘產(chǎn)生電路，該時(shí)鐘產(chǎn)生電路既能實(shí)現(xiàn)采樣電路與量化器的時(shí)序同步，又能實(shí)現(xiàn)對輸入時(shí)鐘的占空比穩(wěn)定處理。
為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的
本發(fā)明公開了一種用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，該電路包括一個(gè)低噪聲放大整形電路、一個(gè)脈寬控制器、一個(gè)帶脈寬校準(zhǔn)的延遲鎖定環(huán)、一個(gè)雙相不交疊時(shí)鐘產(chǎn)生電路、一個(gè)時(shí)鐘緩沖器；
所述低噪聲放大整形電路，對ADC的低壓差分時(shí)鐘輸入信號(hào)CKip、CKin進(jìn)行處理， 產(chǎn)生低抖動(dòng)的標(biāo)準(zhǔn)邏輯電平脈沖信號(hào)Ks，并輸出給帶脈寬校準(zhǔn)的延遲鎖定環(huán)和脈寬控制器；
所述脈寬控制器，用于根據(jù)所述信號(hào)Ks和所述雙相不交疊時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號(hào)fl，產(chǎn)生采樣時(shí)鐘Cks輸出給ADC采樣電路；
所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，用于根據(jù)所述信號(hào)Ks和雙相不交疊時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號(hào)π、f2，產(chǎn)生延時(shí)和脈寬控制電壓，并對所述信號(hào)Ks進(jìn)行延遲控制和脈寬調(diào)整，產(chǎn)生時(shí)鐘信號(hào)ck輸出給所述雙相不交疊時(shí)鐘產(chǎn)生電路；
所述雙相不交疊時(shí)鐘產(chǎn)生電路，用于對所述時(shí)鐘信號(hào)ck進(jìn)行雙相不交疊處理，產(chǎn)生雙相不交疊時(shí)鐘Π和f2，并將時(shí)鐘f 1和f2輸出給時(shí)鐘緩沖器，同時(shí)反饋給所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，其中，時(shí)鐘fl同時(shí)輸出給所述脈寬控制器；
所述時(shí)鐘緩沖器，用于對所述時(shí)鐘信號(hào)Π和f2進(jìn)行緩沖驅(qū)動(dòng)，產(chǎn)生時(shí)鐘信號(hào)Hb 和f^b輸出給ADC量化器。
在上述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路中，所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，包括一個(gè)帶脈寬調(diào)整的壓控延遲線、一個(gè)鑒相器、一個(gè)電荷泵CP1、一個(gè)低通濾波器LPFl ；
所述帶脈寬調(diào)整的壓控延遲線，用于根據(jù)所述低通濾波器LPFl輸出的延時(shí)控制電壓Vcl，對所述信號(hào)Ks進(jìn)行延時(shí)電壓控制，輸出時(shí)鐘信號(hào)ck ；
所述鑒相器，用于比對所述時(shí)鐘信號(hào)fl和所述信號(hào)Ks的相位，產(chǎn)生充放電控制時(shí)鐘輸出給電荷泵CPl ；
所述電荷泵CP1，用于對所述鑒相器輸出的充放電控制時(shí)鐘進(jìn)行處理，產(chǎn)生充放電電流脈沖輸出給低通濾波器LPFl ；
所述低通濾波器LPF1，用于對所述電荷泵CPl輸出的充放電電流脈沖進(jìn)行積分， 產(chǎn)生延時(shí)控制電壓Vcl，輸出給所述帶脈寬調(diào)整的壓控延遲線。
在上述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路中，所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，進(jìn)一步包括一個(gè)電荷泵CP2、一個(gè)低通濾波器LPF2 ；
所述帶脈寬調(diào)整的壓控延遲線，進(jìn)一步用于根據(jù)所述低通濾波器LPF2輸出的脈寬調(diào)整控制電壓Vc2，對所述信號(hào)Ks進(jìn)行脈寬調(diào)整電壓控制，輸出時(shí)鐘信號(hào)ck ；
所述電荷泵CP2，用于把所述時(shí)鐘信號(hào)fl和f2的脈寬差轉(zhuǎn)換為充放電電流脈沖， 輸出給低通濾波器LPF2 ；
所述低通濾波器LPF2，用于對所述電荷泵CP2輸出的充放電電流脈沖進(jìn)行積分， 產(chǎn)生脈寬調(diào)整控制電壓Vc2，輸出給所述帶脈寬調(diào)整的壓控延遲線。
在上述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路中，所述帶脈寬調(diào)整的壓控延遲線，包括一個(gè)輸入單轉(zhuǎn)差電路S2D、一個(gè)包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組、 一個(gè)輸出差轉(zhuǎn)單電路D2S、一個(gè)偏置電路；
所述輸入單轉(zhuǎn)差電路S2D，用于對所述低噪聲放大整形電路輸出的信號(hào)Ks進(jìn)行單端轉(zhuǎn)差分變換，產(chǎn)生出一對差分信號(hào)輸出給包括M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組；
所述包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組，用于根據(jù)所述偏置電路產(chǎn)生的偏置電壓Vbp和Vbn，以及根據(jù)所述低通濾波器LPF2產(chǎn)生的脈寬調(diào)整控制電壓Vc2，對所述輸入單轉(zhuǎn)差電路S2D產(chǎn)生的差分信號(hào)，進(jìn)行可控延遲處理和脈寬調(diào)整，輸出延時(shí)和脈寬可控的差分信號(hào)，其中，M為大于4的自然數(shù)；
所述輸出差轉(zhuǎn)單電路D2S，用于對所述包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組產(chǎn)生的輸出差分信號(hào)進(jìn)行差分轉(zhuǎn)單端處理，輸出所述的時(shí)鐘信號(hào)ck ；
所述偏置電路，用于根據(jù)所述低通濾波器LPFl產(chǎn)生的延時(shí)控制電壓Vcl，產(chǎn)生偏置電壓Vbp和Vbn，輸出給所述包括M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組。
在上述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路中，所述包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組中，每個(gè)改進(jìn)延遲單元都包括并聯(lián)的兩個(gè)差分反相放大器；
所述并聯(lián)的兩個(gè)差分反相放大器，是通過并聯(lián)兩個(gè)差分反相放大器的差分輸出端 op禾口 on來實(shí)現(xiàn)。
在上述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路中，所述兩個(gè)差分反相放大器，包括
第一個(gè)差分反相放大器，用于根據(jù)所述偏置電路產(chǎn)生的偏置電壓Vbp和Vbn，實(shí)現(xiàn)差分輸入到輸出的延時(shí)控制；
第二個(gè)差分反相放大器，用于比對所述低通濾波器LPF2產(chǎn)生的脈寬調(diào)整控制電壓Vc2和參考電壓，產(chǎn)生差分電流，調(diào)整第一個(gè)差分反相放大器的輸出脈寬。
由上述可見，本發(fā)明提供的這種用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路既能實(shí)現(xiàn)對輸入時(shí)鐘占空比的穩(wěn)定，又能實(shí)現(xiàn)采樣電路和量化轉(zhuǎn)換電路工作時(shí)鐘的沿同步，提高了 ADC量化器高速工作時(shí)的精度，避免了傳統(tǒng)時(shí)鐘電路可能帶來的ADC驅(qū)動(dòng)器要求提高、系統(tǒng)功耗增加等缺陷。


圖1是現(xiàn)有技術(shù)中的高速ADC時(shí)鐘電路方案；
圖2是雙相不交疊時(shí)鐘產(chǎn)生電路實(shí)施例；
圖3是沿觸發(fā)的脈寬控制器電路實(shí)施例；
圖4是現(xiàn)有傳統(tǒng)的延遲鎖定環(huán)電路框圖5是現(xiàn)有傳統(tǒng)延遲鎖定環(huán)中的時(shí)序關(guān)系；
圖6是傳統(tǒng)的壓控延遲線電路實(shí)施例；
圖7是本發(fā)明實(shí)施例提供的高速ADC時(shí)鐘產(chǎn)生電路框圖8是本發(fā)明實(shí)施例提供的帶脈寬校準(zhǔn)的延遲鎖定環(huán)電路框圖
圖9是本發(fā)明實(shí)施例提供的帶脈寬校準(zhǔn)的壓控延遲線電路框圖具體實(shí)施方式
為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述。
圖7為本發(fā)明實(shí)施例提供的高速ADC時(shí)鐘產(chǎn)生電路框圖。如圖7所示，整個(gè)ADC電路由采樣保持電路6、量化器4、時(shí)鐘產(chǎn)生電路5構(gòu)成。采樣保持電路6對模擬輸入Vi進(jìn)行跟蹤采樣和保持，得到保持后的電壓Vh，量化器4對電壓Vh進(jìn)行量化轉(zhuǎn)換，得到A/D轉(zhuǎn)換數(shù)字輸出Do。時(shí)鐘產(chǎn)生電路5是高速ADC的核心控制模塊，為采樣保持電路6和量化器4提供所需的控制時(shí)鐘。時(shí)鐘產(chǎn)生電路5包括一個(gè)低噪聲放大整形電路、一個(gè)脈寬控制器、一個(gè)帶脈寬校準(zhǔn)的延遲鎖定環(huán)、一個(gè)雙相不交疊時(shí)鐘產(chǎn)生電路、一個(gè)時(shí)鐘緩沖器。低噪聲放大整形電路用于對ADC的低壓差分時(shí)鐘輸入信號(hào)CKip、CKin進(jìn)行低噪聲放大、差轉(zhuǎn)單、整形處理，產(chǎn)生低抖動(dòng)的標(biāo)準(zhǔn)邏輯電平脈沖信號(hào)Ks，并輸出給帶脈寬校準(zhǔn)的延遲鎖定環(huán)和脈寬控制器；脈寬控制器用于根據(jù)收到的標(biāo)準(zhǔn)邏輯電平脈沖信號(hào)Ks和來自雙相不交疊時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號(hào)fl，產(chǎn)生采樣時(shí)鐘cks輸出給ADC采樣電路；帶脈寬校準(zhǔn)的延遲鎖定環(huán)是ADC時(shí)鐘產(chǎn)生電路的核心模塊，用于根據(jù)標(biāo)準(zhǔn)邏輯電平脈沖信號(hào)Ks和雙相不交疊時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號(hào)Π、f2，產(chǎn)生延時(shí)和脈寬控制電壓，并對所述信號(hào)Ks進(jìn)行延遲控制和脈寬調(diào)整，產(chǎn)生時(shí)鐘信號(hào)ck輸出給雙相不交疊時(shí)鐘產(chǎn)生電路；雙相不交疊時(shí)鐘產(chǎn)生電路用于對時(shí)鐘信號(hào)ck進(jìn)行雙相不交疊處理，產(chǎn)生雙相不交疊時(shí)鐘Π和f2，并將時(shí)鐘Π和 f2輸出給時(shí)鐘緩沖器，同時(shí)反饋給所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，其中，時(shí)鐘fl同時(shí)輸出給所述脈寬控制器；時(shí)鐘緩沖器用于對來自雙相不交疊時(shí)鐘產(chǎn)生電路的時(shí)鐘信號(hào)Π和f2 進(jìn)行緩沖驅(qū)動(dòng)，產(chǎn)生時(shí)鐘信號(hào)fib和f2b輸出給ADC量化器。
雙相不交疊時(shí)鐘fl和f2被反饋回給帶脈寬校準(zhǔn)的延遲鎖定環(huán)，由此構(gòu)成了包括雙相不交疊時(shí)鐘產(chǎn)生電路和帶脈寬校準(zhǔn)的延遲鎖定環(huán)在內(nèi)的延時(shí)控制和脈寬調(diào)整環(huán)路，該延時(shí)控制和脈寬調(diào)整環(huán)路是由兩個(gè)閉合負(fù)反饋環(huán)路構(gòu)成的，一個(gè)是實(shí)現(xiàn)沿同步的延遲鎖定環(huán)路，一個(gè)是實(shí)現(xiàn)時(shí)鐘占空比穩(wěn)定的脈寬校準(zhǔn)環(huán)路。上述的兩個(gè)閉合負(fù)反饋環(huán)路共享同一個(gè)圖7中的雙相不交疊時(shí)鐘產(chǎn)生電路?，F(xiàn)結(jié)合圖8提供的附圖來詳細(xì)介紹這兩個(gè)閉合負(fù)反饋環(huán)路是如何實(shí)現(xiàn)采樣電路與量化器的時(shí)序同步，同時(shí)又是如何實(shí)現(xiàn)對輸入時(shí)鐘的占空比穩(wěn)定處理的，圖8是本發(fā)明實(shí)施例提供的帶脈寬校準(zhǔn)的延遲鎖定環(huán)電路框圖，如圖8所示
1)、延遲鎖定環(huán)路除了外部的雙相不交疊時(shí)鐘產(chǎn)生電路，進(jìn)一步包括一個(gè)帶脈寬調(diào)整的壓控延遲線、一個(gè)鑒相器、一個(gè)電荷泵CP1、一個(gè)低通濾波器LPF1。帶脈寬調(diào)整的壓控延遲線根據(jù)低通濾波器LPFl輸出的延時(shí)控制電壓Vcl，對時(shí)鐘信號(hào)Ks進(jìn)行延時(shí)電壓控制，輸出時(shí)鐘信號(hào)ck，這里假設(shè)延遲時(shí)間為Tdl，Tdl與延遲控制電壓Vcl成正比。時(shí)鐘信號(hào)ck經(jīng)過雙相不交疊時(shí)鐘產(chǎn)生電路，產(chǎn)生雙相不交疊時(shí)鐘fl和f2，其中時(shí)鐘信號(hào)ck和Π 之間的新的延遲時(shí)間假設(shè)為Td2。鑒相器比對來自雙相不交疊時(shí)鐘產(chǎn)生電路的時(shí)鐘信號(hào)fl 和信號(hào)Ks的相位(二者之間的延遲為Tdl+Td2)，產(chǎn)生充放電控制時(shí)鐘輸出給電荷泵CP1。 電荷泵CPl對鑒相器輸出的充放電控制時(shí)鐘進(jìn)行處理，產(chǎn)生充放電電流脈沖Icpl輸出給低通濾波器LPF1。鑒相器和電荷泵CPl共同實(shí)現(xiàn)了相位到電流的轉(zhuǎn)換，電流Icpl的平均值與時(shí)鐘Ks和fl下降沿的相位差成正比。低通濾波器LPF1，用于對電荷泵CPl輸出的充放電電流脈沖進(jìn)行積分，產(chǎn)生延時(shí)控制電壓Vcl，輸出給帶脈寬調(diào)整的壓控延遲線，用于控制帶脈寬調(diào)整的壓控延遲線輸入與輸出的延時(shí)Tdl。低通濾波器LPFl的積分功能使得該延遲鎖定環(huán)路具有很高的增益，其反饋穩(wěn)定的結(jié)果是電荷平衡，即Icpl的平均電流為零，這意味著Ks和f 1的下降沿之間沒有相位差，即實(shí)現(xiàn)了沿同步的功能。
2)、脈寬校準(zhǔn)環(huán)路除了外部的雙相不交疊時(shí)鐘產(chǎn)生電路，進(jìn)一步包括一個(gè)帶脈寬調(diào)整的壓控延遲線、一個(gè)電荷泵CP2、一個(gè)低通濾波器LPF2。其中的帶脈寬調(diào)整的壓控延遲線和上述的延遲鎖定環(huán)路物理上共享同一個(gè)帶脈寬調(diào)整的壓控延遲線電路。圖9中給出了詳細(xì)的帶脈寬校準(zhǔn)的壓控延遲線電路框圖。帶脈寬調(diào)整的壓控延遲線，在該脈寬校準(zhǔn)環(huán)路中進(jìn)一步用于根據(jù)低通濾波器LPF2輸出的脈寬調(diào)整控制電壓Vc2，對所述信號(hào)Ks進(jìn)行脈寬調(diào)整電壓控制，輸出時(shí)鐘信號(hào)ck，Ks和ck之間存在一個(gè)脈寬的調(diào)整變化，其調(diào)整的幅度與脈寬調(diào)整控制電壓Vc2成正比。時(shí)鐘信號(hào)ck經(jīng)過雙相不交疊時(shí)鐘產(chǎn)生電路，產(chǎn)生雙相不交疊時(shí)鐘fl和f2，它們之間可能會(huì)存在一個(gè)脈寬差，其中fl的高電平脈寬由時(shí)鐘信號(hào)ck的高電平脈寬控制，f2的高電平脈寬由時(shí)鐘信號(hào)ck的低電平脈寬控制。電荷泵CP2把所述時(shí)鐘信號(hào)Π和f2的脈寬差轉(zhuǎn)換為充放電電流脈沖Icp2，輸出給低通濾波器LPF2，電流Icp2 的平均值與時(shí)鐘fl和f2之間的脈寬差成正比。低通濾波器LPF2，對上述充放電電流脈沖 Icp2進(jìn)行積分，產(chǎn)生脈寬調(diào)整控制電壓Vc2，輸出給所述帶脈寬調(diào)整的壓控延遲線，用于控制帶脈寬調(diào)整的壓控延遲線輸入和輸出時(shí)鐘脈寬的調(diào)整幅度。低通濾波器23的積分功能使得環(huán)路具有很高的增益，其反饋穩(wěn)定的結(jié)果是電荷平衡，即Icp2的平均電流為零，這意味著fl和f2的高電平脈寬相等，即實(shí)現(xiàn)了占空比穩(wěn)定的功能。
由上述可見，帶脈寬調(diào)整的壓控延遲線是本發(fā)明時(shí)鐘產(chǎn)生電路的核心模塊，而且上述兩個(gè)閉合負(fù)反饋環(huán)物理上共享同一個(gè)帶脈寬調(diào)整的壓控延遲線電路，圖9是本發(fā)明實(shí)施例提供的帶脈寬校準(zhǔn)的壓控延遲線電路框圖；如圖9所示，帶脈寬調(diào)整的壓控延遲線，包括一個(gè)輸入單轉(zhuǎn)差電路S2D、一個(gè)包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組、一個(gè)輸出差轉(zhuǎn)單電路D2S、一個(gè)偏置電路。偏置電路，用于根據(jù)低通濾波器LPFl產(chǎn)生的延時(shí)控制電壓Vcl， 產(chǎn)生偏置電壓Vbp和Vbn，輸出給包括M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組。輸入單轉(zhuǎn)差電路 S2D，對低噪聲放大整形電路輸出的信號(hào)Ks進(jìn)行單端轉(zhuǎn)差分變換，產(chǎn)生一對差分信號(hào)輸出給包括M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組。包括M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組，根據(jù)偏置電路產(chǎn)生的偏置電壓Vbp和Vbn，以及根據(jù)低通濾波器LPF2產(chǎn)生的脈寬調(diào)整控制電壓Vc2，對輸入單轉(zhuǎn)差電路S2D產(chǎn)生的差分信號(hào)，進(jìn)行可控延遲處理和脈寬調(diào)整，輸出延時(shí)和脈寬可控的差分信號(hào)，其中，M為大于4的自然數(shù)。輸出差轉(zhuǎn)單電路D2S，用于對包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組產(chǎn)生的輸出差分信號(hào)進(jìn)行差分轉(zhuǎn)單端處理，輸出所述的時(shí)鐘信號(hào)ck。其中的包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組中，每個(gè)改進(jìn)延遲單元都包括并聯(lián)的兩個(gè)差分反相放大器第一個(gè)差分反相放大器32，用于根據(jù)偏置電路產(chǎn)生的偏置電壓Vbp和Vbn，實(shí)現(xiàn)差分輸入到輸出的延時(shí)控制；第二個(gè)差分反相放大器36，用于比對低通濾波器LPF2產(chǎn)生的脈寬調(diào)整控制電壓Vc2和參考電壓，產(chǎn)生差分電流，調(diào)整第一個(gè)差分反相放大器32的輸出脈寬。本發(fā)明實(shí)施例通過把兩個(gè)差分反相放大器的差分輸出端op和on并聯(lián)，形成一個(gè)新的改進(jìn)的延遲單元。圖9中的電路35給出了改進(jìn)延遲單元的電路實(shí)施例，如圖9所示，第二個(gè)差分反相放大器36由差分對管Mll和M12、尾電流管M10、和有源負(fù)載管M13和M14構(gòu)成，實(shí)現(xiàn)一個(gè)差分跨導(dǎo)的功能，其中Vr和Vc2為差分輸入信號(hào)(Vc2是來自低通濾波器LPF2 產(chǎn)生的脈寬調(diào)整控制電壓Vc2，Vr是直流參考電壓)，op和on為差分輸出端，與電路32的輸出并聯(lián)，Vbp, Vbn分別為控制和NMOS端偏置電流的偏置電壓，它們來自于偏置電路31。 第二個(gè)差分反相放大器36將差分電壓Vc2-Vr轉(zhuǎn)換為差分電流并聯(lián)到電路32，其效果相當(dāng)于在第一個(gè)差分反相放大器32的輸入端引入一個(gè)差分失調(diào)電壓，從而改變其輸出脈寬。因此，由第一和第二差分反相放大器并聯(lián)構(gòu)成的改進(jìn)延遲單元35，不僅具有可調(diào)延時(shí)的功能，而且具有對脈寬進(jìn)行調(diào)整的功能。對于包含M個(gè)相同改進(jìn)延遲單元35的級(jí)聯(lián)組，它實(shí)現(xiàn)了用電壓Vcl控制延時(shí)，用電壓Vc2調(diào)整脈寬的功能，這是帶脈寬校準(zhǔn)的延遲鎖定環(huán)實(shí)現(xiàn)時(shí)鐘沿同步鎖定環(huán)路和占空比穩(wěn)定環(huán)路的基礎(chǔ)
通過上述介紹可知，本實(shí)施例的用于高速和高精度模數(shù)轉(zhuǎn)換器的時(shí)鐘產(chǎn)生電路， 即解決了采樣電路與量化器電路時(shí)鐘沿不同步的問題，又實(shí)現(xiàn)了量化器時(shí)鐘占空比穩(wěn)定處理。本實(shí)施例能夠降低對ADC驅(qū)動(dòng)電路的帶寬要求，且減小系統(tǒng)設(shè)計(jì)的難度和功耗的同時(shí)提高了量化器的實(shí)現(xiàn)精度。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，其特征在于，該電路包括 一個(gè)低噪聲放大整形電路、一個(gè)脈寬控制器、一個(gè)帶脈寬校準(zhǔn)的延遲鎖定環(huán)、一個(gè)雙相不交疊時(shí)鐘產(chǎn)生電路、一個(gè)時(shí)鐘緩沖器；所述低噪聲放大整形電路，對ADC的低壓差分時(shí)鐘輸入信號(hào)CKip、CKin進(jìn)行處理，產(chǎn)生低抖動(dòng)的標(biāo)準(zhǔn)邏輯電平脈沖信號(hào)Ks，并輸出給帶脈寬校準(zhǔn)的延遲鎖定環(huán)和脈寬控制器；所述脈寬控制器，用于根據(jù)所述信號(hào)Ks和所述雙相不交疊時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號(hào)fl，產(chǎn)生采樣時(shí)鐘cks輸出給ADC采樣電路；所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，用于根據(jù)所述信號(hào)Ks和雙相不交疊時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號(hào)Π、f2，產(chǎn)生延時(shí)和脈寬控制電壓，并對所述信號(hào)Ks進(jìn)行延遲控制和脈寬調(diào)整，產(chǎn)生時(shí)鐘信號(hào)ck輸出給所述雙相不交疊時(shí)鐘產(chǎn)生電路；所述雙相不交疊時(shí)鐘產(chǎn)生電路，用于對所述時(shí)鐘信號(hào)ck進(jìn)行雙相不交疊處理，產(chǎn)生雙相不交疊時(shí)鐘Π和f2，并將時(shí)鐘f 1和f2輸出給時(shí)鐘緩沖器，同時(shí)反饋給所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，其中，時(shí)鐘fl同時(shí)輸出給所述脈寬控制器；所述時(shí)鐘緩沖器，用于對所述時(shí)鐘信號(hào)Π和f2進(jìn)行緩沖驅(qū)動(dòng)，產(chǎn)生時(shí)鐘信號(hào)Hb和 f2b輸出給ADC量化器。
2.根據(jù)權(quán)利要求1所述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，其特征在于，所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，包括一個(gè)帶脈寬調(diào)整的壓控延遲線、一個(gè)鑒相器、一個(gè)電荷泵CPl、一個(gè)低通濾波器LPFl ；所述帶脈寬調(diào)整的壓控延遲線，用于根據(jù)所述低通濾波器LPFl輸出的延時(shí)控制電壓 Vcl，對所述信號(hào)Ks進(jìn)行延時(shí)電壓控制，輸出時(shí)鐘信號(hào)ck ；所述鑒相器，用于比對所述時(shí)鐘信號(hào)fl和所述信號(hào)Ks的相位，產(chǎn)生充放電控制時(shí)鐘輸出給電荷泵CPl ；所述電荷泵CP1，用于對所述鑒相器輸出的充放電控制時(shí)鐘進(jìn)行處理，產(chǎn)生充放電電流脈沖輸出給低通濾波器LPFl ；所述低通濾波器LPF1，用于對所述電荷泵CPl輸出的充放電電流脈沖進(jìn)行積分，產(chǎn)生延時(shí)控制電壓Vcl，輸出給所述帶脈寬調(diào)整的壓控延遲線。
3.根據(jù)權(quán)利要求2所述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，其特征在于，所述帶脈寬校準(zhǔn)的延遲鎖定環(huán)，進(jìn)一步包括一個(gè)電荷泵CP2、一個(gè)低通濾波器LPF2 ；所述帶脈寬調(diào)整的壓控延遲線，進(jìn)一步用于根據(jù)所述低通濾波器LPF2輸出的脈寬調(diào)整控制電壓Vc2，對所述信號(hào)Ks進(jìn)行脈寬調(diào)整電壓控制，輸出時(shí)鐘信號(hào)ck ；所述電荷泵CP2，用于把所述時(shí)鐘信號(hào)fl和f2的脈寬差轉(zhuǎn)換為充放電電流脈沖，輸出給低通濾波器LPF2 ；所述低通濾波器LPF2，用于對所述電荷泵CP2輸出的充放電電流脈沖進(jìn)行積分，產(chǎn)生脈寬調(diào)整控制電壓Vc2，輸出給所述帶脈寬調(diào)整的壓控延遲線。
4.根據(jù)權(quán)利要求3所述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，其特征在于，所述帶脈寬調(diào)整的壓控延遲線，包括一個(gè)輸入單轉(zhuǎn)差電路S2D、一個(gè)包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組、一個(gè)輸出差轉(zhuǎn)單電路D2S、一個(gè)偏置電路；所述輸入單轉(zhuǎn)差電路S2D，用于對所述低噪聲放大整形電路輸出的信號(hào)Ks進(jìn)行單端轉(zhuǎn)差分變換，產(chǎn)生出一對差分信號(hào)輸出給包括M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組；所述包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組，用于根據(jù)所述偏置電路產(chǎn)生的偏置電壓 Vbp和Vbn，以及根據(jù)所述低通濾波器LPF2產(chǎn)生的脈寬調(diào)整控制電壓Vc2，對所述輸入單轉(zhuǎn)差電路S2D產(chǎn)生的差分信號(hào)，進(jìn)行可控延遲處理和脈寬調(diào)整，輸出延時(shí)和脈寬可控的差分信號(hào)，其中，M為大于4的自然數(shù)；所述輸出差轉(zhuǎn)單電路D2S，用于對所述包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組產(chǎn)生的輸出差分信號(hào)進(jìn)行差分轉(zhuǎn)單端處理，輸出所述的時(shí)鐘信號(hào)ck ；所述偏置電路，用于根據(jù)所述低通濾波器LPFl產(chǎn)生的延時(shí)控制電壓Vcl，產(chǎn)生偏置電壓Vbp和Vbn，輸出給所述包括M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組。
5.根據(jù)權(quán)利要求4所述用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，其特征在于，所述包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組中，每個(gè)改進(jìn)延遲單元都包括并聯(lián)的兩個(gè)差分反相放大器。
6.根據(jù)權(quán)利要求5所述用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，其特征在于，所述并聯(lián)的兩個(gè)差分反相放大器，是通過并聯(lián)兩個(gè)差分反相放大器的差分輸出端op和 on來實(shí)現(xiàn)。
7.跟據(jù)權(quán)利要求5所述的用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路，其特征在于，所述的兩個(gè)差分反相放大器，包括第一個(gè)差分反相放大器，用于根據(jù)所述偏置電路產(chǎn)生的偏置電壓Vbp和Vbn，實(shí)現(xiàn)差分輸入到輸出的延時(shí)控制；第二個(gè)差分反相放大器，用于比對所述低通濾波器LPF2產(chǎn)生的脈寬調(diào)整控制電壓Vc2 和參考電壓，產(chǎn)生差分電流，用于調(diào)整第一個(gè)差分反相放大器的輸出脈寬。
全文摘要
本發(fā)明公開了一種用于高速和高精度模數(shù)轉(zhuǎn)換器ADC的時(shí)鐘產(chǎn)生電路。所述時(shí)鐘產(chǎn)生電路包括一個(gè)低噪聲放大整形電路、一個(gè)脈寬控制器、一個(gè)帶脈寬校準(zhǔn)的延遲鎖定環(huán)、一個(gè)雙相不交疊時(shí)鐘產(chǎn)生電路、一個(gè)時(shí)鐘緩沖器；帶脈寬校準(zhǔn)的延遲鎖定環(huán)內(nèi)設(shè)計(jì)了一個(gè)帶脈寬調(diào)整的壓控延遲線，它基于一個(gè)包含M個(gè)相同改進(jìn)延遲單元的級(jí)聯(lián)組來實(shí)現(xiàn)時(shí)鐘信號(hào)延時(shí)和脈寬控制；帶脈寬校準(zhǔn)的延遲鎖定環(huán)和雙相不交疊時(shí)鐘產(chǎn)生電路共同構(gòu)成了延時(shí)控制和脈寬調(diào)整環(huán)路，即能實(shí)現(xiàn)ADC采樣電路和量化器工作時(shí)序沿同步，又能實(shí)現(xiàn)對輸入時(shí)鐘占空比穩(wěn)定處理。本發(fā)明的技術(shù)方案，降低了對ADC驅(qū)動(dòng)電路的帶寬要求，減小了系統(tǒng)設(shè)計(jì)的難度和功耗，提高了ADC量化器的實(shí)現(xiàn)精度。
文檔編號(hào)H03M3/00GK102522994SQ20111040314
公開日2012年6月27日 申請日期2011年12月7日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者張春, 李福樂, 趙曉曉 申請人:清華大學(xué)