本發(fā)明屬于頻率合成技術(shù)領(lǐng)域,涉及對現(xiàn)有頻率合成技術(shù)的完善和改進。
2.
背景技術(shù):
隨著雷達技術(shù)的不斷發(fā)展,雷達的功能越來越多,雷達內(nèi)部的中頻信號源模塊的設(shè)計也變得越來越復(fù)雜,中頻信號源模塊輸出的中頻信號呈多樣化趨勢,需要提供雷達內(nèi)部的各種時鐘信號及收發(fā)電路的中、低頻段的本振信號,還需要提供雷達發(fā)射中頻信號。傳統(tǒng)中頻信號源模塊的結(jié)構(gòu)原理框圖見圖1,它由功分器1、控制器2、DAC電路6、濾波器7、第一鎖相環(huán)電路3、第二鎖相環(huán)電路4等直至第N鎖相環(huán)電路5組成。外部基準(zhǔn)時鐘信號輸入到功分器1的輸入端1a,功分器的輸出端分別接到第一鎖相環(huán)電路3、第二鎖相環(huán)電路4等直至第N鎖相環(huán)電路5的信號輸入端,第一鎖相環(huán)電路3的輸出端連接到DAC電路6的時鐘輸入端6a,DAC電路6的同步時鐘輸出端6d連接到控制器2的時鐘輸入端,控制器2的輸出端連接到DAC電路6的控制信號輸入端6c,DAC電路6的輸出端6b連接到濾波器7的輸入端,濾波器7的輸出端為傳統(tǒng)中頻信號源模塊的一個輸出端,第二鎖相環(huán)電路4等直至第N鎖相環(huán)電路5的輸出端為傳統(tǒng)中頻信號源的其他輸出端。傳統(tǒng)的這種中頻信號源,使用了太多的鎖相環(huán)電路,電路復(fù)雜,功耗較大,成本高,設(shè)計、調(diào)試周期較長,其多數(shù)信號是由鎖相環(huán)電路直接輸出,導(dǎo)致這部分信號很不靈活,無法實現(xiàn)調(diào)制功能,相位、幅度也無法調(diào)節(jié),其輸出信號模式單一,通常只能輸出點頻信號,且一旦選擇好元器件,則只能在一個相對較窄的頻率范圍內(nèi)調(diào)整信號頻率,信號的頻率分辨率也很低,一般是MHz量級,難以滿足雷達的某些特殊功能的需要。
3.發(fā)明創(chuàng)造的目的
提出一種新的中頻信號源模塊,一方面能夠簡化設(shè)計、降低功耗和成本,另一方面能夠顯著提高模塊輸出信號的靈活性,以便能夠依據(jù)雷達功能需求精確調(diào)整各通道輸出信號的頻率、幅度、相位、調(diào)制方式等。
4.技術(shù)方案
一種中頻信號源模塊,包括鎖相環(huán)電路3、控制器2、DAC電路6、功分器1,還包括一個由第一濾波器7、第二濾波器8等直至第N濾波器9組成的N通道濾波器組件,N值可根據(jù)電路需要合理調(diào)整。外部基準(zhǔn)信號輸入到鎖相環(huán)電路3的輸入端,鎖相環(huán)電路3的輸出端連 接到DAC電路6的時鐘輸入端6a,DAC電路6的同步時鐘輸出端6d連接到控制器2的時鐘輸入端,控制器2的控制信號輸出端連接到DAC電路6的控制信號輸入端6c,DAC電路6的輸出端6b連接到功分器1的信號輸入端1a,功分器1的輸出端分別接到第一濾波器7、第二濾波器8等直至第N濾波器9的輸入端,這些濾波器的各個輸出端即為中頻信號源模塊的最終輸出端。
5.發(fā)明創(chuàng)造的優(yōu)點和用途
本發(fā)明硬件電路簡單,省掉了多個鎖相環(huán)電路,降低了功耗,節(jié)省了成本,且其輸出的信號靈活,頻率分辨率低,可根據(jù)雷達功能需要,調(diào)整任一輸出端輸出信號的頻率、相位、幅度和調(diào)制方式。該發(fā)明很適合應(yīng)用于需要提供較多頻標(biāo)信號和較復(fù)雜調(diào)制信號的電子設(shè)備,如雷達、干擾機等。
6.附圖和附圖說明
圖1是傳統(tǒng)方法的結(jié)構(gòu)原理框圖。
圖2是本發(fā)明的結(jié)構(gòu)原理框圖。
7.具體實施方式
下面對本發(fā)明做進一步詳細(xì)說明。一種基于高速DAC的中頻信號源模塊,包括鎖相環(huán)電路3、控制器、DAC電路6、功分器1,還包括一個由第一濾波器7、第二濾波器8等直至第N濾波器9組成的N通道濾波器組件,N值可更據(jù)電路需要合理調(diào)整。外部基準(zhǔn)信號輸入到鎖相環(huán)電路3的輸入端,鎖相環(huán)電路3的輸出端連接到DAC電路6的時鐘輸入端6a,DAC電路6的同步時鐘輸出輸端6d連接到控制器2的時鐘輸入端,控制器2的控制信號輸出端連接到DAC電路6的控制信號輸入端6c,DAC電路6的輸出端6b連接到功分器1的信號輸入端1a,功分器1的輸出端分別接到第一濾波器7、第二濾波器8等直至第N濾波器9的輸入端,這些濾波器的輸出端即為中頻信號源模塊的最終輸出端。
本發(fā)明的工作原理:外部基準(zhǔn)信號輸入到鎖相環(huán)電路3,鎖相環(huán)電路3輸出一個時鐘信號作為DAC電路6工作時鐘,DAC電路6輸出一個同步時鐘信號給控制電路2,作為控制電路2的工作時鐘,控制電路2完成中頻信號源模塊需要輸出的多個信號的參數(shù)計算與合成,假設(shè)最后需要輸出信號的時域表達式分別為y1(t)、y2(t)、y3(t)……yn(t),則在控制電路2中將表達式為y=y(tǒng)1(t)+y2(t)+y3(t)+……yn(t)的復(fù)合信號以DAC電路6的實際轉(zhuǎn)換速率量化成DAC電路6所要求的數(shù)據(jù)格式,然后將這些數(shù)據(jù)輸入DAC電路6完成數(shù)模轉(zhuǎn)換,此時的 轉(zhuǎn)換結(jié)果包含了多個信號的信息,經(jīng)過功分器1功分出多路信號,然后分別經(jīng)過匹配濾波器各取所需,濾出各端口對應(yīng)的信號輸出。
本發(fā)明的一個實施例中,鎖相環(huán)電路3的核心器件是一片型號為HMC440的鑒相器、一片型號為AD797的運算放大器和一片型號為HMC385的壓控振蕩器,DAC電路6的核心器件是一片AD9739,控制電路2的核心器件是一片為一片型號為XC5VSX95T的FPGA,功分器1是一片型號為HE022-4的四功分器,第一濾波器7、第二濾波器8直至第N濾波器9選用的全部是LTCC帶通濾波器,該實施例同時輸出4路中頻信號,每路信號的頻率分辨率都優(yōu)于0.0001Hz,DAC電路輸出的頻率范圍為DC~3.6GHz,實際應(yīng)用中可根據(jù)雷達內(nèi)部電路設(shè)計的需要,合理選擇功分器和濾波器的工作頻段,以便獲取所需頻段的信號。