本發(fā)明涉及一種消除數(shù)字電路模塊和時鐘(CLOCK)模塊干擾的新型結(jié)構(gòu)，屬于集成電路領(lǐng)域。
背景技術(shù)：
：在一些傳感器信號采集芯片，比如壓力、溫度、濕度等傳感器信號采集芯片中，都必須含有帶隙基準(zhǔn)模塊(以下簡稱Bandgap模塊)、AD模塊、數(shù)字電路模塊和CLOCK模塊。正常工作時，Bandgap模塊需要靠電壓補(bǔ)償、溫度補(bǔ)償?shù)确绞絹懋a(chǎn)生穩(wěn)定的電壓值，為系統(tǒng)提供穩(wěn)定、高精度的電壓，并為其他電路模塊提供穩(wěn)定的偏置電流。AD模塊需要將從傳感器接受到的微弱的輸入信號直接轉(zhuǎn)換成串行數(shù)字信號并輸出。在傳感器信號采集芯片中，Bandgap模塊和AD模塊均不能受到干擾，尤其是14位逐次逼近型AD轉(zhuǎn)換器不能受到干擾，如果產(chǎn)生干擾，最終將直接導(dǎo)致傳感器信號采集芯片輸出的信號不準(zhǔn)確。而位于傳感器信號采集芯片中的數(shù)字電路模塊和CLOCK模塊是兩個能產(chǎn)生較強(qiáng)干擾信號的模塊。數(shù)字電路模塊與CLOCK模塊連接，在工作過程中根據(jù)時鐘信號一直在不停的開關(guān)，也就是說數(shù)字信號頻繁地在地和正電源之間擺動，而且周期特別短，常常是納秒級別的。由于較大的振幅和較短的切換時間，使得數(shù)字電路模塊會產(chǎn)生巨大的瞬間電流，而AD模塊的工作電流一般都要求在1uA以下，則該瞬間電流就會影響AD模塊的正常工作。且由于數(shù)字電路模塊頻繁地產(chǎn)生瞬間電流，這就使得系統(tǒng)的電壓波動較大，不利于Bandgap模塊的工作。CLOCK模塊本身就是一種頻率發(fā)生器，整個電路的時鐘都是由其產(chǎn)生，CLOCK模塊因其自身產(chǎn)生的頻率波可能會造成對自身的正常工作的干擾，也會對其他模塊的正常工作產(chǎn)生干擾。另外，傳感器信號采集芯片外部的其他元件在工作時也可能對傳感器信號采集芯片內(nèi)的Bandgap模塊和AD模塊產(chǎn)生干擾，最終影響芯片輸出信號的準(zhǔn)確性。為了解決以上問題，目前業(yè)內(nèi)較優(yōu)的做法是在傳感器信號采集芯片外加一個電容，具體的，可以參考專利號為CN201520605476.8的專利。但是采用這種方法，只能使得傳感器信號采集芯片內(nèi)部的電源穩(wěn)定，并不能解決芯片內(nèi)部數(shù)字電路模塊與CLOCK模塊之間的互相干擾，以及數(shù)字電路模塊與CLOCK模塊對芯片內(nèi)部其他模擬電路(如Bandgap模塊和AD模塊)的干擾。有鑒于此，本發(fā)明提供一種消除數(shù)字電路模塊和CLOCK模塊干擾的新型結(jié)構(gòu)。采用本發(fā)明的結(jié)構(gòu)，可使得數(shù)字電路模塊和CLOCK模塊在工作時產(chǎn)生的干擾信號不會對自身工作產(chǎn)生干擾，也不會影響其他模擬電路的正常工作。技術(shù)實(shí)現(xiàn)要素：本發(fā)明涉及一種消除數(shù)字電路模塊和CLOCK模塊干擾的新型結(jié)構(gòu)。一種消除傳感器信號采集芯片內(nèi)部數(shù)字電路模塊和CLOCK模塊干擾的新型結(jié)構(gòu)，其包括由至少一個濾波電容、一個施加在數(shù)字電路模塊上的電阻、電容和一個施加在CLOCK模塊上的電阻、電容組成的網(wǎng)絡(luò)，所述的電源整流濾波電容一端與傳感器信號采集芯片外部的正電源相連，另外一端接地；所述的施加在數(shù)字電路模塊上的電阻、電容網(wǎng)絡(luò)與傳感器信號采集芯片外部正電源相連接；所述的施加在CLOCK模塊上的電阻、電容網(wǎng)絡(luò)，與傳感器信號采集芯片外部的正電源相連。進(jìn)一步的，所述的濾波電容在工作時，因其電容的存儲作用，可以為電路中產(chǎn)生的瞬間大電流提供電能，過濾掉電流中的低頻信號，從而減小整流電壓的脈沖程度，最終實(shí)現(xiàn)對電源地的保護(hù)，使得Bandgap模塊能正常工作，產(chǎn)生穩(wěn)定的電壓和偏置電流，不受干擾。進(jìn)一步的，所述的濾波電容是高頻濾波電容，所述的高頻濾波電容的工作頻率為幾千Hz以上。進(jìn)一步的，所述的濾波電容的選擇根據(jù)經(jīng)驗(yàn)公式RC≥(3～5)T/2而定，公式中的C表示濾波電容的容量，R表示濾波電阻，T表示時間常數(shù)。進(jìn)一步的，濾波電容的容量C越大越好。進(jìn)一步的，所述的濾波電容的容量能夠與負(fù)載電阻R匹配，這樣既能使電路的輸出電壓達(dá)到要求，同時又不提高其他元件的性能指標(biāo)，使得電路達(dá)到最佳的性價比。優(yōu)選的，濾波電容的大小為10-100pF。進(jìn)一步的，所述的施加在數(shù)字電路模塊上的電阻、電容網(wǎng)絡(luò)，包含至少一個電阻和至少一個電容。其中，電阻的一端通過線路與正電源相連，另一端通過線路連接到數(shù)字電路模塊上，在該電阻與數(shù)字電路之間增加一條電路，接通一電容后接地。進(jìn)一步的，所述的電阻可以為poly電阻、high-poly電阻、ndiff電阻、pdiff電阻、well電阻等。進(jìn)一步的，所述的電阻根據(jù)限流分壓，確定阻值大小，只要不影響傳感器信號采集芯片的功能即可。優(yōu)選的，與數(shù)字電路模塊相連的電阻的總阻值為100Ω-10K。進(jìn)一步的，所述的電容為PMOS電容、NMOS電容、PIP電容、MIM電容等。進(jìn)一步的，所述的施加在數(shù)字電路模塊上的電阻、電容網(wǎng)絡(luò)，電容的容量需要與電路中的電阻相匹配。優(yōu)選的，電容的容量為10-100pF。進(jìn)一步的，所述的施加在CLOCK模塊上的電阻、電容網(wǎng)絡(luò)，包含至少一個電阻和至少一個電容。其中，電阻的一端通過線路與正電源相連，另一端通過線路連接到數(shù)字電路模塊上，在該電阻與數(shù)字電路之間增加一條電路，接通一電容后接地。進(jìn)一步的，所述的電阻可以為poly電阻、high-poly電阻、ndiff電阻、pdiff電阻、well電阻等。進(jìn)一步的，所述的電阻根據(jù)限流分壓，確定阻值大小，只要不影響傳感器信號采集芯片的功能即可。優(yōu)選的，與CLOCK模塊相連的電阻的總阻值為100Ω-10K。進(jìn)一步的，所述的電容為PMOS電容、NMOS電容、PIP電容、MIM電容等。進(jìn)一步的，所述的施加在數(shù)字電路模塊上的電阻、電容網(wǎng)絡(luò)，電容的容量需要與電路中的電阻相匹配。優(yōu)選的，電容的容量為10-100pF。進(jìn)一步的，本發(fā)明的電阻、電容網(wǎng)絡(luò)不僅可以使用在數(shù)字電路模塊和CLOCK模塊上，也可以使用在其他有干擾信號產(chǎn)生或者不能受到干擾的模塊上，比如USB模塊、IO模塊、OSC模塊、PLL模塊、AD模塊和Bandgap模塊等。為了使本領(lǐng)域的技術(shù)人員更好的理解本發(fā)明的內(nèi)容，以下將結(jié)合具體實(shí)施案例來闡述本發(fā)明的思想?？梢岳斫獾?，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明的權(quán)利范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、同等替換和改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍之內(nèi)。附圖說明：圖1是一種消除數(shù)字電路模塊和時鐘模塊干擾的新型結(jié)構(gòu)示意圖。圖2是本發(fā)明的具體實(shí)施案例1的結(jié)構(gòu)示意圖。圖3時本發(fā)明的具體實(shí)施案例2的結(jié)構(gòu)示意圖。主要元件符號說明：傳感器信號采集芯片101數(shù)字電路模塊102CLOCK模塊103與數(shù)字電路模塊相連的電阻R1與CLOCK模塊相連的電阻R2濾波電容C1與數(shù)字電路模塊相連的電容C2與CLOCK模塊相連的電容C3如下具體實(shí)施方式將結(jié)合上述附圖進(jìn)一步說明本發(fā)明。具體實(shí)施案例1：如圖2所示，在溫度傳感器信號采集芯片中，CLOCK模塊將產(chǎn)生的3個不同的時鐘信號(Clk1，Clk2，Clk3)提供給數(shù)字電路模塊。在此過程中，數(shù)字電路模塊不斷開關(guān)，CLOCK模塊不斷產(chǎn)生波頻，影響了系統(tǒng)的穩(wěn)定性，最終導(dǎo)致輸出信號波動大，不穩(wěn)定。此時，從正電源接入一濾波電容C1然后接地，電容C1大小為20pF，傳感器信號采集芯片外部電壓VDD為3V。從正電源通過線路接入一電阻R1，電阻R1大小為200Ω，電阻R1通過線路連接到數(shù)字電路模塊，同時，在電阻R1與數(shù)字電路模塊間增加一條線路，其上接通一電容C2后接地，電容C2大小為20pF。從正電源通過線路接入一電阻R2，電阻R2大小為200Ω，電阻R2通過線路連接到CLOCK模塊，同時，在電阻R2與CLOCK模塊之間增加一條線路，其上接通一電容C3后接地，C3大小為20pF。沒有改進(jìn)前，系統(tǒng)電壓VDD為(3±5％)V，AD轉(zhuǎn)換器輸出波動為±10％，時鐘信號波動為±8％。經(jīng)過改進(jìn)后，系統(tǒng)電壓VDD為(3±0.5％)V，AD轉(zhuǎn)換器輸出波動為±1％，時鐘信號波動為±8％。由此可見，采用本發(fā)明的電阻、電容網(wǎng)絡(luò)，可以有效地消除數(shù)字電路模塊和CLOCK模塊對傳感器信號采集芯片內(nèi)部其他模擬電路模塊的干擾，同時減小了數(shù)字電路模塊與CLOCK模塊之間的互相干擾。具體實(shí)施案例2：如圖3所示，在溫度傳感器信號采集芯片中，CLOCK模塊將產(chǎn)生的1個時鐘信號(Clk1)提供給數(shù)字電路模塊。在此過程中，數(shù)字電路模塊不斷開關(guān)，CLOCK模塊不斷產(chǎn)生波頻，影響了系統(tǒng)的穩(wěn)定性，最終導(dǎo)致輸出信號波動大，不穩(wěn)定。此時，從正電源接入一濾波電容C1然后接地，電容C1大小為50pF，傳感器信號采集芯片外部電壓VDD為3V。從正電源通過線路接入一電阻R1，電阻R1大小為1k，電阻R1通過線路連接到數(shù)字電路模塊，同時，在電阻R1與數(shù)字電路模塊間增加一條線路，其上接通一電容C2后接地，電容C2大小為30pF。從正電源通過線路接入一電阻R2，電阻R2大小為1k，電阻R2通過線路連接到CLOCK模塊，同時，在電阻R2與CLOCK模塊之間增加一條線路，其上接通一電容C3后接地，C3大小為30pF。沒有改進(jìn)前，系統(tǒng)電壓VDD為(3±5％)V，AD轉(zhuǎn)換器輸出波動為±10％，時鐘信號波動為±8％。經(jīng)過改進(jìn)后，系統(tǒng)電壓VDD為(3±5％)V，AD轉(zhuǎn)換器輸出波動為±0.13％，時鐘信號波動為±0.3％。由此可見，采用本發(fā)明的電阻、電容網(wǎng)絡(luò)，可以有效地消除數(shù)字電路模塊和CLOCK模塊對傳感器信號采集芯片內(nèi)部其他模擬電路模塊的干擾，同時減小了數(shù)字電路模塊與CLOCK模塊之間的互相干擾。當(dāng)前第1頁1 2 3