基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明公開了一種基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，包括：采樣保持電路，采樣保持電路用于對外部輸入信號進(jìn)行采樣，并輸出外部輸入信號的采樣值；用于產(chǎn)生基準(zhǔn)電壓的數(shù)模轉(zhuǎn)換器；開關(guān)選擇網(wǎng)絡(luò)；包括第一級比較器子模塊和第二級比較器子模塊的比較器模塊，第一級比較器子模塊用于根據(jù)采樣值和對應(yīng)的基準(zhǔn)電壓生成第一級比較器輸出數(shù)據(jù)，第二級比較器子模塊用于根據(jù)控制信號、對應(yīng)的基準(zhǔn)電壓和采樣值生成第二級比較器輸出數(shù)據(jù)；輸出數(shù)據(jù)譯碼模塊用于對第一級比較器輸出數(shù)據(jù)和第二級比較器輸出數(shù)據(jù)進(jìn)行譯碼，得到第一級輸出數(shù)據(jù)和第二級輸出數(shù)據(jù)；異步數(shù)字控制邏輯電路，異步數(shù)字控制邏輯電路用于根據(jù)第一級比較器輸出數(shù)據(jù)生成控制信號。本發(fā)明實施例的模數(shù)轉(zhuǎn)換器通過增加每級輸出數(shù)據(jù)位數(shù)，從而減小轉(zhuǎn)換時間，提高轉(zhuǎn)換速度。
【專利說明】基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，特別涉及一種基于電阻型數(shù)模轉(zhuǎn)換器的六位異步 逐次逼近模數(shù)轉(zhuǎn)換器。

【背景技術(shù)】
[0002] 高速低功耗的模數(shù)轉(zhuǎn)換器在無線傳感網(wǎng)絡(luò)的射頻前端接收機(jī)等領(lǐng)域應(yīng)用廣泛，而 考慮到該領(lǐng)域?qū)δ?shù)轉(zhuǎn)換器的精度要求，六位模數(shù)轉(zhuǎn)換器即可滿足性能需求。在不同結(jié)構(gòu) 的模數(shù)轉(zhuǎn)換器中，全并行結(jié)構(gòu)模數(shù)轉(zhuǎn)換器在實現(xiàn)高速設(shè)計上具有優(yōu)勢，但是其面積和功耗 隨精度呈指數(shù)增加，因此并不利于低功耗設(shè)計。而逐次逼近模數(shù)轉(zhuǎn)換器對比于其他結(jié)構(gòu)的 模數(shù)轉(zhuǎn)換器具有低功耗的優(yōu)勢，并且其主要由數(shù)字模塊組成，適合工藝遷移，所以隨著進(jìn)幾 年工藝進(jìn)步和異步逐次逼近模數(shù)轉(zhuǎn)換器設(shè)計思想的提出，使得逐次逼近模數(shù)轉(zhuǎn)換器在達(dá)到 低功耗的同時實現(xiàn)高速的設(shè)計成為可能。
[0003] 在相關(guān)技術(shù)中，參照圖1所示，逐次逼近模數(shù)轉(zhuǎn)換器主要包括：采樣保持電路10、 電容型數(shù)模轉(zhuǎn)換器20、比較器30和數(shù)字控制邏輯40。其中，采樣保持電路10可根據(jù)精度 和速度要求選擇不同結(jié)構(gòu)；電容型數(shù)模轉(zhuǎn)換器20常分為電容型和電阻型兩種；比較器30 常分為靜態(tài)比較器和動態(tài)比較器兩種；數(shù)字控制邏輯40常分為同步和異步兩種。為了實現(xiàn) 高速模數(shù)轉(zhuǎn)換器的設(shè)計，比較器30多選擇動態(tài)比較器，數(shù)字控制邏輯40多選擇異步數(shù)字控 制邏輯。然而，由于電容型數(shù)模轉(zhuǎn)換器需要電荷重分配的過程，消耗轉(zhuǎn)換時間，降低了轉(zhuǎn)換 速度，且相關(guān)技術(shù)中的逐次逼近模數(shù)轉(zhuǎn)換器轉(zhuǎn)換時間和轉(zhuǎn)換效率不能很好地滿足用戶的需 求，有待改進(jìn)。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明旨在至少在一定程度上解決上述相關(guān)技術(shù)中的技術(shù)問題之一。
[0005] 為此，本發(fā)明的目的在于提出一種能減少轉(zhuǎn)換時間，提高轉(zhuǎn)換速度的基于電阻型 數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器。
[0006] 為達(dá)到上述目的，本發(fā)明實施例提出了一種基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐 次逼近模數(shù)轉(zhuǎn)換器，包括：采樣保持電路，所述采樣保持電路用于對外部輸入信號進(jìn)行采 樣，并輸出所述外部輸入信號的采樣值；數(shù)模轉(zhuǎn)換器，所述電阻型數(shù)模轉(zhuǎn)換器用于產(chǎn)生基準(zhǔn) 電壓；開關(guān)選擇網(wǎng)絡(luò)；比較器模塊，所述比較器模塊包括第一級比較器子模塊和第二級比 較器子模塊，所述第一級比較器子模塊用于根據(jù)所述采樣值和對應(yīng)的基準(zhǔn)電壓生成第一級 比較器輸出數(shù)據(jù)，所述第二級比較器子模塊用于根據(jù)控制信號、對應(yīng)的基準(zhǔn)電壓和所述采 樣值生成第二級比較器輸出數(shù)據(jù)；輸出數(shù)據(jù)譯碼模塊，所述輸出數(shù)據(jù)譯碼模塊與所述比較 器模塊相連，用于對所述第一級比較器輸出數(shù)據(jù)和第二級比較器輸出數(shù)據(jù)進(jìn)行譯碼，以得 到第一級輸出數(shù)據(jù)和第二級輸出數(shù)據(jù)；以及異步數(shù)字控制邏輯電路，所述異步數(shù)字控制邏 輯電路用于根據(jù)所述第一級比較器輸出數(shù)據(jù)生成所述控制信號。
[0007] 根據(jù)本發(fā)明實施例提出的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換 器，通過對外部輸入信號進(jìn)行采樣，并輸出外部輸入信號的采樣值，從而根據(jù)采樣值和對應(yīng) 的基準(zhǔn)電壓生成第一級輸出數(shù)據(jù)，并且根據(jù)第一級比較器輸出數(shù)據(jù)生成的控制信號、對應(yīng) 的基準(zhǔn)電壓和采樣值生成第二級輸出數(shù)據(jù)，通過增加每級輸出數(shù)據(jù)位數(shù)，從而減小轉(zhuǎn)換時 間，提高轉(zhuǎn)換速度。
[0008] 另外，根據(jù)本發(fā)明上述實施例的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù) 轉(zhuǎn)換器還可以具有如下附加的技術(shù)特征：
[0009] 進(jìn)一步地，在本發(fā)明的一個實施例中，所述輸出數(shù)據(jù)譯碼模塊包括第一輸出模塊 和第二輸出模塊，所述第一輸出模塊設(shè)置在所述異步數(shù)字控制邏輯電路和所述第一級比較 器子模塊的輸出端之間，所述第二輸出模塊與所述第二級比較器子模塊的輸出端相連。 [0010] 進(jìn)一步地，在本發(fā)明的一個實施例中，所述第一級比較器子模塊和第二級比較器 子模塊均可以包括7個比較器。
[0011] 進(jìn)一步地，在本發(fā)明的一個實施例中，所述比較器可以為四端動態(tài)比較器。
[0012] 進(jìn)一步地，在本發(fā)明的一個實施例中，所述數(shù)模轉(zhuǎn)換器可以為電阻型數(shù)模轉(zhuǎn)換器。
[0013] 進(jìn)一步地，在本發(fā)明的一個實施例中，所述第一級比較器子模塊由第一級時鐘信 號觸發(fā)，所述第二級比較器子模塊由第二級時鐘信號觸發(fā)。
[0014] 進(jìn)一步地，在本發(fā)明的一個實施例中，所述第一級時鐘信號優(yōu)先于所述第二級時 鐘信號。
[0015] 本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發(fā)明的實踐了解到。

【專利附圖】

【附圖說明】
[0016] 本發(fā)明的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變 得明顯和容易理解，其中 ：
[0017] 圖1為相關(guān)技術(shù)中逐次逼近模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0018] 圖2為根據(jù)本發(fā)明一個實施例的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模 數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0019] 圖3為根據(jù)本發(fā)明一個實施例的四端動態(tài)比較器的原理示意圖；以及
[0020] 圖4為根據(jù)本發(fā)明一個實施例的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模 數(shù)轉(zhuǎn)換器與其他結(jié)構(gòu)的逐次逼近模數(shù)轉(zhuǎn)換器的時序關(guān)系對比示意圖。

【具體實施方式】
[0021] 下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0022] 此外，術(shù)語"第一"、"第二"僅用于描述目的，而不能理解為指示或暗示相對重要性 或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有"第一"、"第二"的特征可以明示或 者隱含地包括一個或者更多個該特征。在本發(fā)明的描述中，"多個"的含義是兩個或兩個以 上，除非另有明確具體的限定。
[0023] 在本發(fā)明中，除非另有明確的規(guī)定和限定，術(shù)語"安裝"、"相連"、"連接"、"固定"等 術(shù)語應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機(jī) 械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元 件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā) 明中的具體含義。
[0024] 在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征之"上"或之"下" 可以包括第一和第二特征直接接觸，也可以包括第一和第二特征不是直接接觸而是通過它 們之間的另外的特征接觸。而且，第一特征在第二特征"之上"、"上方"和"上面"包括第一 特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征 在第二特征"之下"、"下方"和"下面"包括第一特征在第二特征正上方和斜上方，或僅僅表 示第一特征水平高度小于第二特征。
[0025] 下面在描述根據(jù)發(fā)明實施例提出的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近 模數(shù)轉(zhuǎn)換器之前，先來簡單描述一下相關(guān)技術(shù)中的逐次逼近模數(shù)轉(zhuǎn)換器技術(shù)。
[0026] 在相關(guān)技術(shù)中，參照圖1所示，傳統(tǒng)逐次逼近模數(shù)轉(zhuǎn)換器主要包括：采樣保持電路 10、電容型數(shù)模轉(zhuǎn)換器20、比較器30和數(shù)字控制邏輯40。具體工作過程如下：采樣保持電 路10對輸入信號進(jìn)行采樣，電容型數(shù)模轉(zhuǎn)換器20通過電荷重分配產(chǎn)生基準(zhǔn)電壓，比較器30 對采樣結(jié)果和電荷重分配結(jié)果進(jìn)行比較，比較結(jié)果反饋給數(shù)字控制邏輯電路40,并進(jìn)行下 一位的循環(huán)，整個轉(zhuǎn)換過程中遵循二進(jìn)制搜索算法，最終產(chǎn)生所有的輸出數(shù)據(jù)。對于采樣保 持電路10和電容型數(shù)模轉(zhuǎn)換器20,可根據(jù)逐次逼近模數(shù)轉(zhuǎn)換器的精度和速度要求選擇不 同的電路結(jié)構(gòu)。對于比較器30主要分為靜態(tài)比較器和動態(tài)比較器，其中靜態(tài)比較器通過前 置運算放大器，將輸入信號放大后傳遞給后級進(jìn)行比較，不但精度高、而且失調(diào)小，然而缺 點是由于前置運算放大器的使用，功耗較大，速度較慢。而動態(tài)比較器主要是通過正反饋鎖 存器來實現(xiàn)電壓的迅速判決，電路中沒有靜態(tài)通路，所以沒有靜態(tài)功耗，有利于高速、低功 耗的設(shè)計和實現(xiàn)。對于同步的數(shù)字控制邏輯40,每一位的轉(zhuǎn)換時間相等，并需要滿足比較器 比較時間最慢的情況，導(dǎo)致存在轉(zhuǎn)換時間的浪費和冗余。
[0027] 由此可知，相關(guān)技術(shù)中的逐次逼近模數(shù)轉(zhuǎn)換器在轉(zhuǎn)換時間和轉(zhuǎn)換速度上還不能很 好地滿足用戶的使用要求，有待改進(jìn)。
[0028] 本發(fā)明正是基于上述問題，而提出了一種基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次 逼近模數(shù)轉(zhuǎn)換器。
[0029] 下面參照附圖描述根據(jù)本發(fā)明實施例提出的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步 逐次逼近模數(shù)轉(zhuǎn)換器。參照圖2所示，該模數(shù)轉(zhuǎn)換器包括：采樣保持電路100、數(shù)模轉(zhuǎn)換器 200、開關(guān)選擇網(wǎng)絡(luò)300、比較器模塊400、異步數(shù)字控制邏輯電路500與輸出數(shù)據(jù)譯碼模塊 600。
[0030] 其中，采樣保持電路100用于對外部輸入信號進(jìn)行采樣，并輸出外部輸入信號的 采樣值。數(shù)模轉(zhuǎn)換器200用于產(chǎn)生基準(zhǔn)電壓。比較器模塊400包括第一級比較器子模塊 401和第二級比較器子模塊402,第一級比較器子模塊401用于根據(jù)采樣值和對應(yīng)的基準(zhǔn)電 壓生成第一級比較器輸出數(shù)據(jù)，第二級比較器子模塊402用于根據(jù)控制信號、對應(yīng)的基準(zhǔn) 電壓和采樣值生成第二級比較器輸出數(shù)據(jù)。異步數(shù)字控制邏輯電路500用于根據(jù)第一級比 較器輸出數(shù)據(jù)生成控制信號。輸出數(shù)據(jù)譯碼模塊600與比較器模塊400相連，輸出數(shù)據(jù)譯碼 模塊600用于對第一級比較器輸出數(shù)據(jù)和第二級比較器輸出數(shù)據(jù)進(jìn)行譯碼，以得到第一級 輸出數(shù)據(jù)和第二級輸出數(shù)據(jù)。本發(fā)明實施例的模數(shù)轉(zhuǎn)換器通過增加每級輸出的數(shù)據(jù)位數(shù)， 從而提高轉(zhuǎn)換速度。
[0031] 進(jìn)一步地，在本發(fā)明的一個實施例中，參照圖2所示，第一級比較器子模塊401由 第一級時鐘信號觸發(fā)，第二級比較器子模塊402由第二級時鐘信號觸發(fā)。其中，在本發(fā)明的 一個實施例中，第一級時鐘信號優(yōu)先于第二級時鐘信號。
[0032] 進(jìn)一步地，在本發(fā)明的一個實施例中，參照圖2所示，輸出數(shù)據(jù)譯碼模塊600包括 第一輸出模塊601和第二輸出模塊602。具體地，第一輸出模塊601設(shè)置在異步數(shù)字控制邏 輯電路500和第一級比較器子模塊401的輸出端之間，第二輸出模塊602與第二級比較器 子模塊402的輸出端相連，輸出模塊600的第一輸出模塊601和第二輸出模塊602分別用 于輸出第一級輸出數(shù)據(jù)和第二級輸出數(shù)據(jù)。
[0033] 其中，在本發(fā)明的一個實施例中，參照圖2所示，第一級比較器子模塊401和第二 級比較器子模塊402均可以包括7個比較器。需要說明的是，本發(fā)明實施例提出的比較器 個數(shù)并不限定于此數(shù)值的情況，比較器的具體個數(shù)可以根據(jù)實際應(yīng)用情況進(jìn)行調(diào)整。
[0034] 優(yōu)選地，在本發(fā)明的一個實施例中，比較器可以為四端動態(tài)比較器。其中，在本發(fā) 明的實施例中，本發(fā)明實施例通過每級輸出三位數(shù)據(jù)和四端動態(tài)比較器的使用，實現(xiàn)高速、 低功耗的設(shè)計。
[0035] 優(yōu)選地，在本發(fā)明的一個實施例中，數(shù)模轉(zhuǎn)換器200可以為電阻型數(shù)模轉(zhuǎn)換器。在 本發(fā)明的實施例中，本發(fā)明實施例通過使用電阻型數(shù)模轉(zhuǎn)換器，節(jié)省了電容型數(shù)模轉(zhuǎn)換器 電荷重分配的時間，進(jìn)而減小了整體的轉(zhuǎn)換時間，提高轉(zhuǎn)換速度。
[0036] 具體地，在本發(fā)明的一個實施例中，參照圖2所示，本發(fā)明實施例的模數(shù)轉(zhuǎn)換器通 過兩級實現(xiàn)，一級包含七個比較器，產(chǎn)生三位的輸出數(shù)據(jù)如第一級輸出數(shù)據(jù)和第二級輸出 數(shù)據(jù)。其中，v sig是外部輸入信號，vIN是輸入信號的采樣值，是接到采樣電容的共模電平。 V-P和Vn是電阻型數(shù)模轉(zhuǎn)換器兩端的基準(zhǔn)電壓，V KEFi是電阻型數(shù)模轉(zhuǎn)換器產(chǎn)生的供給比 較器的基準(zhǔn)電壓。〇u和〇2i是比較器的輸出信號，CLKl st和CLK2nd是兩級的時鐘信號。首先， 采樣保持電路1〇〇對外部輸入信號Vsig進(jìn)行采樣，得到采樣值V IN，VIN連接到基于電阻型數(shù) 模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器的兩級、共十四個比較器的輸入端。采樣結(jié)束后， 第一級比較器子模塊401的時鐘信號CLKl st有效，第一級七個比較器開始比較；根據(jù)二進(jìn)制 搜索算法，第一級的七個由電阻型數(shù)模轉(zhuǎn)換器產(chǎn)生的基準(zhǔn)電壓分別為-3/4、-1/2、_1/4、0、 1/4、1/2、3/4倍的以1--?，1--的。其次，在第一級比較結(jié)束后，會通過輸出數(shù)據(jù)譯碼模塊 600對第一級七個比較器的輸出信號0 Π 即第一級比較器輸出數(shù)據(jù)進(jìn)行譯碼，得到基于電阻 型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器第一級的三位數(shù)據(jù)輸出D5、D4、D3即第一級 輸出數(shù)據(jù)。與此同時，根據(jù)第一級的比較器輸出信號〇"會得到第二級的控制信號Ai和第 二級的時鐘信號CLK2 nd，控制信號Ai決定下一級七個比較器輸入端的基準(zhǔn)電壓。通過開關(guān) 選擇網(wǎng)絡(luò)300,決定將哪些電阻型數(shù)模轉(zhuǎn)換器產(chǎn)生的基準(zhǔn)電壓連接到第二級的七個比較器 輸入端。在第二級比較結(jié)束后，會通過輸出數(shù)據(jù)譯碼模塊600對第二級七個比較器的輸出 信號〇 2i即第二級比較器輸出數(shù)據(jù)進(jìn)行譯碼，得到基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次 逼近模數(shù)轉(zhuǎn)換器第二級的三位數(shù)據(jù)輸出D2、D1、D0即第二級輸出數(shù)據(jù)。設(shè)計中為了保證第 二級時鐘信號CLK2 nd有效時，第二級的基準(zhǔn)電壓通過開關(guān)選擇網(wǎng)絡(luò)300建立完全，時鐘信號 CLK2nd和控制信號Ai間要保持一定的延時。
[0037] 進(jìn)一步地，在本發(fā)明的一個實施例中，參照圖3所示，圖3為根據(jù)本發(fā)明一個實施 例的四端動態(tài)電壓比較器的原理不意圖，CLK是時鐘信號，hwi、Vw2、h奶、是比較 器輸入信號，0UTP和0UTN是比較器輸出信號。在本發(fā)明中的實施例中，比較器是唯一的模 擬模塊和主要功耗來源。圖4中所示的四端動態(tài)電壓比較器不含前置運算放大器，沒有靜 態(tài)通路，只消耗動態(tài)功耗，有利于低功耗設(shè)計的實現(xiàn)。當(dāng)CLK為低電平時，晶體管M7、M8、M9、 M10導(dǎo)通，節(jié)點XP和XN為高電平，晶體管Mil和M12導(dǎo)通，比較器輸出0UTP和0UTN是低 電平，比較器處于復(fù)位狀態(tài)，電路中的寄生電荷被卸放。當(dāng)CLK為高電平時，晶體管Ml、M2 導(dǎo)通，比較器輸入端Vwi、V/a^、hm、7?奶的電壓大小決定了節(jié)點XP和XN卸放電荷的 速度，卸放電流速度快的節(jié)點對應(yīng)的晶體M11/M12先截止，其對應(yīng)的比較器輸出信號0UTP/ 0UTN先變?yōu)楦唠娖?。而?jié)點XP卸放電流的速度由比較器輸入端電壓之和決定， 節(jié)點XN卸放電流的速度由比較器輸入端電壓和之和決定，如以下公式⑴所述。
[0038] V〇UT ?VxP_Vffl - (ViN1+VrEF2) _ (ViN2+VrEF1) - (VlNl_VlN2) _ (VrEF1_VrEF2)⑴
[0039] 由公式⑴所述，圖3中的四端動態(tài)電壓比較器最終比較的是兩輸入采樣信號之 差（vIN1-v IN2)和兩基準(zhǔn)電壓之差（vKEF1-vKEF2)，則實現(xiàn)差分輸入電路的設(shè)計，有利于消除偶 次諧波。由于在本發(fā)明實施例所采用的基于電阻型數(shù)模轉(zhuǎn)換器的異步逐次逼近模數(shù)轉(zhuǎn)換 器中，數(shù)模轉(zhuǎn)換器不再采用電容型結(jié)構(gòu)，也就不再有電荷重分配的過程，所以設(shè)計中采用 四端比較器，詳見文獻(xiàn)[Ying-Zu Lin, S.-J. Chang, Y.-T. Liu, et.al. "An Asynchronous Binary-Search ADC Architecture With a Reduced Comparator Count.，' IEEE Tran. Circuits Syst. 1,57(2010) 1829·]。
[0040] 進(jìn)一步地，參照圖4所示，圖4為本發(fā)明實施例的基于電阻型數(shù)模轉(zhuǎn)換器的六位異 步逐次逼近模數(shù)轉(zhuǎn)換器和其他結(jié)構(gòu)逐次逼近模數(shù)轉(zhuǎn)換器的時序關(guān)系對比圖。在相關(guān)技術(shù)中 的低速逐次逼近模數(shù)轉(zhuǎn)換器中，數(shù)字控制邏輯電路500常采用圖4 (a)中的同步數(shù)字控制邏 輯，其每一比特位的轉(zhuǎn)換時間相等，一次完整的轉(zhuǎn)換需要（N+1)個時鐘周期，此處N是逐次 逼近模數(shù)轉(zhuǎn)換器的精度。例如，一個六位500MHz采樣率的同步逐次逼近模數(shù)轉(zhuǎn)換器，需要 3.5GHz的外部時鐘信號，而產(chǎn)生這種速度的時鐘信號不僅難度大，而且功耗也很大。此外， 對于同步的數(shù)字控制邏輯，每一位的轉(zhuǎn)換時間相等，并且需要滿足比較器判決時間最慢的 情況，從而存在轉(zhuǎn)換時間的浪費和冗余。因此，同步逐次逼近模數(shù)轉(zhuǎn)換器并不適用于高速電 路的設(shè)計，公式（2)描述了該結(jié)構(gòu)中轉(zhuǎn)換時間的關(guān)系。
[0041] Ttotal - Ts/h+Tdac+N · TC0MP+TL0GIC (2)
[0042] 在公式（2)中，N是模數(shù)轉(zhuǎn)換器的精度，TTOm是一次完整轉(zhuǎn)換的時間，T s/H是采樣 保持的時間，TDAC是電容型數(shù)模轉(zhuǎn)換器電荷重分配的時間，TOTP是比較器的比較時間， 是數(shù)字控制邏輯的時間。
[0043] 圖4(b)是典型的基于電容型數(shù)模轉(zhuǎn)換器的異步逐次逼近模數(shù)轉(zhuǎn)換器時序圖，在 異步數(shù)字控制邏輯下，每一位由上一位的比較結(jié)果觸發(fā)，不再像同步數(shù)字控制邏輯中要保 證每一位的轉(zhuǎn)換時間相等，消除了轉(zhuǎn)換時間的浪費，公式（2)中的N倍比較器的比較時間轉(zhuǎn) 換為公式（3)中最高有效位（MSB)到最低有效位（LSB)之和。
[0044] Ttotal = Ts/H + TDAC TCOMP + TLOGIC (3)
[0045] 圖4(c)是本發(fā)明實施例的采用的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模 數(shù)轉(zhuǎn)換器時序圖，通過采用電阻型數(shù)模轉(zhuǎn)換器，省去了電容型數(shù)模轉(zhuǎn)換器電荷重分配的時 間，而對于六位精度模數(shù)轉(zhuǎn)換器，該結(jié)構(gòu)下電路共分為兩級，一級數(shù)據(jù)輸出三位，整體轉(zhuǎn)換 時間如公式（4)所述。
[0046] Ttotal - Ts/H+TC0MPj sii+TC0MPj st2+TL0GIC (4)
[0047] 在公式⑷中，TOTP,sn是第一級轉(zhuǎn)換時間，約等于圖4(b)中的時間，因為 逐次逼近模數(shù)轉(zhuǎn)換器遵循二進(jìn)制搜索算法，根據(jù)二進(jìn)制搜索算法，比較器輸入端的輸入電 壓采樣值和基準(zhǔn)電壓越來越接近，而比較器的比較時間反比于輸入電壓差，所以輸入端電 壓差越小，比較器的比較時間越長。（見文獻(xiàn)[孫彤.低功耗逐次逼近模數(shù)轉(zhuǎn)換器的研究與 設(shè)計[碩士學(xué)位論文].北京：清華大學(xué)，2007.])。所以在本發(fā)明的實施例中，第一級輸出 的前三比特位MSB，MSB-l，MSB-2中MSB-2比較時間最長，進(jìn)而T_, ST1約等于該位的比較時 間TOTP,MSB-2。同理，對于本發(fā)明實施例中第二級的轉(zhuǎn)換時間T OTP,ST2，約等于圖4(b)中T^p, ^的時間。通過上述對比可以看出，本發(fā)明實施例的六位逐次逼近模數(shù)轉(zhuǎn)換器的一次完整 轉(zhuǎn)換只需要兩級，電路的轉(zhuǎn)換速度得到提高。
[0048] 本發(fā)明實施例的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，對于六 位精度的設(shè)計，每級輸出數(shù)據(jù)三位，共分為兩級，電路的轉(zhuǎn)換效率得到極大優(yōu)化。需要說明 的是，本發(fā)明的實施例以基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器為基礎(chǔ)， 分析設(shè)計結(jié)構(gòu)的優(yōu)越性，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是，本發(fā)明實施例并不局限于六 位設(shè)計精度，對于不同精度的模數(shù)轉(zhuǎn)換器，可根據(jù)精度合理分配每級輸出數(shù)據(jù)位數(shù)，實現(xiàn)速 度和性能的最優(yōu)。
[0049] 根據(jù)本發(fā)明實施例提出的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換 器，通過對外部輸入信號進(jìn)行采樣，并輸出外部輸入信號的采樣值，從而根據(jù)采樣值和對應(yīng) 的基準(zhǔn)電壓生成第一級輸出數(shù)據(jù)，并且根據(jù)由第一級比較器輸出數(shù)據(jù)生成的控制信號、對 應(yīng)的基準(zhǔn)電壓和采樣值生成第二級輸出數(shù)據(jù)，通過增加每級輸出數(shù)據(jù)位數(shù)，從而減小轉(zhuǎn)換 時間，提高轉(zhuǎn)換速度，以及使用電阻型數(shù)模轉(zhuǎn)換器，節(jié)省了電容型數(shù)模轉(zhuǎn)換器電荷重分配的 時間，進(jìn)而進(jìn)一步減小了整體的轉(zhuǎn)換時間，提高了轉(zhuǎn)換速度。另外，本發(fā)明實施例通過每級 輸出三位數(shù)據(jù)和四端動態(tài)比較器的使用，實現(xiàn)了高速、低功耗的設(shè)計，更好地滿足用戶的要 求。
[0050] 應(yīng)當(dāng)理解，本發(fā)明的各部分可以用硬件、軟件、固件或它們的組合來實現(xiàn)。在上述 實施方式中，多個步驟或方法可以用存儲在存儲器中且由合適的指令執(zhí)行系統(tǒng)執(zhí)行的軟件 或固件來實現(xiàn)。例如，如果用硬件來實現(xiàn)，和在另一實施方式中一樣，可用本領(lǐng)域公知的下 列技術(shù)中的任一項或他們的組合來實現(xiàn)：具有用于對數(shù)據(jù)信號實現(xiàn)邏輯功能的邏輯門電路 的離散邏輯電路，具有合適的組合邏輯門電路的專用集成電路，可編程門陣列（PGA)，現(xiàn)場 可編程門陣列（FPGA)等。
[0051] 本【技術(shù)領(lǐng)域】的普通技術(shù)人員可以理解實現(xiàn)上述實施例方法攜帶的全部或部分步 驟是可以通過程序來指令相關(guān)的硬件完成，所述的程序可以存儲于一種計算機(jī)可讀存儲介 質(zhì)中，該程序在執(zhí)行時，包括方法實施例的步驟之一或其組合。
[0052] 此外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理模塊中，也可以 是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個模塊中。上述集成的模 塊既可以采用硬件的形式實現(xiàn)，也可以采用軟件功能模塊的形式實現(xiàn)。所述集成的模塊如 果以軟件功能模塊的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，也可以存儲在一個計算機(jī) 可讀取存儲介質(zhì)中。
[0053] 上述提到的存儲介質(zhì)可以是只讀存儲器，磁盤或光盤等。
[0054] 在本說明書的描述中，參考術(shù)語"一個實施例"、"一些實施例"、"示例"、"具體示 例"、或"一些示例"等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特 點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不 一定指的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任何 的一個或多個實施例或示例中以合適的方式結(jié)合。
[0055] 盡管上面已經(jīng)示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例 性的，不能理解為對本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨 的情況下在本發(fā)明的范圍內(nèi)可以對上述實施例進(jìn)行變化、修改、替換和變型。
【權(quán)利要求】
1. 一種基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，包括： 采樣保持電路，所述采樣保持電路用于對外部輸入信號進(jìn)行采樣，并輸出所述外部輸 入信號的采樣值； 數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器用于產(chǎn)生基準(zhǔn)電壓； 開關(guān)選擇網(wǎng)絡(luò)； 比較器模塊，所述比較器模塊包括第一級比較器子模塊和第二級比較器子模塊，所述 第一級比較器子模塊用于根據(jù)所述采樣值和對應(yīng)的基準(zhǔn)電壓生成第一級比較器輸出數(shù)據(jù)， 所述第二級比較器子模塊用于根據(jù)控制信號、對應(yīng)的基準(zhǔn)電壓和所述采樣值生成第二級比 較器輸出數(shù)據(jù)； 輸出數(shù)據(jù)譯碼模塊，所述輸出數(shù)據(jù)譯碼模塊與所述比較器模塊相連，用于對所述第一 級比較器輸出數(shù)據(jù)和第二級比較器輸出數(shù)據(jù)進(jìn)行譯碼，以得到第一級輸出數(shù)據(jù)和第二級輸 出數(shù)據(jù)；以及 異步數(shù)字控制邏輯電路，所述異步數(shù)字控制邏輯電路用于根據(jù)所述第一級比較器輸出 數(shù)據(jù)生成所述控制信號。
2. 根據(jù)權(quán)利要求1所述的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，其 特征在于，所述輸出數(shù)據(jù)譯碼模塊包括第一輸出模塊和第二輸出模塊，所述第一輸出模塊 設(shè)置在所述異步數(shù)字控制邏輯電路和所述第一級比較器子模塊的輸出端之間，所述第二輸 出模塊與所述第二級比較器子模塊的輸出端相連。
3. 根據(jù)權(quán)利要求1所述的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，其 特征在于，所述第一級比較器子模塊和第二級比較器子模塊均包括7個比較器。
4. 根據(jù)權(quán)利要求3所述的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，其 特征在于，所述比較器為四端動態(tài)比較器。
5. 根據(jù)權(quán)利要求1所述的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，其 特征在于，所述數(shù)模轉(zhuǎn)換器為電阻型數(shù)模轉(zhuǎn)換器。
6. 根據(jù)權(quán)利要求1所述的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，其 特征在于，所述第一級比較器子模塊由第一級時鐘信號觸發(fā)，所述第二級比較器子模塊由 第二級時鐘信號觸發(fā)。
7. 根據(jù)權(quán)利要求6所述的基于電阻型數(shù)模轉(zhuǎn)換器的六位異步逐次逼近模數(shù)轉(zhuǎn)換器，其 特征在于，所述第一級時鐘信號優(yōu)先于所述第二級時鐘信號。
【文檔編號】H03M1/38GK104242943SQ201410515560
【公開日】2014年12月24日 申請日期:2014年9月29日 優(yōu)先權(quán)日:2014年9月29日
【發(fā)明者】韓雪, 魏琦, 楊華中, 汪蕙 申請人:清華大學(xué)