一種振蕩電路的制作方法
【專利摘要】本發(fā)明涉及一種振蕩電路。所述振蕩電路包括：充電單元、放電單元、基準(zhǔn)單元及比較單元；所述比較單元包括正端、負(fù)端及輸出比較信號的輸出端；所述充電單元適于在所述比較信號為第一信號時(shí)對所述正端充電至第一電平；所述放電單元適于在所述比較信號為第二信號時(shí)對所述正端進(jìn)行放電至第二電平；所述基準(zhǔn)單元適于在所述比較信號為第一信號時(shí)輸出第一基準(zhǔn)電平至所述負(fù)端，在所述比較信號為第二信號時(shí)輸出第二基準(zhǔn)電平至所述負(fù)端，所述第一電平、第一基準(zhǔn)電平、第二基準(zhǔn)電平及第二電平的電平值依次遞減。本發(fā)明能夠降低振蕩電路的能耗。
【專利說明】一種振蕩電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，特別涉及一種振蕩電路。
【背景技術(shù)】
[0002]在大規(guī)模數(shù)字集成電路中，時(shí)鐘信號已成為必不可少的部分。時(shí)鐘信號可以通過振蕩電路輸出的振蕩信號產(chǎn)生，在這些數(shù)字系統(tǒng)電路中，常用的振蕩電路有三種:環(huán)形振蕩電路、晶體振蕩電路和RC (電阻-電容)振蕩電路。
[0003]環(huán)形振蕩電路的振蕩范圍很寬、穩(wěn)定度較高，但環(huán)形振蕩電路對電源的噪聲很敏感、布局尺寸面積較大。晶體振蕩電路頻率很準(zhǔn)，而且工作穩(wěn)定，其精度只與所選擇的晶體器件固有頻率有關(guān)，但是晶體振蕩電路的功耗很大、價(jià)格高，不能集成在芯片的內(nèi)部。RC振蕩電路由于其結(jié)構(gòu)簡單、成本較低和易于集成等優(yōu)點(diǎn)而被廣泛應(yīng)用于集成電路。
[0004]如圖1所示的一種現(xiàn)有技術(shù)的振蕩電路，包括:充放電單元100、第一比較單元101、第二比較單元102、鎖存單元103、以及輸出單元104。
[0005]繼續(xù)參考圖1，充放電單元100包括充電電流源11、放電電流沉11’、充電控制開關(guān)S1、放電控制開關(guān)S2、電平輸出端CAP及電容元件C。
[0006]第一比較單元101包括第一正端、第一負(fù)端及第一輸出端，第二比較單元102包括第二正端、第二負(fù)端及第二輸出端，電平輸出端CAP分別連接至所述第一正端及第二負(fù)端，所述第一負(fù)端連接至第一基準(zhǔn)電壓VA，所述第二正端連接至第二基準(zhǔn)電壓VB。
[0007]鎖存單元103為RS鎖存器，其S端連接至第一輸出端，R端連接至第二輸出端，Q端連接至所述輸出單元104。其中，Q端的輸出信號用于控制所述放電控制開關(guān)S2的開閉，Q端的輸出信號的反相信號用于控制所述充電控制開關(guān)SI的開閉:當(dāng)Q端的輸出信號為低電平、Q端的輸出信號的反相信號為高電平時(shí)，充電控制開關(guān)SI閉合、放電控制開關(guān)斷開，此時(shí)電容兀件C被充電，電平輸出端CAP輸出高電平信號；當(dāng)Q端的輸出信號為高電平、Q端的輸出信號的反相信號為低電平時(shí)，充電控制開關(guān)SI斷開、放電控制開關(guān)閉合，此時(shí)電容兀件C被放電，電平輸出端CAP輸出低電平信號。
[0008]繼續(xù)參考圖1，輸出單兀104可以基于Q端的輸出信號直接輸出振蕩信號，也可以對Q端的輸出信號進(jìn)行整形處理，再輸出振蕩信號。輸出單元104的輸出端為所述圖1振蕩電路的輸出端。
[0009]在圖1所示的振蕩電路中，第一基準(zhǔn)電壓VA和第二基準(zhǔn)電壓VB可通過如下結(jié)構(gòu)給出:振蕩電路還包括電流源12、第一電阻Rl及第二電阻R2，所述電流源12、第一電阻Rl及第二電阻R2依次串聯(lián)，其中，第一電阻Rl的一端連接至所述第一負(fù)端，另一端連接至所
述第二正端。
[0010]基于上述結(jié)構(gòu)可得，VA=I2*(R1+R2)，VB=I2*R2。
[0011]定義輸出單兀104基于Q端的輸出信號直接輸出振蕩信號Vout,結(jié)合圖2的波形分析圖，圖1所示振蕩電路的工作原理為:
[0012]當(dāng)電平輸出端CAP輸出的電平Vcap有:Vcap上升且Vcap〈VA時(shí)，振蕩信號Vout為低電平O，此時(shí)，充電控制開關(guān)SI閉合，放電控制開關(guān)S2斷開，充電電流源Il對電容元件C充電，電平輸出端CAP輸出的電平VeAP的電平值升高，直到VeAP>VA。
[0013]當(dāng)電平輸出端CAP輸出的電平Vcap有:Vcap>VA，振蕩信號Vout為高電平1，此時(shí)，充電控制開關(guān)SI斷開，放電控制開關(guān)S2閉合，放電電流沉II'對電容元件C放電，電平輸出端13輸出的電平VeAP的電平值降低，直到VeAP〈VB，振蕩信號Vout為低電平O。
[0014]為了能夠有效抑制PVT (Process Voltage Temperature)偏差對電路振蕩頻率的影響，現(xiàn)有技術(shù)的振蕩電路至少需要兩個比較單元，而比較單元會消耗大量能耗，以達(dá)到較聞的比較速率。因而，現(xiàn)有技術(shù)的振蕩電路的能耗較聞。

【發(fā)明內(nèi)容】

[0015]本發(fā)明技術(shù)方案所解決的技術(shù)問題為:如何降低振蕩電路的能耗。
[0016]為了解決上述技術(shù)問題，本發(fā)明技術(shù)方案提供了一種振蕩電路，適于輸出振蕩信號，包括:充電單元、放電單元、基準(zhǔn)單元及比較單元；
[0017]所述比較單元包括正端、負(fù)端及輸出比較信號的輸出端；
[0018]所述充電單元適于在所述比較信號為第一信號時(shí)對所述正端充電至第一電平；
[0019]所述放電單元適于在所述比較信號為第二信號時(shí)對所述正端進(jìn)行放電至第二電平；
[0020]所述基準(zhǔn)單元適于在所述比較信號為第一信號時(shí)輸出第一基準(zhǔn)電平至所述負(fù)端，在所述比較信號為第二信號時(shí)輸出第二基準(zhǔn)電平至所述負(fù)端，所述第一電平、第一基準(zhǔn)電平、第二基準(zhǔn)電平及第二電平的電平值依次遞減。
[0021]可選的，所述振蕩電路還包括:整形單元；
[0022]所述整形單元適于對所述比較信號進(jìn)行整形以輸出所述振蕩信號。
[0023]可選的，所述充電單兀包括:第一輸入端、第一輸出端、第一控制器件及電容器件；
[0024]所述第一輸入端連接至第一電流，所述第一輸出端連接至所述正端；
[0025]所述第一控制器件的一端連接至所述第一輸入端、另一端連接至所述第一輸出端，其控制端連接至第三信號，所述第三信號的振蕩趨勢與所述比較信號相反；
[0026]所述電容器件的一端連接至所述第一輸出端，另一端連接至地。
[0027]可選的，所述充電單元還包括；反相器；所述反相器的輸入端連接至所述比較單元的輸出端，所述反相器的輸出端連接至所述第一控制器件的控制端。
[0028]可選的，所述第一控制器件為第一NMOS晶體管；所述第一NMOS晶體管的漏極連接至所述第一輸入端，源極連接至所述第一輸出端，柵極連接至所述反相器的輸出端。
[0029]可選的，所述振蕩電路還包括:電流源；
[0030]所述電流源適于提供所述第一電流。
[0031]可選的，所述放電單元包括:第二輸入端、第二輸出端、第二控制器件及電流沉；
[0032]所述第二輸入端連接至所述正端，所述第二輸出端連接至地；
[0033]所述第二控制器件的一端連接至所述第二輸入端、另一端連接至所述電流沉的輸入端，其控制端連接至第四信號，所述第四信號的振蕩趨勢與所述比較信號相同；
[0034]所述電流沉的輸出端連接至所述第二輸出端。[0035]可選的，所述第二控制器件為第二NMOS晶體管；所述第二NMOS晶體管的漏極連接至所述第二輸入端，源極連接至所述電流沉的輸入端，柵極連接至所述比較單元的輸出端。
[0036]可選的，所述基準(zhǔn)單元包括:第三輸入端、第三輸出端、第三控制器件、第一電阻器件及第二電阻器件；
[0037]所述第三輸入端分別連接至第三電流及所述負(fù)端；
[0038]所述第三控制器件的一端連接至所述第三輸出端、另一端連接至所述負(fù)端，其控制端連接至第五信號，所述第五信號的振蕩趨勢與所述比較信號相同；
[0039]所述第一電阻器件的一端連接至所述第三輸入端、另一端連接至所述第三輸出端，所述第二電阻器件的一端連接至所述第三輸出端、另一端連接至地。
[0040]可選的，所述第三控制器件為第三NMOS晶體管；所述第三NMOS晶體管的漏極連接至所述負(fù)端，源極連接至所述第三輸出端，柵極連接至所述比較單元的輸出端。
[0041]本發(fā)明技術(shù)方案的有益效果至少為:
[0042]本發(fā)明技術(shù)方案的振蕩電路僅使用一個比較單元即可獲得輸出良好的振蕩頻率及振蕩信號，并建立了基準(zhǔn)單元的基準(zhǔn)變化與比較單元的比較信號之間的反饋關(guān)系，通過控制基準(zhǔn)變化來控制充電單元和放單元的充放電時(shí)間，從而簡化電路，降低了電路的控制功耗。與現(xiàn)有技術(shù)的振蕩電路相比，本發(fā)明技術(shù)方案的振蕩電路僅需消耗一個比較單元的功耗，且無需鎖存單元即可得到良好的振蕩波形，大大降低了電路能耗。
【專利附圖】

【附圖說明】
[0043]圖1為現(xiàn)有技術(shù)的一種振蕩電路的結(jié)構(gòu)不意圖；
[0044]圖2為現(xiàn)有技術(shù)振蕩電路的波形分析圖；
[0045]圖3為本發(fā)明技術(shù)方案提供的一種振蕩電路的結(jié)構(gòu)示意圖；
[0046]圖4為本發(fā)明技術(shù)方案振蕩電路的波形分析圖；
[0047]圖5為本發(fā)明技術(shù)方案提供的另一種振蕩電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0048]為了使本發(fā)明的目的、特征和效果能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)說明。
[0049]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。
[0050]如圖3所不的一種振蕩電路，適于輸出振蕩信號Fout,包括:
[0051]充電單元200、放電單元201、基準(zhǔn)單元202、比較單元203及輸出單元204。
[0052]其中:
[0053]充電單元200及放電單元201可集成于同一充放電結(jié)構(gòu)內(nèi)，且其具備充放電節(jié)點(diǎn)CAPO0
[0054]比較單元203包括正端、負(fù)端及輸出端，所述正端連接至所述充放電節(jié)點(diǎn)CAP0，所述輸出端適于輸出比較信號P。
[0055]基準(zhǔn)單元202具備輸出端ab，輸出端ab適于輸出第一基準(zhǔn)電平Va或第二基準(zhǔn)電平Vb至所述負(fù)端。[0056]輸出單兀204基于所述比較信號P，輸出所述振蕩信號Fout。
[0057]如圖3所示的振蕩電路通過如下方式建立反饋網(wǎng)絡(luò):
[0058]當(dāng)比較信號P為第一信號時(shí)，充電單元200適于對所述充放電節(jié)點(diǎn)CAPO充電，當(dāng)所述比較單元203的正端達(dá)到第一電平時(shí)，比較信號P由第一信號跳變?yōu)榈诙盘枺?br> [0059]當(dāng)比較信號P為第二信號時(shí)，放電單元201適于對所述充放電節(jié)點(diǎn)CAPO放電，當(dāng)所述比較單元203的正端下降至第二電平時(shí)，比較信號P由第二信號跳變?yōu)榈谝恍盘枴?br> [0060]在比較信號P為第一信號時(shí)，所述基準(zhǔn)單元適于輸出第一基準(zhǔn)電平Va至所述負(fù)端，在所述比較信號P為第二信號時(shí)輸出第二基準(zhǔn)電平Vb至所述負(fù)端。
[0061]設(shè)第一信號為低電平信號，第二信號為高電平信號，從圖4所示的波形分析圖，可進(jìn)一步了解圖3所示振蕩電路的反饋控制關(guān)系:
[0062]當(dāng)比較信號P為第一信號時(shí):所述充放電節(jié)點(diǎn)CAPO被充電單元200充電且所述正端電平逐漸上升，所述負(fù)端電平則為第一基準(zhǔn)電平Va;當(dāng)正端電平為第一電平時(shí)，第一電平大于所述第一基準(zhǔn)電平，比較信號P翻轉(zhuǎn)為第二信號；
[0063]當(dāng)比較信號P為第二信號時(shí):所述充放電節(jié)點(diǎn)CAPO被放電單元201放電且所述正端電平逐漸下降，所述負(fù)端電平則為第二基準(zhǔn)電平Vb;當(dāng)正端電平為第二電平時(shí)，第二電平小于所述第二基準(zhǔn)電平，比較信號P翻轉(zhuǎn)為第一信號。
[0064]基于上述分析，所述第一電平、第一基準(zhǔn)電平Va、第二基準(zhǔn)電平Vb及第二電平的電平值依次遞減。
[0065]基于上述振蕩電路，本申請還給出了更為具體的實(shí)施方式。
[0066]圖5示意了另一種振蕩電路，包括:充放電單元300、基準(zhǔn)單元301、比較單元302及輸出單元303，比較單元302包括正端、負(fù)端及輸出端，所述輸出端適于輸出比較信號q，振蕩電路的振蕩信號fout基于所述比較信號q。
[0067]所述充放電單元300由充電子單元和放電子單元構(gòu)成。其中，
[0068]所述充電子單元包括:電流源i1、第一控制器件Kl及電容器件CO ;所述電流源il在第一控制器件Kl導(dǎo)通時(shí)向所述電容器件CO充電，并在節(jié)點(diǎn)CAPl積累電平；電容器件CO的一端連接至所述節(jié)點(diǎn)CAPI,另一端連接至地,節(jié)點(diǎn)CAPl連接至所述正端。
[0069]所述放電子單元包括:電流沉i2及第二控制器件K2 ;所述電流沉i2在第二控制器件K2導(dǎo)通時(shí)對所述電容器件CO進(jìn)行放電，并在節(jié)點(diǎn)CAPl泄放電平。
[0070]更為具體的結(jié)構(gòu)是，所述第一控制器件Kl的一端連接至所述電流源il、另一端連接至所述節(jié)點(diǎn)CAP1，其控制端連接至第三信號，所述第三信號的振蕩趨勢與所述比較信號q相反。
[0071]所述第二控制器件K2的一端連接至所述節(jié)點(diǎn)CAP1、另一端連接至所述電流沉i2的輸入端，第二控制器件K2控制端連接至第四信號，所述第四信號的振蕩趨勢與所述比較信號q相同；所述電流沉i2的輸出端連接至地。
[0072]所述第三信號及第四信號基于所述比較信號q形成，由此形成基于所述比較信號q的反饋網(wǎng)絡(luò)?？蓪⑺霰容^信號q直接反饋，即將所述比較信號q的反相進(jìn)行作為所述第三信號，將所述比較信號q作為所述第四信號。
[0073]對于充放電單元300，為實(shí)現(xiàn)比較信號q的反相，以形成比較信號q的反饋網(wǎng)絡(luò)，繼續(xù)參考圖5，所述振蕩電路還可以包括一反相器304，反相器304的輸入端連接至所述比較單元302的輸出端以接收所述比較信號q，所述反相器304的輸出端連接至所述第一控制器件Kl的控制端。而所述比較單元302的輸出端連接至所述第二控制器件K2的控制端，以實(shí)現(xiàn)反饋。
[0074]不限于上述直接反饋的方式，還可以反饋與比較信號q相關(guān)的信號，比如所述振蕩信號fout，或基于比較信號q形成所述振蕩信號fout的中間信號(所述中間信號為基于所述比較信號q輸出相同振蕩周期的不同電平信號)，均可作為所述反饋信號。
[0075]另外，本申請中，上述控制器件可適應(yīng)性地周期閉合或關(guān)斷，能夠控制電容器件CO的充放電過程。如圖5所示，所述第一控制器件Kl可以第一 NMOS晶體管實(shí)現(xiàn)，所述第一NMOS晶體管的漏極連接至所述電流源il，源極連接至所述節(jié)點(diǎn)CAPl，柵極連接至所述反相器304的輸出端。所述第二控制器件K2可以第二 NMOS晶體管實(shí)現(xiàn)；所述第二 NMOS晶體管的漏極連接至所述節(jié)點(diǎn)CAP1，源極連接至所述電流沉i2，柵極連接至所述比較單元302的輸出端。
[0076]在本申請中，所述基準(zhǔn)單元301也與所述比較單元302輸出的比較信號q具備反饋關(guān)系。
[0077]基準(zhǔn)單元301包括:電流源i3、第三控制器件K3、第一電阻器件rl及第二電阻器件r2。電流源i3、第一電阻器件rl及第二電阻器件r2串聯(lián)于電源電壓VDD及地之間，所述第一電阻器件rl的一端連接至比較單元302的負(fù)端，另一端連接第二電阻器件r2，所述第三控制器件K3并聯(lián)于所述第一電阻器件rl兩端。所述第三控制器件K3的控制端連接至第五信號，所述第五信號的振蕩趨勢與所述比較信號q相同。
[0078]在比較信號q為第一信號時(shí)，所述基準(zhǔn)單元301適于輸出第一基準(zhǔn)電平Va至所述負(fù)端，在所述比較信號q為第二信`號時(shí)輸出第二基準(zhǔn)電平Vb至所述負(fù)端。根據(jù)圖5的結(jié)構(gòu)，可得至Ij:Va=i3*(rl+r2)，Vb=i3*r2，有 Va>Vb。
[0079]第三控制器件K3同樣可由第三NMOS晶體管實(shí)現(xiàn)，所述第三NMOS晶體管的漏極及源極作為所述控制器件Κ3的兩端，并聯(lián)于第一電阻器件rl的兩端(也可認(rèn)為，第三NMOS晶體管的漏極連接至所述負(fù)端，源極連接至所述第二電阻器件r2)，柵極作為第三控制器件K3的控制端、連接至所述比較單元302的輸出端。
[0080]在本申請中，通過比較信號q輸出的不同電平，產(chǎn)生第三信號、第四信號及第五信號，反饋輸出電路此時(shí)的振蕩狀態(tài)，并基于所述第三信號、第四信號及第五信號分別控制充放電單元及基準(zhǔn)單元的工作狀態(tài)，使本申請的振蕩電路具備良好的振蕩周期。
[0081]需要說明的是，電流源il及電流沉i2的輸出電流可設(shè)計(jì)為相同電流值，這可保證充放電時(shí)間的均等性，進(jìn)一步使電路具有良好的振蕩周期。本申請所述電流源il、電流沉?2及電流源i3也可以是外部設(shè)備提供的。
[0082]結(jié)合圖4的波形分析圖，圖5所示振蕩電路的工作原理為:
[0083]當(dāng)比較信號q為第一信號時(shí)，第一控制器件Kl閉合,第二控制器件K2斷開,第三控制器件K3斷開，此時(shí)，充放電單元300對電容器件CO充電，節(jié)點(diǎn)CAPl輸出電平至正端，正端電平上升且正端電平小于第一基準(zhǔn)電平Va時(shí)，比較信號q持續(xù)為第一信號(低電平)，振蕩信號fout為低電平O，充放電單元300持續(xù)對電容器件CO充電，直到正端電平上升至第一電平，第一電平大于第一基準(zhǔn)電平Va。
[0084]當(dāng)正端電平上升至第一電平且大于第一基準(zhǔn)電平Va時(shí)，比較信號q變?yōu)榈诙盘?高電平)，振蕩信號fout也翻轉(zhuǎn)為高電平I。此時(shí)，第一控制器件Kl斷開，第二控制器件K2閉合，第三控制器件K3閉合，此時(shí)，充放電單元300對電容器件CO放電，正端電平減小且正端電平小于第一基準(zhǔn)電平Va,比較信號q持續(xù)為第二信號(高電平)，振蕩信號fout為高電平I。充放電單元300持續(xù)對電容器件CO放電，直到正端電平下降至第二電平，第二電平小于第二基準(zhǔn)電平Vb。當(dāng)正端電平下降至第二電平且小于第二基準(zhǔn)電平Vb時(shí)，比較信號q變?yōu)榈谝恍盘?低電平)，振蕩信號fout也翻轉(zhuǎn)為低電平O。
[0085]基于上述分析可知，在上述振蕩電路里，振蕩信號fout和比較信號q的振蕩趨勢是一致的。在其他實(shí)施例中，所述振蕩電路還可以包括比較單元302輸出端與輸出單元303輸入端之間的整形單元，所述整形單元適于對所述比較信號q進(jìn)行整形以輸出所述振蕩信號fout，所述振蕩信號fout可以與所述比較信號q的振蕩趨勢相反，振蕩信號fout的振幅也可以基于所述比較信號q的振幅得到。
[0086]本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種振蕩電路，適于輸出振蕩信號，其特征在于，包括:充電單元、放電單元、基準(zhǔn)單元及比較單元； 所述比較單元包括正端、負(fù)端及輸出比較信號的輸出端； 所述充電單元適于在所述比較信號為第一信號時(shí)對所述正端充電至第一電平； 所述放電單元適于在所述比較信號為第二信號時(shí)對所述正端進(jìn)行放電至第二電平； 所述基準(zhǔn)單元適于在所述比較信號為第一信號時(shí)輸出第一基準(zhǔn)電平至所述負(fù)端，在所述比較信號為第二信號時(shí)輸出第二基準(zhǔn)電平至所述負(fù)端，所述第一電平、第一基準(zhǔn)電平、第二基準(zhǔn)電平及第二電平的電平值依次遞減。
2.如權(quán)利要求1所述的振蕩電路，其特征在于，還包括:整形單元； 所述整形單元適于對所述比較信號進(jìn)行整形以輸出所述振蕩信號。
3.如權(quán)利要求1所述的振蕩電路，其特征在于，所述充電單元包括:第一輸入端、第一輸出端、第一控制器件及電容器件； 所述第一輸入端連接至第一電流，所述第一輸出端連接至所述正端； 所述第一控制器件的一端連接至所述第一輸入端、另一端連接至所述第一輸出端，其控制端連接至第三信號，所述第三信號的振蕩趨勢與所述比較信號相反； 所述電容器件的一端連接至所述第一輸出端，另一端連接至地。
4.如權(quán)利要求3所述的振蕩電路，其特征在于，所述充電單元還包括:反相器；所述反相器的輸入端連接至所述比較單元的輸出端，所述反相器的輸出端連接至所述第一控制器件的控制端。
5.如權(quán)利要求4所述的振蕩電路，其特征在于，所述第一控制器件為第一NMOS晶體管；所述第一 NMOS晶體管的漏極連接至所述第一輸入端，源極連接至所述第一輸出端，柵極連接至所述反相器的輸出端。
6.如權(quán)利要求3所述的振蕩電路，其特征在于，還包括:電流源； 所述電流源適于提供所述第一電流。
7.如權(quán)利要求1所述的振蕩電路，其特征在于，所述放電單元包括:第二輸入端、第二輸出端、第二控制器件及電流沉； 所述第二輸入端連接至所述正端，所述第二輸出端連接至地； 所述第二控制器件的一端連接至所述第二輸入端、另一端連接至所述電流沉的輸入端，其控制端連接至第四信號，所述第四信號的振蕩趨勢與所述比較信號相同； 所述電流沉的輸出端連接至所述第二輸出端。
8.如權(quán)利要求7所述的振蕩電路，其特征在于，所述第二控制器件為第二NMOS晶體管；所述第二 NMOS晶體管的漏極連接至所述第二輸入端，源極連接至所述電流沉的輸入端，柵極連接至所述比較單元的輸出端。
9.如權(quán)利要求1所述的振蕩電路，其特征在于，所述基準(zhǔn)單元包括:第三輸入端、第三輸出端、第三控制器件、第一電阻器件及第二電阻器件； 所述第三輸入端分別連接至第三電流及所述負(fù)端； 所述第三控制器件的一端連接至所述第三輸出端、另一端連接至所述負(fù)端，其控制端連接至第五信號，所述第五信號的振蕩趨勢與所述比較信號相同； 所述第一電阻器件的一端連接至所述第三輸入端、另一端連接至所述第三輸出端，所述第二電阻器件的一端連接至所述第三輸出端、另一端連接至地。
10.如權(quán)利要求9所述的振蕩電路，其特征在于，所述第三控制器件為第三NMOS晶體管；所述第三NMOS晶體管的漏極連接至所述負(fù)端，源極連接至所述第三輸出端，柵極連接至所述比較單元的輸出 端。
【文檔編號】H03B5/20GK103825555SQ201410088038
【公開日】2014年5月28日 申請日期:2014年3月11日 優(yōu)先權(quán)日:2014年3月11日
【發(fā)明者】秦義壽 申請人:上海華虹宏力半導(dǎo)體制造有限公司