時鐘緩沖電路及其控制方法，時鐘樹及其控制方法
【專利摘要】一種用于時鐘樹的可調(diào)緩沖電路，時鐘樹包括多個并聯(lián)的緩沖器和與緩沖器并聯(lián)的旁路開關(guān)，每個緩沖器包括接地功能。該電路具有：標(biāo)準(zhǔn)模式，其中一個緩沖器接入電路；第一低電壓模式，其中多個緩沖器并聯(lián)地接入電路且不接地；第二低電壓模式，其中多個緩沖器并聯(lián)地接入電路且接地；以及旁路模式。
【專利說明】時鐘緩沖電路及其控制方法，時鐘樹及其控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種時鐘緩沖電路。
[0002]特別地，本發(fā)明一種可編程時鐘緩沖器，其適于運行在一個寬的電壓范圍。
【背景技術(shù)】
[0003]基于時鐘樹的標(biāo)稱要求和低供電電壓之間存在沖突，從而產(chǎn)生了對于這種緩沖器的需求。例如，在標(biāo)稱電壓下，互連電阻占主導(dǎo)地位；而在低電壓下，則是緩沖輸出阻抗占主導(dǎo)地位。從而，在標(biāo)稱電壓下搭建的符合計時要求的時鐘樹在低電壓下不起作用，反之亦然。其次，為滿足低壓條件下的時間條件而搭建時鐘樹的額外設(shè)計會導(dǎo)致在標(biāo)稱電壓下工作時產(chǎn)生過多的功率消耗。
[0004]動態(tài)電壓縮放(DVS)是一種用于減少能量消耗的方法，其根據(jù)性能的要求，將系統(tǒng)電源電壓適應(yīng)到一個較大的范圍上。在系統(tǒng)具有隨時間而變的處理能力時，這將會變得特別有好處。對于動態(tài)電壓縮放設(shè)計而言，變異性恢復(fù)力是非常重要的，也是主要的關(guān)注點。特別地，為得到較低的功率和魯棒性的設(shè)計，時鐘樹網(wǎng)絡(luò)是最需要關(guān)注的。
[0005]所述時鐘網(wǎng)絡(luò)可以耗費高達40%-50%的功率分配。從而，針對于在管芯間和管芯內(nèi)的不同，時鐘漂移應(yīng)當(dāng)最小化，且計時裕量應(yīng)當(dāng)被有效定義。類似地，需要有效地控制所述偏斜，以防止出現(xiàn)建立時間降級和保持時間擾亂。對于供電電壓的變化而言，時鐘樹也需要具有較強的適應(yīng)性。
[0006]在時鐘樹的設(shè)計上，由于在弱反轉(zhuǎn)區(qū)(低電壓)與強反轉(zhuǎn)區(qū)(高電壓)之間的取舍沖突，將其優(yōu)化在一個較大的電壓范圍是極有挑戰(zhàn)的。特別地，對于低電壓的設(shè)計還要求向上適化，以確保魯棒性。然而，由于設(shè)計的固定特性，對于低電壓運作的特別需求將帶來高電壓時的額外電能消耗，還會帶來保持時間的擾亂。
[0007]一種已知的解決上述問題的方法是利用延遲緩沖來最小化在高電壓時的漂移。
[0008]圖1所示的是在緩沖和非緩沖的時鐘樹中電壓縮放對于時鐘漂移的影響。
[0009]圖線10是在無緩沖情形下與電源電壓有關(guān)的時鐘漂移；圖線12是在有緩沖情形下的時鐘漂移。圖1表明，在亞閾值區(qū)域，增加了時鐘緩沖器導(dǎo)致時鐘漂移增大。從而，對于近閾值電壓設(shè)計來說，在超閾值電壓區(qū)域插入緩沖以最小化時鐘漂移不是最優(yōu)的技術(shù)。
[0010]在低電壓下對給定的漂移目標(biāo)進行的優(yōu)化尺度將會帶來在高電壓下的不必要的額外電能消耗。
[0011]圖2所示的是對于給定的目標(biāo)漂移值而言，緩沖尺度對功耗的影響?！癝max緩沖”是對于低電壓進行優(yōu)化的緩沖尺度，“Smin緩沖”代表的是對于給定的漂移目標(biāo)而言最優(yōu)的緩沖尺度。
[0012]對于上述的問題，已經(jīng)存在各種解決措施。很多現(xiàn)有的技術(shù)聚焦于靜態(tài)的時鐘緩沖設(shè)計，或為低電壓而進行優(yōu)化，或為高電壓而進行優(yōu)化。很多方法對于低電壓和亞閾值電壓都不可調(diào)。
[0013]其他還有利用各類延遲緩沖器的方案，延遲被設(shè)為與設(shè)備的電源模式相關(guān)，該設(shè)備的電源模式由時鐘樹的特定分支來控制。這種方法在美國專利申請2011 / 012875中披露。該方法是基于電源模式的設(shè)定，其對于供電電壓的變化并不會動態(tài)地響應(yīng)。

【發(fā)明內(nèi)容】

[0014]根據(jù)本發(fā)明的實施方式，提供如權(quán)利要求所述的裝置與方法。
[0015]根據(jù)本發(fā)明的一個方面，提供一種用于時鐘樹的可調(diào)緩沖電路，所述可調(diào)緩沖電路包括:
[0016]電壓傳感器，用于感測供電電壓；
[0017]一組相互并聯(lián)的至少兩個緩沖器，每個緩沖器包括接地電路，用于執(zhí)行可選的接地功能；
[0018]旁路開關(guān)，與所述至少兩個緩沖器并聯(lián)；
[0019]開關(guān)結(jié)構(gòu)，用于根據(jù)所感測的供電電壓而在各運行模式之間切換；所述模式包括:
[0020]正常模式，其中一個緩沖器接入電路；
[0021]第一低電壓模式，其中至少兩個緩沖器并聯(lián)地接入電路，并不具接地功能；
[0022]第二低電壓模式，其中至少兩個緩沖器并聯(lián)地接入電路，并具接地功能；以及
[0023]旁路模式，其中緩沖器由旁路開關(guān)旁路。
[0024]該電路對于不同的供電電壓條件而允許使用不同的配置，從而該電路可以適應(yīng)于較寬范圍的電壓變化。從而提供了一種適用于動態(tài)電壓縮放時鐘樹網(wǎng)絡(luò)的設(shè)計。對于不同的供電電壓，提供不同的控制信號。時鐘樹中的時鐘緩沖拓?fù)浣Y(jié)構(gòu)由控制信號進行調(diào)整，控制信號由電壓傳感器根據(jù)運行電壓而產(chǎn)生。
[0025]利用所述并聯(lián)的分支，提供了一種可變的緩沖驅(qū)動強度，從而減小了非本征延遲的影響。通過減小負(fù)載主導(dǎo)的非本征元件延遲和輸出斜率退化，可以控制延遲傳導(dǎo)。
[0026]接地功能用于在運行于低電壓時克服器件變化帶來的影響。
[0027]示例地，接地功能可以利用NMOS晶體管來實現(xiàn)，對于超低電壓或近閾值電壓運行而言較為有利。這些NMOS晶體管的激活可以拉低緩沖器的輸入反相器的開關(guān)閾值，并降低由于不良晶體管所帶來的延遲傳導(dǎo)。
[0028]對于亞閾值電壓而言，可以使能所述旁路功能。在亞閾值電壓時，器件電阻比互連電阻更起決定作用。在這種情況下，旁路所述緩沖器可以利用將所述設(shè)備的旁路來阻止易變的延遲傳導(dǎo)。
[0029]所述緩沖電路提供了一種電壓縮放時鐘樹設(shè)計，而現(xiàn)有的靜態(tài)的時鐘樹設(shè)計不能夠滿足由于電壓縮放帶來的有沖突的計時收斂要求。該緩沖設(shè)計可以避免尺寸過大問題，從而在相同的可靠性水平下降低功耗。
[0030]每個緩沖器包括相互串聯(lián)的兩個反相器；所述接地電路用于選擇性地將所述反相器之間的結(jié)點接地。所述接地電路可包括連接于所述結(jié)點與地之間的接地晶體管，以及在緩沖電路的輸入時鐘和接地晶體管的柵極之間的使能開關(guān)，所述接地功能取決于所述輸入時鐘。這實質(zhì)上提供了一種輔助功能，用于在時鐘周期的合適相位上將反相器之間的結(jié)點接低至地。所述接地電路可以包括多個相互并聯(lián)的接地晶體管。
[0031]所述接地電路進一步包括非使能晶體管，用于在未選擇接地功能時關(guān)斷所述接地晶體管。
[0032]電壓傳感器可以用于檢測所述供電電壓為:
[0033]低于器件閾值電壓(如低于閾值電壓的2 / 3)；
[0034]接近器件閾值電壓(如在閾值電壓的2 / 3和3 / 4之間)；
[0035]在器件閾值電壓與中間電壓之間(如在閾值電壓的3 / 4和標(biāo)稱供電電壓的I /2之間);或
[0036]高于中間電壓(如高于標(biāo)稱供電電壓的1/2)。
[0037]從而，可以有三個閾值電壓水平。一個是稍低于閾值(2 / 3值)、一個是稍高于閾值(3 / 4值)、一個是中間水平，高于第二閾值水平但低于標(biāo)稱供電電壓(I / 2值)。給出的值僅為示例，更通常地，閾值處于兩個值中間，其中相對較高的值接近但低于所述標(biāo)稱電壓。所述開關(guān)結(jié)構(gòu)用于:
[0038]在供電電壓低于所述器件閾值電壓時選擇所述旁路模式；
[0039]在供電電壓接近所述器件閾值電壓時選擇所述第二低電壓模式；
[0040]在供電電壓在器件閾值電壓與中間電壓之間時選擇所述第一低電壓模式；或[0041 ] 在供電電壓高于中間電壓時選擇所述正常模式。
[0042]所述可調(diào)緩沖電路可以用于時鐘樹。
[0043]本發(fā)明還提供一種控制用于時鐘樹的可調(diào)緩沖電路的方法，所述緩沖電路包括一組相互并聯(lián)的至少兩個緩沖器，以及與所述至少兩個緩沖器并聯(lián)的旁路開關(guān)；每個緩沖器包括接地電路用于執(zhí)行可選的接地功能；所述方法包括:
[0044]感測供電電壓；
[0045]根據(jù)所感測的供電電壓而在各運行模式之間切換；所述模式包括:
[0046]正常模式，其中一個緩沖器接入電路；
[0047]第一低電壓模式，其中至少兩個緩沖器并聯(lián)地接入電路，并不具接地功能；
[0048]第二低電壓模式，其中至少兩個緩沖器并聯(lián)地接入電路，并具接地功能；以及
[0049]旁路模式，其中緩沖器由旁路開關(guān)旁路。
【專利附圖】

【附圖說明】
[0050]以下將結(jié)合附圖對于本發(fā)明的實施方式進行進一步詳細地描述，其中:
[0051]圖1所示的是在緩沖和非緩沖的時鐘樹中電壓縮放對于時鐘漂移的影響；
[0052]圖2所示的是對于給定的目標(biāo)漂移值而言，緩沖尺度對功耗的影響；
[0053]圖3所示的是示出本發(fā)明的緩沖器結(jié)構(gòu)的示意圖；
[0054]圖4所示的是本發(fā)明的緩沖電路的一種實施方式；
[0055]圖5所示的是供電電壓傳感器30及得到轉(zhuǎn)換控制信號的控制邏輯；
[0056]圖6a所示的是低電壓運行時邏輯電路的功能，圖6b所示的是亞閾值電壓運行時邏輯電路工作于比較器信號下的功能；
[0057]圖7所示的是當(dāng)兩種結(jié)構(gòu)中的緩沖器都啟動時，得到的是延遲傳導(dǎo)出現(xiàn)40%的下降，以及平均延遲出現(xiàn)36%的下降；
[0058]圖8所示的是圖4中的電路在近閾值電壓時的設(shè)置方式；
[0059]圖9所示的是電路在亞閾值電壓時的設(shè)置方式；以及[0060]圖10所示的是在不同的運行模式下本發(fā)明的緩沖器設(shè)計所達到的時鐘漂移減小的效果。
【具體實施方式】
[0061]本發(fā)明提供一種用于時鐘樹的可調(diào)緩沖器電路，其包括并聯(lián)的多個緩沖器，其中每個緩沖器都具有接地功能；并包括與所述緩沖器并聯(lián)的旁路開關(guān)。該電路具有:正常模式，其中一個緩沖器接入電路；第一低電壓模式，其中多個緩沖器并聯(lián)地接入電路且不接地；第二低電壓模式，其中多個緩沖器并聯(lián)地接入電路且接地；以及旁路模式。
[0062]圖3所示的是示出本發(fā)明的緩沖器結(jié)構(gòu)的示意圖；其可被描述為一個多輔助柵隔離時鐘緩沖器。該緩沖器根據(jù)不同的工作電壓而改變其拓?fù)浣Y(jié)構(gòu)。
[0063]該緩沖器包括三種主要元件，分別為:
[0064](I)供電電壓(VDD)傳感器30 ；
[0065](2)控制邏輯32 ；以及
[0066](3)基于該控制邏輯的設(shè)置的可調(diào)緩沖器部分34。
[0067]供電電壓傳感器30用于檢測運行電壓，隨同的控制邏輯32用于基于供電電壓傳感器的輸出而生成設(shè)置控制信號31。設(shè)置控制信號用于選擇適于該運行電壓范圍(如供電電壓傳感器所檢測到的)的適當(dāng)?shù)木彌_器拓?fù)浣Y(jié)構(gòu)。
[0068]可調(diào)緩沖器部分34包括連接于輸入端A和輸出端Z之間的一組互相并聯(lián)的緩沖器通路。每一個緩沖器通路包括緩沖器35a-35c及相應(yīng)的隔離開關(guān)36a-36c。此外，還有一個由開關(guān)38構(gòu)成的無緩沖器通路。
[0069]圖3還示出了一個時鐘樹，其中時鐘源被饋送到本發(fā)明的組態(tài)緩沖電路的各個地方，并最終送到時鐘受端。
[0070]如以下所述，每個緩沖器都具有接地功能。
[0071]圖4所示的是本發(fā)明的緩沖電路的一種實施方式。
[0072]該電路包括連接在輸入端A和輸出端Z之間的主要緩沖分支，如串聯(lián)的兩個反相器40所示。開關(guān)41用于使得該分支接入或不接入電路。
[0073]第二緩沖分支(與前述第一緩沖分支并聯(lián))連接于輸入端與輸出端之間，包括互相串聯(lián)的兩個反相器42。開關(guān)44用于使得該分支接入或不接入電路。所述開關(guān)由“冗余”控制信號來控制。
[0074]第三分支(與其余兩個分支并聯(lián))為旁路分支，其包括開關(guān)46。當(dāng)該旁路開關(guān)46閉合時，其他開關(guān)41、44均斷開，從而所述延遲分支不接入電路。該旁路開關(guān)由“旁路”控制信號來控制。
[0075]每個延遲分支包括一個接地電路48，其可被激活而將在反相器之間的信號拉入接地。其操作由開關(guān)50控制。
[0076]控制信號用于控制開關(guān)50，開關(guān)50將輸入信號饋送到接地電路中NMOS晶體管的柵極。該控制信號是“輔助”控制信號，其導(dǎo)致NMOS產(chǎn)生在閾值電壓附近運行時起作用的輔助。從而，當(dāng)輔助控制信號建立時，輸入的時鐘信號即被用作激活接地晶體管的控制。由于接地電路是在第一反相器之后，意味著在反相器之間的信號為低電平時可以提供額外的接地(如當(dāng)時鐘輸入為高時)。[0077]當(dāng)輔助控制信號為低時，開關(guān)50打開，晶體管52將接地電路中的晶體管的柵極拉低，從而關(guān)斷這些晶體管，從而禁用該接地電路。晶體管52的柵極信號從而是輔助控制信號的互補信號。
[0078]該電路可以有幾種可能的設(shè)置方式:
[0079]1.僅主要緩沖分支激活；
[0080]2.兩個分支均激活-帶接地輔助；
[0081 ] 3.兩個分支均激活-不帶接地輔助；
[0082]4.旁路分支激活。
[0083]以下將解釋上述的不同運行模式如何適用于不同的供電電壓條件。它們由上面所述的三個控制信號(“輔助”、“旁路”和“冗余”)進行控制。
[0084]本發(fā)明的電路解決了傳統(tǒng)的時鐘緩沖器設(shè)計中存在的問題，傳統(tǒng)的時鐘緩沖器的設(shè)計是固定的(靜態(tài)的)，不能夠進行動態(tài)的調(diào)整以在不同電壓下實現(xiàn)計時收斂，以達到DVS兼容的系統(tǒng)設(shè)計。
[0085]該緩沖器電路相應(yīng)于供電電壓而設(shè)置，特別是與供電電壓和電路所用元件的閾值電壓(如MOSFET閾值電壓)之間的關(guān)系。
[0086]晶體管的工作區(qū)域取決于供電電壓。當(dāng)供電電壓下降到接近亞閾值工作區(qū)時，工作區(qū)域從強反轉(zhuǎn)區(qū)變換為中度反轉(zhuǎn)區(qū)最終至弱反轉(zhuǎn)區(qū)(閾值以下)。強反轉(zhuǎn)區(qū)被認(rèn)為是超閾值區(qū)域，其特征是大驅(qū)動電流及一個實質(zhì)上大于Vth的大電壓，Vth是晶體管的閾值電壓。中度反轉(zhuǎn)區(qū)相比于超閾值區(qū)域來說具有稍低的驅(qū)動電流，并具有接近Vth的工作電壓。在超閾值區(qū)域內(nèi)，電流大體上是線性的。弱反轉(zhuǎn)亞閾值區(qū)域的特征在于小驅(qū)動電流和低于Vth的電源電壓。在亞閾值區(qū)域，晶體管電流Im以指數(shù)方式相關(guān)于Vth和電源電壓vdd。
[0087]在亞閾值電路中，供電電壓下降到晶體管的閾值電壓以下。這會導(dǎo)致功率消耗以供電電壓的平方的下降(功率與電壓平方成比例)。從而，亞閾值電路可歸類為超低功耗電路。
[0088]亞閾值設(shè)計在很多應(yīng)用領(lǐng)域都可以使用，包括能量約束低性能生物醫(yī)學(xué)植入物、傳感器節(jié)點和RFID，以及能量約束DVS (動態(tài)電壓縮放)移動設(shè)備，其偶爾會需要支持高性能模式。額外的從強反轉(zhuǎn)區(qū)(超閾值、高性能)到弱反轉(zhuǎn)區(qū)(亞閾值、低功率)的動態(tài)電壓縮放使得這種可攜帶的移動設(shè)備的突發(fā)式運行成為可能。
[0089]在亞閾值區(qū)，電流是漏泄電流，當(dāng)晶體管工作在超閾值區(qū)域時，一般認(rèn)為并不需要這種漏泄電流。然而，該漏泄電流在亞閾值電路中得以運用，用為亞閾值電路的導(dǎo)通電流。
[0090]對于超閾值運行來說，只有主要緩沖分支被激活，以節(jié)省能耗。
[0091]對低供電電壓運行(但高于閾值電壓)來說，該冗余控制信號激活該第二緩沖分支42，從而輸出節(jié)點Z被多個緩沖器驅(qū)動，以減少非本征延遲。
[0092]對于這兩路并聯(lián)的緩沖器，其輸入信號是相同的(幅度相同，到達時間相同)。多樣的供給可以提升驅(qū)動力并改善延遲。
[0093]如果設(shè)計一個尺寸為SI的緩沖器，其用于滿足設(shè)計于VDD / 2下運行的時間要求的話，這對于VDD下運行來說將會變成一個過設(shè)計的緩沖器。從而，利用并聯(lián)的緩沖器來將該SI尺寸換成兩個較小的S2尺寸。通過這種方式，兩者一起滿足了 VDD / 2的設(shè)計需求，但在VDD時可選擇禁用一個緩沖器，從而更節(jié)省效能。[0094]根據(jù)進一步的實施方式，可以使用兩個具有相似尺寸的緩沖器。理論上，緩沖器的數(shù)量可以延伸到N個，且尺寸可以不相同。
[0095]輔助控制信號還用于激活接地電路，從而拉低開關(guān)閾值，并減小非本征延遲，當(dāng)供電電壓VDD縮小時，這些因素都會變得相關(guān)。
[0096]對于亞閾值電壓而言，兩路緩沖分支都被旁路，因為其器件的性能影響比互連帶來的延遲的影響更為主要。
[0097]對于低于標(biāo)稱供電電壓但大于閾值電壓的供電電壓，兩路緩沖支路都會使用，但不需要接地(會消耗電能)的輔助。額外的緩沖器減小了在標(biāo)稱供電電壓時的延遲，得到更好的性能。由于插入該緩沖器后的更短的互連區(qū)段和對后續(xù)緩沖器輸入而言更急劇的偏斜率，將會較有優(yōu)勢。
[0098]在亞閾值電壓時，整體電阻將更多地由MOSFET器件的電阻而不是互連電阻來決定。
[0099]從而，在標(biāo)稱供電電壓時加入到時鐘樹設(shè)計中的緩沖器會導(dǎo)致在亞閾值電壓中遲延傳導(dǎo)的變化所帶來的影響加劇。并且它們會不可避免地增加電能消耗。從而，對于亞閾值電壓而言，所述器件被旁路。
[0100]在標(biāo)稱供電電壓時，可以使用常規(guī)的緩沖器拓?fù)浣Y(jié)構(gòu)，只使用一個單獨的緩沖分支。
[0101 ] 從而，工作模式取決于供電電壓的高低。
[0102]圖5所示的是供電電壓傳感器30及得到轉(zhuǎn)換控制信號的控制邏輯。
[0103]傳感器包括一組三個比較器。第一比較器51檢測一個最高電壓V,ef。電阻梯隊分割后生成兩個電壓，第二比較器52、第三比較器54利用所述兩個電壓作為參考。
[0104]對于標(biāo)稱的1.2V的供電電壓，比較器的輸出如下表所不:
[0105]
ZZ比較器I 比較器2 比較骼3 輔助控制余控制旁路控制
輸出 輸出 輸出 信號 信號 信號
0.9V-1.2V 及以上0 0 0 0 0 0
0.75V-0.9V1 0 0 0 1
0.5V-0.75V110 110
0V-0.5V1110 0 1
[0106]計時傳感器對于0.9V可以檢測計時誤差。
[0107]該計時誤差是由圖5所示的鎖存器電路檢測的。時鐘信號送至第一鎖存器60的時鐘輸入端，而其經(jīng)過了延遲的信號送至第二鎖存器62。所述延遲是基于時鐘樹的一部分的復(fù)制。當(dāng)檢測到獲得了不正確的取樣結(jié)果時，基于此會產(chǎn)生誤差信號；該誤差信號用于使得控制信號去改變緩沖器的設(shè)置。
[0108]從而，該計時傳感器是基于電壓比較器陣列、誤差檢測電路和控制器的。
[0109]電壓比較器陣列30決定運行電壓。它由阻性階梯網(wǎng)絡(luò)構(gòu)成，阻性階梯網(wǎng)絡(luò)用于為不同的電壓感測放大器生成參考電壓，例如圖中所示的三個電壓感測放大器。這些感測放大器的另一個輸入是電源電壓VDD。電壓比較器輸出一個矢量，例如對于檢測到小于0.5V的亞閾值電壓,輸出{111}。
[0110]該輸出的矢量與誤差檢測電路的輸出一起被控制邏輯使用，以用于生成緩沖器控制信號。
[0111]誤差檢測電路包括一個重復(fù)組合的通路，以延遲路線61 (類似于典型的電路設(shè)計中的數(shù)據(jù)組合通路)的形式出現(xiàn)；雙穩(wěn)態(tài)觸發(fā)器60 ;鎖存器(對于經(jīng)時鐘延遲的輸入數(shù)據(jù)進行取樣)；以及異或門64。正常運行時，雙穩(wěn)態(tài)觸發(fā)器60對正確的數(shù)據(jù)進行取樣，異或門64的輸出則是將其與鎖存器62的輸出相比,輸出為低電平。
[0112]然而，當(dāng)從重復(fù)組合邏輯的數(shù)據(jù)延遲到達時，雙穩(wěn)態(tài)觸發(fā)器60則會取樣不正確的數(shù)據(jù)，進而異或門64將其與鎖存器62的輸出(已設(shè)計為包含裕量，從而保證可以正確取樣到數(shù)據(jù))進行比較，從而標(biāo)識為誤差信號。
[0113]控制邏輯電路由該誤差信號觸發(fā)，并根據(jù)運行電壓生成相應(yīng)的輸出信號(“冗余”、“輔助”或“旁路”)。通過這種方式，每當(dāng)計時誤差檢測電路檢測到誤差信號時，緩沖器的設(shè)置會相應(yīng)調(diào)整。電壓傳感器用于確定何種設(shè)置較為合適。
[0114]圖5所示的邏輯門電路顯示，當(dāng)計時誤差信號為高電平時，三個比較器信號通過與門輸出。隨后，利用具有負(fù)輸入端的兩個與門執(zhí)行上述表格中的功能。
[0115]在標(biāo)稱電壓(例如VDD>2 / 3VDD_),電壓比較器的輸出為上表中所不的對于低VDD電平(如剛好小于2 / 3VDDnom)，電壓比較器的輸出是{100}。
[0116]比較器輸出{100}激活冗余開關(guān)控制信號，其通過激活冗余緩沖分支、減小延遲傳導(dǎo)來用于增加緩沖強度。
[0117]當(dāng)電源電壓進一步減小到閾值電壓范圍附近(例如低于0.75V)時，電壓比較器輸入變?yōu)閧110}并在“冗余”開關(guān)控制信號之外還激活“輔助”開關(guān)控制信號。
[0118]這使得多個緩沖器中的輔助晶體管(如接地電路)工作。對于正邊沿觸發(fā)的設(shè)計而言，在本實施方式的輔助機制中使用NMOS晶體管。相似地，對于負(fù)邊沿觸發(fā)設(shè)計來說，可以使用PMOS晶體管。
[0119]對于亞閾值電壓(如小于0.5V),電壓比較器的輸出是{111}。
[0120]誤差信號激活旁路開關(guān)控制信號，從而該時鐘樹變?yōu)榉蔷彌_的時鐘樹。對于這種亞閾值區(qū)域，增加時鐘緩沖器會導(dǎo)致時鐘漂移增大。旁路開關(guān)將緩沖器從樹結(jié)構(gòu)中去除。
[0121]圖6a所示的是比較器信號為{100}(低電壓運行)時邏輯電路的功能，圖6b所示的是比較器信號為{111}(亞閾值電壓)時邏輯電路的功能。
[0122]圖7所示的是對于低VDD電壓而言，當(dāng)冗余開關(guān)激活第二緩沖器從而輸出節(jié)點Z由2個緩沖器驅(qū)動時，得到的是延遲傳導(dǎo)出現(xiàn)40%的下降，以及平均延遲出現(xiàn)36%的下降。
[0123]圖8所示的是(圖4中的)電路在近閾值電壓時的設(shè)置方式，其中輔助控制信號和冗余控制信號激活。
[0124]依靠輔助控制信號，兩個分支都接入電路，而接地電路接入時鐘輸入。接地NMOS晶體管通過拉低輸入柵極的開關(guān)閾值來減小本征延遲。
[0125]圖9所示的是電路在亞閾值電壓時的設(shè)置方式。對于這些超低的電壓，當(dāng)器件間變化變得更為主導(dǎo)時，傳導(dǎo)門將器件結(jié)構(gòu)旁路掉。
[0126]圖10所示的是在不同的運行模式下本發(fā)明的緩沖器設(shè)計所達到的時鐘漂移減小的效果。利用本發(fā)明實施方式的拓?fù)浣Y(jié)構(gòu)可以減小工藝變化帶來的影響，并減小時鐘漂移。在本實施方式中，標(biāo)稱VDD為1.8V。圖中的時鐘漂移是在受端(介于雙穩(wěn)態(tài)觸發(fā)器之間)的，對其而言，時鐘源早于其4級。圖10中，MAGIC緩沖指的是多輔助柵隔離時鐘(MultipleAssisted Gate Isolated Clock, MAGIC)緩沖。
[0127]本發(fā)明實施方式所提供的緩沖器減少了工藝變化帶來的影響，相比于已有的時鐘緩沖器而言，其延遲傳導(dǎo)下降40%。這有助于改善時鐘樹參數(shù)(如漂移、抖動和偏斜)，其對于變化而言較為敏感。這種可配置性有助于滿足時鐘樹設(shè)計中互相沖突的要求，對于大范圍的VDD而言亦可減小電能消耗。
[0128]本發(fā)明對于低功耗產(chǎn)品尤其有益，但對于各種在運行時應(yīng)用電壓縮放的時鐘樹設(shè)計均可適用?？赡艿膽?yīng)用包括助聽器產(chǎn)品或參數(shù)供給微控制器等。
[0129]本領(lǐng)域的技術(shù)人員還可以基于本發(fā)明的以上思想得到其他可能的變化。
[0130]可以理解的是，本發(fā)明描述中所用的“接近”、“之前”、“之前不久”、“之后”或“之后不久”等，根據(jù)上下文，都可以用于指示某參數(shù)小于或大于某個值，或在某兩個值之間。
[0131]應(yīng)當(dāng)理解的是，本發(fā)明描述中所述的“連接到”或“耦合到”，都可以表示直接或間接地連接或耦合。亦即，本發(fā)明描述中所述的兩個元件連接或耦合也可以意味著在所述相連接或耦合的元件中間還有其他一個或多個元件，且該等元件的連接仍然使得上述連接或耦合可以實現(xiàn)所需的功能。
【權(quán)利要求】
1.一種用于時鐘樹的可調(diào)緩沖電路，其特征在于，所述可調(diào)緩沖電路包括: 電壓傳感器(30)，用于感測供電電壓； 一組相互并聯(lián)的至少兩個緩沖器(40、42)，每個緩沖器包括接地電路(48)，用于執(zhí)行可選的接地功能； 旁路開關(guān)(46)，與所述至少兩個緩沖器并聯(lián)； 切換結(jié)構(gòu)，用于根據(jù)所感測的供電電壓而在各運行模式之間切換；所述模式包括: 正常模式，其中一個緩沖器(40)接入電路； 第一低電壓模式，其中至少兩個緩沖器(40、42)并聯(lián)地接入電路，并不具有接地功能； 第二低電壓模式，其中至少兩個緩沖器(40、42)并聯(lián)地接入電路，并具有接地功能； 旁路模式，其中緩沖器由旁路開關(guān)(46)旁路。
2.如權(quán)利要求1所示的電路，其特征在于:每個緩沖器包括相互串聯(lián)的兩個反相器；所述接地電路用于選擇性地將所述反相器之間的結(jié)點接地。
3.如權(quán)利要求2所述的電路，其特征在于:所述接地電路(48)包括連接于所述結(jié)點與地之間的接地晶體管，以及在緩沖電路的輸入時鐘和接地晶體管的柵極之間的使能開關(guān)(50)，所述使能開關(guān)(50)使所述接地功能取決于所述輸入時鐘。
4.如權(quán)利要求2或3所述的電路，其特征在于:所述接地電路包括多個互相并聯(lián)的接地晶體管。
5.如權(quán)利要求3或4所述的電路，其特征在于:所述接地電路進一步包括非使能晶體管(52)，用于在未選擇接地功能時關(guān)斷所述接地晶體管。
6.根據(jù)前述任一項權(quán)利要求所述的電路，其特征在于:所述電壓傳感器用于檢測所述供電電壓為 低于器件閾值電壓； 接近器件閾值電壓； 在器件閾值電壓與中間電壓之間；或 高于中間電壓。
7.如權(quán)利要求6所述的電路，其特征在于，所述開關(guān)結(jié)構(gòu)用于: 在供電電壓低于所述器件閾值電壓時選擇所述旁路模式； 在供電電壓接近所述器件閾值電壓時選擇所述第二低電壓模式； 在供電電壓在器件閾值電壓與中間電壓之間時選擇所述第一低電壓模式；或 在供電電壓高于中間電壓時選擇所述正常模式。
8.—種時鐘樹，其包括多個如前述任一項權(quán)利要求所述的電路，用于處理提供給不同電路元件的時鐘信號。
9.一種控制用于時鐘樹的可調(diào)緩沖電路的方法，所述緩沖電路包括一組相互并聯(lián)的至少兩個緩沖器(40、42)，以及與所述至少兩個緩沖器并聯(lián)的旁路開關(guān)(46);每個緩沖器包括接地電路(48)用于執(zhí)行可選的接地功能；其特征在于，所述方法包括: 感測供電電壓； 根據(jù)所感測的供電電壓而在各運行模式之間切換；所述模式包括: 正常模式，其中一個緩沖器接入電路； 第一低電壓模式，其中至少兩個緩沖器并聯(lián)地接入電路，并不具有接地功能；第二低電壓模式，其中至少兩個緩沖器并聯(lián)地接入電路，并具有接地功能；以及 旁路模式，其中緩沖器由旁路開關(guān)旁路。
10.如權(quán)利要求9所述的方法，其特征在于:每個緩沖器包括相互串聯(lián)的兩個反相器；所述接地功能包括選擇性地將所述反相器之間的結(jié)點接地。
11.如權(quán)利要求10所述的電路，其特征在于，所述接地功能由輸入時鐘控制。
12.如權(quán)利要求9至11中任一項所述的方法，其特征在于，包括:檢測所述供電電壓為: 低于器件閾值電壓； 接近器件閾值電壓； 在器件閾值電壓與中間電壓之間；或 高于中間電壓。
13.如權(quán)利要求12所述的方法，其特征在于，所述方法進一步包括: 在供電電壓低于所述器件閾值電壓時選擇所述旁路模式； 在供電電壓接近所述器件閾值電壓時選擇所述第二低電壓模式； 在供電電壓在器件閾值電壓與中間電壓之間時選擇所述第一低電壓模式；或 在供電電壓高于中間電壓時選擇所述正常模式。
14.一種控制時鐘樹的方法，其特征在于，包括利用權(quán)利要求9至13中任一項所述的方法控制時鐘樹中的多個緩沖電路中的每一個。
【文檔編號】H03K5/135GK103986442SQ201410010523
【公開日】2014年8月13日 申請日期:2014年1月9日 優(yōu)先權(quán)日:2013年2月12日
【發(fā)明者】維巴胡·夏爾馬, 倫澤·I·M·P·邁耶, 何塞德耶穌·皮內(nèi)達德干維茲 申請人:Nxp股份有限公司