一種數(shù)字下變頻器的制造方法
【專利摘要】本發(fā)明提供一種數(shù)字下變頻器，包括依次相連的混頻器、CIC抽取器、FIR濾波器；CIC抽取器包括依次相連的輸入模塊、積分器模塊、抽取器模塊、差分器模塊、輸出模塊；FIR濾波器包括輸入模塊、乘法器模塊、累加器模塊、抽取器模塊、輸出模塊。本發(fā)明結(jié)構(gòu)簡單、可靠性高，實(shí)用性強(qiáng)。
【專利說明】一種數(shù)字下變頻器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于通信【技術(shù)領(lǐng)域】，特別涉及一種數(shù)字下變頻器。
【背景技術(shù)】
[0002]目前的數(shù)字下變頻器大多結(jié)構(gòu)復(fù)雜，電路連接繁瑣，因而可靠性低，尤其是用于雷達(dá)系統(tǒng)的數(shù)字下變頻器，需要更高的可靠性；且現(xiàn)有數(shù)字下變頻器中的乘法器容易出現(xiàn)端口位寬超過18bit而無法運(yùn)算的問題。

【發(fā)明內(nèi)容】

[0003]針對【背景技術(shù)】存在的問題，本發(fā)明提供一種數(shù)字下變頻器。
[0004]為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案。
[0005]一種數(shù)字下變頻器，包括依次相連的混頻器、CIC抽取器、FIR濾波器；CIC抽取器包括依次相連的輸入模塊、積分器模塊、抽取器模塊、差分器模塊、輸出模塊；FIR濾波器包括輸入模塊、乘法器模塊、累加器模塊、抽取器模塊、輸出模塊。
[0006]所述的乘法器模塊包括兩個(gè)級聯(lián)的18bitX 18bit乘法器。
[0007]與現(xiàn)有技術(shù)相比，本發(fā)明具有結(jié)構(gòu)簡單、可靠性高的特點(diǎn)，且其利用兩個(gè)18bi t X 18bit乘法器級聯(lián)構(gòu)造出3 lbit X 16bit的乘法器，解決了 一個(gè)端口位寬超過18bit時(shí)無法運(yùn)算的問題，實(shí)用性強(qiáng)。
【專利附圖】

【附圖說明】
[0008]圖1是本發(fā)明的結(jié)構(gòu)簡圖。
[0009]圖2是本發(fā)明中混頻器的原理圖。
[0010]圖3是本發(fā)明中CIC抽取器的結(jié)構(gòu)簡圖。
[0011]圖4是本發(fā)明中FIR濾波器的結(jié)構(gòu)簡圖。
[0012]圖5是本發(fā)明FIR濾波器中乘法器的原理圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖所示的實(shí)施例對本發(fā)明作進(jìn)一步說明。
[0014]如附圖所示，本發(fā)明包括依次相連的混頻器、CIC抽取器、FIR濾波器；CIC抽取器包括依次相連的輸入模塊、積分器模塊、抽取器模塊、差分器模塊、輸出模塊；FIR濾波器包括輸入模塊、乘法器模塊、累加器模塊、抽取器模塊、輸出模塊；乘法器模塊包括兩個(gè)級聯(lián)的18bitX18bit 乘法器。
[0015]使用時(shí)，本發(fā)明的輸入信號及技術(shù)指標(biāo)是:中頻信號是中心頻率為21.4MHz的窄帶信號，帶通采樣率為160kHz，每通道每幀輸入點(diǎn)數(shù)為70k (70X1024);總抽取倍數(shù)為224，每通道每幀輸出點(diǎn)數(shù)為256 ;本發(fā)明的截止頻率為180Hz，通帶平坦度小于1.2dB,阻帶衰減大于60dB ;混頻器正余弦信號的中心頻率、采樣率均與中頻信號相同；CIC抽取器的抽取倍數(shù)為112，級數(shù)為3，延時(shí)因子為1 ;FIR濾波器的抽取倍數(shù)為2，階數(shù)為127。
【權(quán)利要求】
1.一種數(shù)字下變頻器，其特征在于:包括依次相連的混頻器、CIC抽取器、FIR濾波器；CIC抽取器包括依次相連的輸入模塊、積分器模塊、抽取器模塊、差分器模塊、輸出模塊；FIR濾波器包括輸入模塊、乘法器模塊、累加器模塊、抽取器模塊、輸出模塊。
2.根據(jù)權(quán)利要求1所述的數(shù)字下變頻器，其特征在于:所述的乘法器模塊包括兩個(gè)級聯(lián)的18bitX18bit乘法器。
【文檔編號】H03D7/16GK103647513SQ201310720001
【公開日】2014年3月19日 申請日期:2013年12月24日 優(yōu)先權(quán)日:2013年12月24日
【發(fā)明者】孔凡志, 葉聲, 王少剛, 陸文斌, 謝洪磊, 王思超 申請人:蘇州國越信息科技有限公司