可配置的雷達數(shù)字信號處理器及其處理方法
【技術領域】
[0001]本發(fā)明涉及數(shù)字信號處理技術領域，特別涉及一種可配置的雷達數(shù)字信號處理技術，可用于通信和雷達信號的實時處理。
【背景技術】
[0002]隨著雷達信號處理理論和數(shù)字技術的不斷發(fā)展，現(xiàn)今的雷達信號大多采用數(shù)字方法處理。數(shù)字下變頻DDC在數(shù)模轉換器之后，用于把中頻信號搬移到零頻，并且提取出有用信息，濾掉干擾信息，對數(shù)據進行抽取，降低數(shù)據速率；脈沖壓縮PC解決了雷達作用距離與分辨力之間的矛盾，由于頻域實現(xiàn)脈沖壓縮的方法比時域卷積的運算量大大減少，所以一般采用頻域的方式實現(xiàn)脈沖壓縮；動目標檢測MTD利用多普勒效應改善了雷達在雜波背景下檢測動目標的能力，提高了雷達的抗干擾能力。一般的雷達信號處理器采用流水線的方式實現(xiàn)，其優(yōu)點是能連續(xù)不斷的處理數(shù)據，不過這種實現(xiàn)方案硬件結構復雜，緩存和存儲資源大，成本高，功耗大，而且不符合脈沖多普勒雷達間歇性發(fā)射和接收脈沖信號的特性。
[0003]北京航空航天大學擁有的專利技術“一種基于FPGA和DSP的中頻LFM-PD雷達信號實時處理系統(tǒng)及處理方法”(申請?zhí)朇N201110131410，授權公告號CN102288941B)公開了一種脈沖雷達信號實時處理方法。該方法采用FPGA完成中頻采樣、數(shù)字下變頻、脈沖壓縮，用DSP完成動目標檢測、相參積累、運動目標補償和恒虛警處理。該專利技術存在的不足是，整個系統(tǒng)采用流水線的方式，各級流水之間需要大量的緩存資源，面積大，而且隨著相參積累數(shù)目的增加，DSP的處理速度達不到實時處理的要求。

【發(fā)明內容】

[0004]本發(fā)明的目的在于針對上述已有現(xiàn)有技術的不足，提出一種可配置雷達數(shù)字信號處理器及其處理方法，以減少處理器緩存和存儲面積，降低成本，實現(xiàn)雷達信號的實時處理。
[0005]本發(fā)明的技術思路是:通過時分復用的方式，實現(xiàn)雷達信號的實時處理，通過外掛存儲的方式，實現(xiàn)功能模塊和存儲模塊分離，節(jié)省緩存和存儲面積，降低成本。其實現(xiàn)方案如下:
[0006]一、一種可配置的雷達數(shù)字信號處理器，其特征在于包括:
[0007]控制邏輯模塊，用于配置雷達信號處理器的工作模式，產生與工作模式相對應的控制信號，該控制信號輸送到地址產生模塊、數(shù)據調整模塊、數(shù)據分配模塊、數(shù)據后處理模塊；
[0008]地址產生模塊，用于根據控制信號產生讀/寫地址信號，并將地址信號輸出到蝶形因子模塊和外掛存儲模塊；
[0009]蝶形因子模塊，用于存儲FFT/IFFT運算所需的蝶形因子，并根據地址控制信號讀取存儲的數(shù)據輸出到數(shù)據分配模塊；
[0010]外掛存儲模塊，用于存儲低通濾波的系數(shù)、匹配濾波的系數(shù)和數(shù)據后處理模塊的運算結果，并根據地址控制信號讀取存儲的數(shù)據輸出到數(shù)據調整模塊；
[0011]數(shù)據調整模塊，用于找出數(shù)據后處理模塊輸出數(shù)據中的最大絕對值，并依據控制信號對外掛存儲模塊的輸出數(shù)據進行移位或者同步，將處理后的數(shù)據輸出到數(shù)據分配模塊；
[0012]數(shù)據分配模塊，用于依據控制信號對蝶形因子模塊的輸出數(shù)據、外掛存儲模塊輸出數(shù)據、外部輸入數(shù)據和常數(shù)O進行選擇，將選擇結果輸出到乘法樹模塊和數(shù)據后處理模塊；
[0013]乘法樹模塊，用于對數(shù)據分配模塊的數(shù)據進行乘法運算，將運算結果截位后輸出到數(shù)據后處理模塊；
[0014]數(shù)據后處理模塊，用于依據控制信號對數(shù)據分配模塊的輸出數(shù)據、乘法樹模塊的輸出數(shù)據進行加/減運算，將運算結果輸出到數(shù)據調整模塊和外掛存儲模塊。
[0015]二、用上述處理器進行雷達數(shù)字信號處理的方法，包括如下步驟:
[0016](I)初始參數(shù)配置:
[0017]用戶將處理器模式配置信息存入第一配置寄存器，將長度配置信息存入第二配置寄存器，將FFT/IFFT運算所需的蝶形因子存入蝶形因子模塊，將低通濾波的系數(shù)、匹配濾波的系數(shù)存入外掛存儲模塊；
[0018](2)產生控制信號:
[0019]當數(shù)據使能信號為高電平時，處理器進入工作狀態(tài)，工作標志信號的值為高電平，同時計數(shù)器開始計數(shù)，計數(shù)器根據第一配置寄存器和第二配置寄存器狀態(tài)值判斷計數(shù)是否結束，如果是，則工作標志信號的值跳變?yōu)榈碗娖剑绻皇?，則工作標志信號的值保持高電平；
[0020]當工作標志信號為高電平時，邏輯控制模塊的控制單元產生四個控制信號，第一控制信號用于控制地址產生模塊生成地址信號，第二控制信號用于控制數(shù)據調整模塊對數(shù)據進行移位/同步，第三控制信號用于控制數(shù)據分配模塊對數(shù)據進行選擇，第四控制信號用于控制數(shù)據后處理模塊對數(shù)據選擇后進行加/減運算；
[0021](3)判斷是否完成運算:
[0022]判斷工作標志信號是否為低電平，如果是，則運算完成，如果不是，則運算未完成，執(zhí)行步驟⑷；
[0023](4)產生地址信號:
[0024]地址產生信號模塊在第一控制信號的控制下，產生蝶形因子模塊的讀地址信號，同時產生外掛存儲模塊的讀地址信號及其寫地址信號；
[0025](5)數(shù)據準備:
[0026]根據外掛存儲模塊的讀地址信號讀取數(shù)據輸出到數(shù)據調整模塊，并根據第二控制信號對數(shù)據進行移位/同步后將該結果送到數(shù)據分配模塊；根據蝶形因子模塊的讀地址信號讀取蝶形因子，將該數(shù)據輸出到數(shù)據分配模塊；接收外部的輸入數(shù)據，將該數(shù)據輸出到數(shù)據分配模塊；
[0027](6)數(shù)據分配:
[0028]數(shù)據分配模塊在第三控制信號的控制下，從步驟(5)的輸出數(shù)據中選擇數(shù)據，輸出到乘法樹模塊、數(shù)據后處理模塊；
[0029](7)乘法運算:
[0030]乘法樹模塊對步驟(6)輸出數(shù)據進行乘法運算，獲得的結果進行截位后輸出到數(shù)據后處理模塊；
[0031](8)數(shù)據后處理:
[0032]數(shù)據后處理模塊在第四控制信號的控制下，對步驟(6)、步驟(7)的輸出數(shù)據進行選擇后進行加/減運算，將計算結果截位后輸送給外掛存儲模塊、數(shù)據調整模塊；
[0033](9)數(shù)據存儲:
[0034]將數(shù)據后處理模塊的計算結果輸出到數(shù)據調整模塊，找出輸出數(shù)據的最大絕對值及該最大絕對值的最高有效位；將數(shù)據后處理模塊的計算結果寫到外掛存儲模塊中，返回步驟⑶。
[0035]本發(fā)明與現(xiàn)有技術相比具有以下特點:
[0036]第一，由于本發(fā)明采用了功能模塊和存儲模塊分離，可以節(jié)省大量的緩存和存儲面積，降低了成本，存儲資源可以根據用戶需求外掛，達到存儲資源利用率最大化，靈活性尚O
[0037]第二，由于本發(fā)明提取了雷達數(shù)字信號處理中數(shù)字下變頻、脈沖壓縮、動目標檢測算法的共同點，設計出一個多功能的電路結構，使得本發(fā)明可以分別實現(xiàn)數(shù)字下變頻、不同點數(shù)的脈沖壓縮和不同數(shù)目的動目標檢測，也可以采用時分復用的方式順序完成數(shù)字下變頻、不同點數(shù)的脈沖壓縮和不同數(shù)目的動目標檢測，還可以采用流水的方式進行數(shù)字下變頻、不同點數(shù)的脈沖壓縮和不同數(shù)目的動目標檢測，縮短了處理器的設計周期短，提高了效率。
【附圖說明】
[0038]圖1為本發(fā)明處理器的方框圖；
[0039]圖2為本發(fā)明處理器中邏輯控制模塊的方框圖；
[0040]圖3為本發(fā)明處理器中數(shù)據調整模塊的方框圖；
[0041]圖4為本發(fā)明處理器中數(shù)據后處理模塊的方框圖；
[0042]圖5為本發(fā)明的處理方法流程圖。
【具體實施方式】
[0043]下面結合附圖對本發(fā)明的雷達信號處理器做進一步的描述。
[0044]參照附圖1，本發(fā)明的可配置的雷達數(shù)字信號處理器包括；控制邏輯模塊1、地址產生模塊2、蝶形因子模塊3、外掛存儲模塊4、數(shù)據調整模塊5、數(shù)據分配模塊6、乘法樹模塊7和數(shù)據后處理模塊8。其中:
[0045]所述控制邏輯模塊1，其與地址產生模塊2、數(shù)據調整模塊5、數(shù)據分配模塊6和數(shù)據后處理模塊8連接，用于接收外部輸入的模式配置信息、長度配置信息、配置使能信號和數(shù)據使能信號；當數(shù)據使能信號為高電平時，根據模式配置信息和長度配置信息產生四個控制信號，這四個控制信號分別控制不同的模塊完成不同的功能。其中第一控制信號通過控制總線傳輸給地址產生模塊2，控制該地址產生模塊2