多接收通道衛(wèi)星通信終端的制作方法
【專利摘要】本實用新型涉及多接收通道衛(wèi)星通訊終端，結(jié)構(gòu)包括：正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA、嵌入式微處理器、DA轉(zhuǎn)化器、正交上變頻器、放大器、本地監(jiān)控CPU、DC-DC保護電源模塊、時鐘模塊，其特征在于，正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA依次相連，DA轉(zhuǎn)化器、正交上變頻器、放大器依次相連；所述可編程邏輯器件FPGA包括有依次相連的物理幀封裝器、數(shù)字調(diào)制器和數(shù)字上變頻器，以及依次相連的數(shù)字解調(diào)通道、復用-解復用器和物理幀解封裝器；所述數(shù)字解調(diào)通道數(shù)量為N，N≥2。本實用涉及的多接收通道衛(wèi)星通訊終端，接收通道優(yōu)選4或8，大大提升了信號處理效率。
【專利說明】多接收通道衛(wèi)星通信終端
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及衛(wèi)星通訊終端系統(tǒng)【技術(shù)領(lǐng)域】，特別涉及多接收通道衛(wèi)星通訊終端。
【背景技術(shù)】
[0002]甚小口徑天線地球站(Very Small Aperture Terminal, VSAT)通信系統(tǒng)，是80年代初發(fā)展起來的一種衛(wèi)星通信系統(tǒng)，通常指天線口徑小于2.4米、天線增益/天線溫度(G/T)值低于19.7dB/K的高度智能化控制的地球站。按VSAT所承擔主要業(yè)務(wù)的不同可分成兩大類:一類是以數(shù)據(jù)為主的小型數(shù)據(jù)地球站(Personal Earth Station, PES);另一類是以話務(wù)為主、數(shù)據(jù)兼容的小型電話地球站(Telephone Earth Station, TES)。由于VSAT設(shè)備采用大規(guī)模集成電路、數(shù)字信號處理和微處理器等新技術(shù)，具有成本低、體積小、智能化、高可靠、信道利用率高和安裝維護方便等特點，已經(jīng)廣泛應(yīng)用于缺乏現(xiàn)代通信手段、業(yè)務(wù)量小的專用衛(wèi)星通信網(wǎng)。然而，隨著通訊技術(shù)的快速發(fā)展及VSAT通信系統(tǒng)的大規(guī)模應(yīng)用，單通道VSAT通信終端由于信息輸入量有限，傳輸速度緩慢等問題，已不能滿足VSAT通信技術(shù)的發(fā)展需求。
[0003]隨著微電子技術(shù)發(fā)展，可編程邏輯器件FPGA應(yīng)用規(guī)模越來越大，性價比越來越高，在保證高吞吐率情況下，可完成復雜的通信算法，如物理層同步或FEC糾錯解碼等。基于以上分析及終端設(shè)備小型化和系統(tǒng)降成本的考慮，在單個FPGA上實現(xiàn)多個接收通道成為一種可佳解決辦法。

【發(fā)明內(nèi)容】

[0004]本實用新型的目的是針對傳統(tǒng)單通道VSAT通信終端的技術(shù)缺點，提供一種多接收通道衛(wèi)星通訊終端。
[0005]本實用新型通過以下技術(shù)方案實現(xiàn):
[0006]一種多接收通道衛(wèi)星通訊終端，結(jié)構(gòu)包括:正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA、嵌入式微處理器、DA轉(zhuǎn)化器、正交上變頻器、放大器、本地監(jiān)控CPU、DC-DC保護電源模塊、時鐘模塊，其特征在于，正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA依次相連，DA轉(zhuǎn)化器、正交上變頻器、放大器依次相連；所述可編程邏輯器件FPGA包括有依次相連的物理幀封裝器、數(shù)字調(diào)制器和數(shù)字上變頻器，以及依次相連的數(shù)字解調(diào)通道、復用-解復用器和物理幀解封裝器；所述數(shù)字解調(diào)通道數(shù)量為N，N > 2。
[0007]進一步，所述嵌入式微處理器分別與本地監(jiān)控CPU、IP接口、物理幀解封裝器及物理幀封裝器相連接。
[0008]進一步，所述時鐘模塊一端口直接連接至可編程邏輯器件FPGA，另一端口通過接收通道鎖相環(huán)連接至正交下變頻器。
[0009]進一步，所述可編程邏輯器件FPGA —輸出端口連接至DA轉(zhuǎn)化器，另一輸出端口通過發(fā)送通道鎖相環(huán)連接至正交上變頻器。
[0010]進一步，所述數(shù)字解調(diào)通道數(shù)量為N，N優(yōu)選為4或8。
[0011]進一步，所述復用-解復用器連接有FEC解碼器。
[0012]本實用新型涉及一種多接收通道衛(wèi)星通訊終端，有益效果在于:
[0013]1、本實用新型涉及的多接收通道衛(wèi)星通訊終端，接收信道采用了 VGA可調(diào)濾波器方案，避免了同一個衛(wèi)星轉(zhuǎn)發(fā)器的鄰道干擾和帶外大功率信號對接收通道的干擾，提高了通信系統(tǒng)抗干擾能力和接收機靈敏度。
[0014]2.采用大規(guī)模的可編程邏輯器件FPGA資源優(yōu)勢，實現(xiàn)多通道載波提取、物理層解調(diào)以及FEC解碼，是產(chǎn)品小型化、通信系統(tǒng)復雜度降低的有效解決方案。
[0015]3.該終端設(shè)置有本地監(jiān)控CPU設(shè)備，具備遠程監(jiān)控功能，支持網(wǎng)絡(luò)管理功能。
[0016]4.時鐘模塊涉及的發(fā)送通道，頻率源采用直接數(shù)字頻率合成DDS和模擬鎖相環(huán)方案，可以實現(xiàn)IHz以下的頻率步進值。
【專利附圖】

【附圖說明】
[0017]圖1為本實用新型多接收通道衛(wèi)星通訊終端結(jié)構(gòu)示意圖。
【具體實施方式】
[0018]參閱附圖1對本實用新型做進一步描述。
[0019]本實用新型涉及一種多接收通道衛(wèi)星通訊終端，結(jié)構(gòu)包括:正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA、嵌入式微處理器、DA轉(zhuǎn)化器、正交上變頻器、放大器、本地監(jiān)控CPU、DC-DC保護電源模塊、時鐘模塊，其特征在于，正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA依次相連，DA轉(zhuǎn)化器、正交上變頻器、放大器依次相連；所述可編程邏輯器件FPGA包括有依次相連的物理幀封裝器、數(shù)字調(diào)制器和數(shù)字上變頻器，以及依次相連的數(shù)字解調(diào)通道、復用-解復用器和物理幀解封裝器；所述數(shù)字解調(diào)通道數(shù)量為N，N > 2。
[0020]所述嵌入式微處理器分別與本地監(jiān)控CPU、IP接口、物理幀解封裝器及物理幀封裝器相連接。
[0021]所述時鐘模塊一端口直接連接至可編程邏輯器件FPGA，另一端口通過接收通道鎖相環(huán)連接至正交下變頻器。
[0022]所述可編程邏輯器件FPGA —輸出端口連接至DA轉(zhuǎn)化器，另一輸出端口通過發(fā)送通道鎖相環(huán)連接至正交上變頻器。
[0023]所述數(shù)字解調(diào)通道數(shù)量為N，N優(yōu)選為4或8。
[0024]所述復用-解復用器連接有FEC解碼器。
[0025]利用本實用新型涉及的多接收通道衛(wèi)星通訊終端，進行數(shù)據(jù)發(fā)送的流程1，系統(tǒng)接收到的中頻信號AGC放大后，首先經(jīng)正交下變頻器變頻為零中頻信號，再經(jīng)過VGA可調(diào)濾波器進行帶外干擾抑制和信號再放大，然后經(jīng)由AD轉(zhuǎn)化器進行ADC轉(zhuǎn)換，以便進行全數(shù)字解調(diào)；其次，通過數(shù)字下變頻器對采樣信號進行數(shù)字下變頻處理，主要完成可變符號速率匹配和接收信道載波提取，數(shù)字下變頻器可同時完成多通道信號抽取，隨后通過數(shù)字解調(diào)通道、FEC解碼器及復用-解復用器進行多通道數(shù)字解調(diào)與FEC解碼處理；最后，物理幀解封裝器接收數(shù)據(jù)進行解封裝處理，并送至嵌入式微處理器，進行業(yè)務(wù)匯聚和路由解析，最后將接收業(yè)務(wù)發(fā)送給用戶的IP接口，完成用戶數(shù)據(jù)接收。
[0026]利用本實用新型涉及的多接收通道衛(wèi)星通訊終端，進行數(shù)據(jù)發(fā)送的流程2，從用戶IP接口接收到的IP數(shù)據(jù)，以及發(fā)送的高層信令數(shù)據(jù)，先由嵌入式微處理器進行路由處理，然后根據(jù)不同的Qos需求，把路由轉(zhuǎn)發(fā)的數(shù)據(jù)放到不同優(yōu)先級的隊列緩沖區(qū)，再利用物理幀封裝器進行模塊封裝和對隊列調(diào)度、封裝到物理層基帶幀，封裝后的物理幀經(jīng)由數(shù)字調(diào)制器進行FEC糾錯編碼、數(shù)字調(diào)制和脈沖成型處理，得到的基帶I/Q信號通過數(shù)字上變頻器進行數(shù)字上變頻處理，生成數(shù)字中頻I/Q信號，數(shù)字中頻I/Q信號經(jīng)由DA轉(zhuǎn)化器進行DAC轉(zhuǎn)換，然后經(jīng)由正交上變頻器正交上變頻到L頻段信號，經(jīng)由放大器完成信號放大。
[0027]本實用新型涉及的多接收通道衛(wèi)星通訊終端采用大規(guī)模的可編程邏輯器件FPGA資源優(yōu)勢，實現(xiàn)多通道載波提取、物理層解調(diào)以及FEC解碼，是產(chǎn)品小型化、通信系統(tǒng)復雜度降低的有效解決方案。
[0028]本實用新型涉及的多接收通道衛(wèi)星通訊終端設(shè)置有本地監(jiān)控CPU、DC-DC保護電源模塊和時鐘模塊，本地監(jiān)控CPU設(shè)備，具備遠程監(jiān)控功能，支持網(wǎng)絡(luò)管理功能；DC-DC保護電源模塊提升了終端產(chǎn)品的穩(wěn)定性和安全性；時鐘模塊提升了終端的精確性。
[0029]以上所述，僅為本實用新型較佳的【具體實施方式】，但本實用新型的保護范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本實用新型揭露的技術(shù)范圍內(nèi)，根據(jù)本實用新型的技術(shù)方案及其實用新型構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種多接收通道衛(wèi)星通訊終端，結(jié)構(gòu)包括:正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA、嵌入式微處理器、DA轉(zhuǎn)化器、正交上變頻器、放大器、本地監(jiān)控CPU、DC-DC保護電源模塊、時鐘模塊，其特征在于，正交下變頻器、VGA可調(diào)濾波器、AD轉(zhuǎn)化器、數(shù)字下變頻器、可編程邏輯器件FPGA依次相連，DA轉(zhuǎn)化器、正交上變頻器、放大器依次相連；所述可編程邏輯器件FPGA包括有依次相連的物理幀封裝器、數(shù)字調(diào)制器和數(shù)字上變頻器，以及依次相連的數(shù)字解調(diào)通道、復用-解復用器和物理幀解封裝器；所述數(shù)字解調(diào)通道數(shù)量為N，N≥2。
2.根據(jù)權(quán)利要求1所述的多接收通道衛(wèi)星通訊終端，其特征在于，所述嵌入式微處理器分別與本地監(jiān)控CPU、IP接口、物理幀解封裝器及物理幀封裝器相連接。
3.根據(jù)權(quán)利要求1所述的多接收通道衛(wèi)星通訊終端，其特征在于，所述時鐘模塊一端口直接連接至可編程邏輯器件FPGA，另一端口通過接收通道鎖相環(huán)連接至正交下變頻器。
4.根據(jù)權(quán)利要求1所述的多接收通道衛(wèi)星通訊終端，其特征在于，所述可編程邏輯器件FPGA —輸出端口連接至DA轉(zhuǎn)化器，另一輸出端口通過發(fā)送通道鎖相環(huán)連接至正交上變頻器。
5.根據(jù)權(quán)利要求1所述的多接收通道衛(wèi)星通訊終端，其特征在于，所述數(shù)字解調(diào)通道數(shù)量為N, N優(yōu)選為4或8。
6.根據(jù)權(quán)利要求1所述的多接收通道衛(wèi)星通訊終端，其特征在于，所述復用-解復用器連接有FEC解碼器。
【文檔編號】H04B7/185GK203722632SQ201320705832
【公開日】2014年7月16日 申請日期:2013年11月11日 優(yōu)先權(quán)日:2013年11月11日
【發(fā)明者】劉波, 曾輝, 賀俊文 申請人:四川安迪科技實業(yè)有限公司