技術(shù)特征：
1.一種格雷碼轉(zhuǎn)李氏制約競爭計數(shù)編碼的碼制轉(zhuǎn)換電路，其特征在于：包括4位輸入寄存器，譯碼組合邏輯電路和4位輸出寄存器，所述4位輸入寄存器和4位輸出寄存器分別由一個4位D觸發(fā)器構(gòu)成，其中：所述4位輸入寄存器在時鐘上升沿采集并保存4位格雷碼編碼數(shù)據(jù)，并將采集到的4位格雷碼編碼數(shù)據(jù)傳輸至譯碼組合邏輯電路，所述譯碼組合邏輯電路在一個時鐘周期內(nèi)將接收到的4位格雷碼編碼數(shù)據(jù)轉(zhuǎn)換成4位李氏競爭計數(shù)碼編碼數(shù)據(jù)，并傳輸至4位輸出寄存器；所述4位輸出寄存器在時鐘上升沿采集并保存譯碼組合邏輯電路轉(zhuǎn)換后的4位李氏競爭計數(shù)碼編碼數(shù)據(jù)，并將采集到的4位李氏競爭計數(shù)碼編碼數(shù)據(jù)傳輸至輸出端口，同時在復(fù)位控制信號有效時將輸出端口數(shù)據(jù)清零；所述譯碼組合邏輯電路包括7個兩輸入與門、7個三輸入與門、2個三輸入或門和2個四輸入或門，其中：所述4位李氏競爭計數(shù)碼編碼數(shù)據(jù)的碼位由第一位至第四位依次升高，所述4位格雷碼編碼數(shù)據(jù)的碼位由第一位至第四位依次升高；所述第一四輸入或門的輸出端、第一三輸入或門的輸出端、第二四輸入或門的輸出端和第二三輸入或門的輸出端分別用于輸出4位李氏競爭計數(shù)碼編碼數(shù)據(jù)的第一至第四位；所述第一四輸入或門的4個輸入端分別連接第一兩輸入與門、第二兩輸入與門、第三兩輸入與門和第一三輸入與門的輸出端；所述第一三輸入或門的3個輸入端分別連接第二三輸入與門、第四兩輸入與門和第三三輸入與門的輸出端；所述第二四輸入或門的4個輸入端分別連接第五兩輸入與門、第六兩輸入與門、第四三輸入與門和第五三輸入與門的輸出端；所述第二三輸入或門的3個輸入端分別連接第七兩輸入與門、第六三輸入與門和第七三輸入與門的輸出端；所述第二兩輸入與門的第一輸入端、第二三輸入與門的第一輸入端、第四三輸入與門的第三輸入端和第六三輸入與門的第一輸入端用于輸入4位格雷碼的第一位正向信號；所述第一三輸入與門的的第一輸入端、第三三輸入與門的第一輸入端、第五三輸入與門的第一輸入端和第七三輸入與門的第一輸入端用于輸入4位格雷碼的第一位反相信號；所述第一兩輸入與門的第一輸入端、第二三輸入與門的第二輸入端、第三三輸入與門的第二輸入端、第四三輸入與門的第二輸入端、第五三輸入與門的第二輸入端、第七兩輸入與門的第一輸入端用于輸入4位格雷碼的第二位正向信號；所述第一三輸入與門的第二輸入端、第四兩輸入與門的第一輸入端、第五兩輸入與門的第一輸入端、第六三輸入與門的第二輸入端和第七三輸入與門的第二輸入端用于輸入4位格雷碼的第二位反相信號；所述第三兩輸入與門的第一輸入端、第一三輸入與門的第三輸入端、第二三輸入與門的第三輸入端、第五兩輸入與門的第二輸入端、第六兩輸入與門的第一輸入端、第四三輸入與門的第一輸入端和第七三輸入與門的第三輸入端用于輸入4位格雷碼的第三位正向信號；所述第七兩輸入與門的第二輸入端用于輸入4位格雷碼的第三位反向信號；所述第四兩輸入與門的第二輸入端、第六兩輸入與門的第二輸入端、第五三輸入與門的第三輸入端和第六三輸入與門的第三輸入端用于輸入4位格雷碼的第四位正向信號；所述第一兩輸入與門的第二輸入端、第二兩輸入與門的第二輸入端和第三兩輸入與門的第二輸入端用于輸入4位格雷碼的第四位反向信號。