本發(fā)明涉及模數(shù)轉(zhuǎn)換器，特別是涉及可提供額外的模數(shù)轉(zhuǎn)換器的功能的邏輯電路塊、系統(tǒng)和方法。

背景技術(shù)：
微控制器一般包括模數(shù)轉(zhuǎn)換器（ADC），模數(shù)轉(zhuǎn)換器（ADC）將施加在其輸入引腳（inputpin）上的模擬電壓轉(zhuǎn)換為數(shù)字值。具體地，逐次逼近（SAR）ADC包括輸入多路復(fù)用器，其允許從連接至ADC的輸入引腳的多個模擬輸入信道中選擇模擬輸入信道。在很多應(yīng)用中，根據(jù)各個應(yīng)用的要求，輸入信道的模擬輸入信號可由兩個不同的ADC測量。然而在這種情況中，測量結(jié)果的質(zhì)量將下降。一方面，ADC輸入本身代表模擬信號源的負(fù)載，而另一方面，多路復(fù)用器本身代表當(dāng)在不同的輸入信號間出現(xiàn)變化時電荷必然被改變的電容。此外，泄漏電流可能劣化測量結(jié)果。當(dāng)兩個ADC同時測量相同的模擬信號時（例如當(dāng)兩個測量暫時重疊時）可能發(fā)生額外誤差。那么，在重疊期間，信號源將“發(fā)現(xiàn)”兩個負(fù)載，這將劣化測量結(jié)果。在某些特定應(yīng)用中，ADC必須測量大量的模擬輸入（例如50個模擬輸入）。在這樣的情況中，大量的輸入在多個ADC間分配以保持多路復(fù)用器的小電容，這也實現(xiàn)了一次測量多于一個的信號。這樣的應(yīng)用一般還要求背景掃描的能力，即單獨檢測或掃描多個模擬信道中的所有或部分的能力。如果該背景掃描通過一個額外ADC實現(xiàn)，各個模擬輸入被連接至（兩個不同ADC的）兩個多路復(fù)用器，這將導(dǎo)致轉(zhuǎn)換質(zhì)量的下降。此外，將需要相當(dāng)復(fù)雜的ADC同步以避免ADC的取樣重疊，即避免兩個ADC同時對相同的信號進(jìn)行取樣。此外，具有多個輸入的模擬多路復(fù)用器過大，可能導(dǎo)致相當(dāng)大的泄漏電流。因此，需求例如在避免轉(zhuǎn)換質(zhì)量降低的同時提供額外ADC功能的裝置和方法。

技術(shù)實現(xiàn)要素：
根據(jù)本發(fā)明的一個方面，提供一種邏輯電路塊，該邏輯電路塊被配置為連接至多個ADC，每個ADC包括連接至多個模擬輸入信道的多個輸入引腳。邏輯電路塊還被配置為使多個ADC中的一個ADC進(jìn)行模擬輸入信號的ADC轉(zhuǎn)換，該模擬輸入信號經(jīng)由多個模擬輸入信道中連接至所述一個ADC的輸入引腳的特定模擬輸入信道接收。根據(jù)本發(fā)明的又一方面，提供一種方法，包括：通過邏輯電路塊向多個模數(shù)轉(zhuǎn)換器（ADC）中的一個ADC發(fā)送請求以使所述一個ADC進(jìn)行ADC轉(zhuǎn)換。該方法還包括：通過所述一個ADC進(jìn)行ADC轉(zhuǎn)換并發(fā)送ADC轉(zhuǎn)換結(jié)果至邏輯電路塊。通過下面參照附圖所進(jìn)行的對本發(fā)明的詳述，本發(fā)明的其他特征、方面和優(yōu)勢將變得明顯。附圖說明本文包括附圖以提供對本發(fā)明的進(jìn)一步理解，且被并入并組成本說明書的一部分。附圖示出了本發(fā)明實施方式，并與文字說明一起用于解釋本 發(fā)明的原理。由于參照下面的詳細(xì)說明，本發(fā)明的其他實施方式和本發(fā)明的很多特定優(yōu)勢可被更好的理解，所以很容易明白這些實施方式和優(yōu)點。圖1示例性地示出了根據(jù)本發(fā)明實施方式的系統(tǒng)的簡化示意圖。具體實施方式下面詳細(xì)的說明中，參照構(gòu)成其一部分的附圖，在附圖中示出了可實現(xiàn)本發(fā)明的示例性具體實施方式。應(yīng)理解，在不脫離本發(fā)明范圍的前提下，可使用其他實施方式并可進(jìn)行結(jié)構(gòu)變化或其他變化。因此，并不應(yīng)認(rèn)為下面詳細(xì)的說明是限制性的，本發(fā)明的范圍通過所附權(quán)利要求定義。本文提出了一種“虛擬ADC”（VADC）來避免多個ADC的輸入多路復(fù)用器被并聯(lián)至相同的引腳。這樣的VADC不是并聯(lián)至輸入引腳的物理ADC，而是從另一物理ADC“借用”輸入引腳的、更確切地說輸入信道的邏輯電路塊。即，VADC請求來自ADC的特定模擬輸入信道的模擬輸入信號的轉(zhuǎn)換，所述ADC具有連接至該特定模擬輸入信道的輸入引腳。本方法具有兩個主要優(yōu)勢：一方面，單個模擬輸入信道僅連接至一個多路復(fù)用器；另一方面，消除了兩個轉(zhuǎn)換可能重疊的風(fēng)險，兩個轉(zhuǎn)換的重疊將使測量結(jié)果失真。圖1示例性地示出了根據(jù)本發(fā)明的實施方式的系統(tǒng)的簡化示意圖。圖1中示出的系統(tǒng)包括多個ADC10a和10b、連接至多個ADC10a和10b的輸入引腳的多個模擬輸入信道30、以及經(jīng)由連接25連接至多個ADC10a和10b的VADC20。多個ADC10a和10b中的每個ADC包括轉(zhuǎn)換器11a/11b和多路復(fù)用器12a/12b，多路復(fù)用器12a/12b的輸入端經(jīng)由各自的輸入引腳連接至多個模擬輸入信道30，其輸出端連接至轉(zhuǎn)換器11a/11b的輸入端。多個ADC10a和10b中的每一個ADC進(jìn)一步包括控制接口，控制接口用于從VADC20接收ADC轉(zhuǎn)換請求：VADC發(fā)送請求至多個ADC10a和10b中的一個ADC，使得該一個ADC進(jìn)行所請求的ADC轉(zhuǎn)換。VADC20的請求可包括識別多個輸入信道30的一個特定模擬輸入信道的信息并使上述一個ADC對經(jīng)由被連接至這一ADC的輸入引腳的上述一個特定模擬輸入信道所接收的模擬信號進(jìn)行ADC轉(zhuǎn)換。連接至VADC的ADC有利地支持優(yōu)先級方案。為此，每個ADC的控制接口可有利地包括可編程優(yōu)先級控制器件，該可編程優(yōu)先級控制器件被配置為決定請求的優(yōu)先級，即，決定VADC請求的優(yōu)先級比通過各個ADC直接接收的請求的優(yōu)先級更高還是更低。多個模擬輸入信道的背景掃描是可有利地使用圖1中所示的VADC的一個可能的應(yīng)用。背景掃描（backgroundscan）可包括所述多個輸入信道的所有輸入信道或其子集。為此，VADC可包括這樣的電路，其被配置為選擇被包括在背景掃描中的特定輸入信道。關(guān)于上面提到的優(yōu)先級方案，當(dāng)進(jìn)行背景掃描時由VADC發(fā)送至ADC的請求的優(yōu)先級可比通過ADC直接接收的請求的優(yōu)先級更低。由此，在某一時間接收兩個請求的ADC的可編程優(yōu)先級控制器件可使ADC在處理VADC發(fā)送的請求之前處理ADC直接接收到的請求。不過，VADC可被用于很多其他應(yīng)用，例如，用于掌控大量輸入信道的模擬信號的轉(zhuǎn)換。這很容易通過VADC請求被連接至這些輸入信道的ADC的信號轉(zhuǎn)換來完成。因此，本發(fā)明的實施方式可以通過臨時從現(xiàn)有的ADC“借用”輸入信道而并不實際包括額外物理ADC來實現(xiàn)額外ADC的功能?？梢砸耘c并聯(lián)連接的額外“物理”ADC相同的方式使用（并編程）這樣的虛擬VADC。但是，VADC，作為被配置為請求另一ADC進(jìn)行所需的ADC轉(zhuǎn)換的邏輯塊，消除了并聯(lián)連接至已有ADC的額外ADC的需要，也消除了額外多路 復(fù)用器的需要。因此，例如當(dāng)用于背景掃描中時，VADC提供了關(guān)于芯片面積以及避免ADC轉(zhuǎn)換質(zhì)量損失的有利的解決方案。還可提供混合ADC：使得自身的輸入引腳被連接至模擬輸入信道的物理ADC還能夠從其他ADC“借用”多個輸入引腳/信道，即，混合ADC可額外地使得另一ADC對經(jīng)由連接至另一ADC的輸入引腳的模擬輸入信道接收到的模擬信號進(jìn)行ADC轉(zhuǎn)換。由此，混合ADC的控制電路通過從其他ADC“借用”輸入信道可管理或掌控比實際連接至物理ADC的輸入引腳的輸入信道更多的輸入信道。盡管本文已示出并描述了具體的實施方式，但本領(lǐng)域技術(shù)人員應(yīng)理解，在不脫離本發(fā)明范圍的前提下，可用多種可選的和/或等價的實現(xiàn)方式代替所示出并描述的具體實施方式。本申請包括本文所討論的具體實施方式的任何修改和變化。因此，本發(fā)明應(yīng)僅受權(quán)利要求及其等同方案的限制。