解碼卡片發(fā)送的type a基本數(shù)據(jù)速率信號的解碼器的制造方法
【專利摘要】本發(fā)明公開了一種解碼ISO/IEC?14443協(xié)議中卡片發(fā)送的TYPE?A基本數(shù)據(jù)速率信號的解碼器，包括：一上升沿檢測電路，一數(shù)據(jù)比特周期計數(shù)器，一副載波高電平個數(shù)計數(shù)器，一解碼邏輯電路；利用副載波的第一個上升沿來同步比特邊界；在一個數(shù)據(jù)比特的前半個周期和后半個周期分別計算輸入的副載波的高電平個數(shù)；最后根據(jù)這兩個計數(shù)值，根據(jù)編碼特點，通過解碼邏輯電路解碼出幀開始，數(shù)據(jù)以及幀結(jié)束信號。本發(fā)明能直接對副載波調(diào)制信號解碼，無需先把副載波去掉；同時本解碼器有相當好的抗毛刺性能，在信噪比惡劣的條件下也能很好地工作。
【專利說明】解碼卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的解碼器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及智能卡領(lǐng)域，特別是涉及ー種解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE (類型)A基本數(shù)據(jù)速率信號的解碼器。
【背景技術(shù)】
[0002]IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號編碼方式是OOK曼徹斯特編碼，用副載波調(diào)制。其中基本數(shù)據(jù)速率是fc/128，副載波頻率是fc/16，fc是載波頻率，為13.56M。讀卡器發(fā)送的TYPE A信號的數(shù)據(jù)編碼有3種波形，分別稱為D，E，F(xiàn)波形。參見圖1，D波形在數(shù)據(jù)比特周期的前半周期有副載波調(diào)制，在數(shù)據(jù)比特周期的后半周期無副載波調(diào)制；E波形在數(shù)據(jù)比特周期的后半周期有副載波調(diào)制，在數(shù)據(jù)比特周期的前半周期無副載波調(diào)制(參見圖2);F波形在整個數(shù)據(jù)比特周期都沒有副載波調(diào)制(參見圖3)。圖中，T是數(shù)據(jù)比特周期。
[0003]IS0/IEC 14443協(xié)議中，卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的編碼規(guī)則如下:
[0004]在每幀數(shù)據(jù)信號的開始階段，先發(fā)送幀開始標志，接著發(fā)送與數(shù)據(jù)對應(yīng)的信號波形，最后發(fā)送巾貞結(jié)束標志。
[0005]幀開始標志是ー個D波形，幀結(jié)束標志對應(yīng)的是F波形，數(shù)據(jù)0對應(yīng)的是E波形，數(shù)據(jù)I對應(yīng)的是D波形。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是提供一種解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的解碼器，能直接對副載波調(diào)制信號解碼，且在信噪比惡劣的條件下也能很好地工作。
[0007]為解決上述技術(shù)問題，本發(fā)明的解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的解碼器，包括:
[0008]一上升沿檢測電路，用于檢測解碼器使能后，輸入的副載波信號的第一個上升沿；
[0009]一數(shù)據(jù)比特周期計數(shù)器，由所述上升沿檢測電路檢測到的副載波上升沿標志復(fù)位；按射頻RF輸入時鐘計數(shù)，同時按數(shù)據(jù)的比特周期內(nèi)所含的射頻RF時鐘個數(shù)值循環(huán)，其中，射頻RF時鐘頻率同載波頻率，為13.56M ；
[0010]ー副載波高電平個數(shù)計數(shù)器，利用所述數(shù)據(jù)比特周期計數(shù)器的計數(shù)值來區(qū)分接收數(shù)據(jù)比特的前半比特周期和后半比特周期，在這兩個周期內(nèi)分別對副載波的高電平計數(shù)，產(chǎn)生兩個計數(shù)值；
[0011]一解碼邏輯電路，在所述數(shù)據(jù)比特周期計數(shù)器計數(shù)到數(shù)據(jù)的比特周期邊界時，通過判斷所述副載波高電平個數(shù)計數(shù)器的兩個計數(shù)值來解碼。
[0012]本發(fā)明能直接對副載波調(diào)制信號解碼，無需先把副載波去棹。同時本解碼器有相當好的抗毛刺性能，在信噪比惡劣的條件下也能很好地工作。【專利附圖】

【附圖說明】
[0013]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進ー步詳細的說明:
[0014]圖1是IS0/IEC14443協(xié)議中卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的D波形示意圖；
[0015]圖2是IS0/IEC14443協(xié)議中卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的E波形示意圖；
[0016]圖3是IS0/IEC14443協(xié)議中卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的F波形示意圖；
[0017]圖4是所述解碼卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的解碼器的邏輯框圖?！揪唧w實施方式】
[0018]結(jié)合圖4所示，所述解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號的解碼器，包括:一上升沿檢測電路，一數(shù)據(jù)比特周期計數(shù)器，ー副載波高電平個數(shù)計數(shù)器，一解碼邏輯電路；利用副載波的第一個上升沿來同步比特邊界；在一個數(shù)據(jù)比特的前半個周期和后半個周期分別計算輸入的副載波的高電平個數(shù)；根據(jù)這兩個計數(shù)值，以及編碼特點，通過ー個解碼邏輯電路解碼出幀開始，數(shù)據(jù)以及幀結(jié)束信號。
[0019]解碼器的工作原理如下:
[0020]用所述上升沿檢測電路來檢測解碼使能后的第一個上升沿，以此作為數(shù)據(jù)比特周期的開始，這樣解碼器就做到了與發(fā)送的編碼信號同歩。
[0021]所述上升沿檢測電路通過如下方式檢測上升沿，把副載波信號輸入到一個上升沿觸發(fā)的D觸發(fā)器的時鐘端來實現(xiàn)；或者用一個寄存器記錄前一個時鐘的副載波信號電平，然后通過判斷此寄存器記錄的電平為0，輸入的副載波信號為I來實現(xiàn)。
[0022]所述上升沿檢測電路，內(nèi)部有一個狀態(tài)位,該狀態(tài)位有兩個狀態(tài):狀態(tài)0和狀態(tài)I,當解碼器使能信號有效后，狀態(tài)位為狀態(tài)0，之后當檢測到副載波信號的上升沿后，狀態(tài)位變?yōu)闋顟B(tài)I;在狀態(tài)0時檢測到的副載波上升沿標志作為該上升沿檢測電路的輸出。
[0023]用所述數(shù)據(jù)比特周期計數(shù)器對對RF謝頻)時鐘計數(shù)，其中RF時鐘與載波頻率相同，為13.56M，其計數(shù)值就能標出數(shù)據(jù)比特周期的前半部分和后半部分，以及數(shù)據(jù)比特周期的邊界。
[0024]用所述副載波高電平個數(shù)計數(shù)器對數(shù)據(jù)比特周期的前半部分的副載波高電平和后半部分的副載波高電平計數(shù)，根據(jù)這兩個計數(shù)值就能判定發(fā)送的波形。原理如下:
[0025]對于D波形，其前半周期有副載波，后半周期無副載波，所以其前半周期的高電平計數(shù)值就應(yīng)該是這段時間內(nèi)副載波的高電平個數(shù)，后半周期的高電平計數(shù)值就應(yīng)該是O。
[0026]對于E波形，其前半周期無副載波，后半周期有副載波，所以其前半周期的高電平計數(shù)值就應(yīng)該0，而后半周期的高電平計數(shù)值就應(yīng)該是這段時間內(nèi)副載波的高電平個數(shù)。
[0027]對于F波形，其前半周期無副載波，后半周期也無副載波，所以其前半周期的高電平計數(shù)值與后半周期的高電平計數(shù)值都應(yīng)該是O。
[0028]根據(jù)IS0/IEC 14443協(xié)議中的編碼原理，D波形就是數(shù)據(jù)1，E波形就是數(shù)據(jù)0，F(xiàn)波形就是幀結(jié)束信號，而發(fā)送的第一個D波形就是幀開始信號。[0029]以上根據(jù)副載波高電平個數(shù)計數(shù)器的兩個計數(shù)值來判定發(fā)送波形以及解碼是通過所述解碼邏輯電路來實現(xiàn)的。
[0030]所述解碼邏輯電路ー種實現(xiàn)方式是:當數(shù)據(jù)的比特周期的前半周期的計數(shù)值小于第一閾值，且后半周期的計數(shù)值大于第二閾值時，就認為是E波形，所以解碼邏輯電路輸出
O。當數(shù)據(jù)的比特周期的前半周期的計數(shù)值大于第三閾值，且后半周期的計數(shù)值小于第四閾值時，就認為是D波形，所以解碼邏輯電路輸出I。當數(shù)據(jù)的比特周期的前半周期的計數(shù)值小于第五閾值，且后半周期的計數(shù)值小于第六閾值時，就認為是F波形，所以解碼邏輯電路輸出巾貞結(jié)束信號。在解碼器使能信號有效后，第一個解碼出的I，就認為是發(fā)送的第一個D波形，輸出幀起始信號；其中第一閾值至第六閾值的取值范圍在0到N之間ホ為正整數(shù)，是ー個比特數(shù)據(jù)周期內(nèi)可以計到的副載波的高電平數(shù)值，N的優(yōu)選值為32。
[0031]所述解碼邏輯電路另ー種實現(xiàn)方式是:比較數(shù)據(jù)的比特周期的前半周期和后半周期的計數(shù)值。當數(shù)據(jù)的比特周期的前半周期的計數(shù)值小于后半周期的計數(shù)值時，就認為是E波形，解碼邏輯電路輸出O。當數(shù)據(jù)的比特周期的前半周期的計數(shù)值大于后半周期的計數(shù)值時，就認為是D波形，解碼邏輯電路輸出I。當數(shù)據(jù)的比特周期的前半周期的計數(shù)值等于后半周期的計數(shù)值時，就認為是F波形，解碼邏輯電路輸出幀結(jié)束信號。在解碼器使能信號有效后，第一個解碼出的1，就認為是發(fā)送的第一個D波形，輸出幀起始信號。
[0032]以上通過【具體實施方式】對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種解碼ISO/IEC 14443協(xié)議中卡片發(fā)送的類型A基本數(shù)據(jù)速率信號的解碼器，其特征在于，包括: 一上升沿檢測電路，用于檢測解碼器使能后，輸入的副載波信號的第一個上升沿； 一數(shù)據(jù)比特周期計數(shù)器，由所述上升沿檢測電路檢測到的副載波上升沿標志復(fù)位；按射頻RF輸入時鐘計數(shù)，同時按數(shù)據(jù)的比特周期內(nèi)所含的射頻RF時鐘個數(shù)值循環(huán)，其中，射頻RF時鐘頻率同載波頻率，為13.56M ； ー副載波高電平個數(shù)計數(shù)器，利用所述數(shù)據(jù)比特周期計數(shù)器的計數(shù)值來區(qū)分接收數(shù)據(jù)比特的前半比特周期和后半比特周期，在這兩個周期內(nèi)分別對副載波的高電平計數(shù)，產(chǎn)生兩個計數(shù)值； ー個解碼邏輯電路，在所述數(shù)據(jù)比特周期計數(shù)器計數(shù)到數(shù)據(jù)的比特周期邊界吋，通過判斷所述副載波高電平個數(shù)計數(shù)器的兩個計數(shù)值來解碼。
2.如權(quán)利要求1所述的解碼器，其特征在于:所述上升沿檢測電路通過如下方式檢測上升沿，把副載波信號輸入到一個上升沿觸發(fā)的D觸發(fā)器的時鐘端來實現(xiàn)；或者用ー個寄存器記錄前ー個時鐘的副載波信號電平，然后通過判斷此寄存器記錄的電平為0，輸入的副載波信號為I來實現(xiàn)。
3.如權(quán)利要求1所述的解碼器，其特征在于:所述上升沿檢測電路，內(nèi)部有一個狀態(tài)位，該狀態(tài)位有兩個狀態(tài):狀態(tài)0和狀態(tài)I,當解碼器使能信號有效后,狀態(tài)位為狀態(tài)0,之后當檢測到副載波信號的上升沿后，狀態(tài)位變?yōu)闋顟B(tài)I;在狀態(tài)0時檢測到的副載波上升沿標志作為該上升沿檢測電路的輸出。
4.如權(quán)利要求1所述的解碼器，其特征在于，所述解碼邏輯電路的解碼邏輯如下:當數(shù)據(jù)的比特周期的前半周期的計數(shù)值小于第一閾值，且后半周期的計數(shù)值大于第二閾值吋，解碼邏輯電路輸出0 ;當數(shù)據(jù)的比特周期的前半周期的計數(shù)值大于第三閾值，且后半周期的計數(shù)值小于第四閾值時，解碼邏輯電路輸出I ;當數(shù)據(jù)的比特周期的前半周期的計數(shù)值小于第五閾值，且后半周期的計數(shù)值小于第六閾值時，解碼邏輯電路輸出幀結(jié)束信號；在解碼器使能信號有效后，第一個解碼出的1，作為幀起始信號；其中，所述第一閾值至第六閾值的取值范圍在0到N之間小為正整數(shù)，是ー個比特數(shù)據(jù)周期內(nèi)可以計到的副載波的高電平數(shù)值。
5.如權(quán)利要求1所述的解碼器，其特征在于，所述解碼邏輯電路，的解碼邏輯如下:當數(shù)據(jù)的比特周期的前半周期的計數(shù)值小于后半周期的計數(shù)值時，解碼邏輯電路輸出0 ;當數(shù)據(jù)的比特周期的前半周期的計數(shù)值大于后半周期的計數(shù)值時，解碼邏輯電路輸出I ;當數(shù)據(jù)的比特周期的前半周期的計數(shù)值等于后半周期的計數(shù)值時，解碼邏輯電路輸出幀結(jié)束信號；在解碼器使能信號有效后，第一個解碼出的1，作為幀起始信號。
【文檔編號】H03M13/15GK103595421SQ201210286892
【公開日】2014年2月19日 申請日期:2012年8月13日 優(yōu)先權(quán)日:2012年8月13日
【發(fā)明者】王吉健 申請人:上海華虹集成電路有限責任公司