專利名稱：振蕩電路及搭載有振蕩電路的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括放大電路的振蕩電路及搭載有振蕩電路的電子設(shè)備。
背景技術(shù)：
在鐘表或便攜電話等便攜設(shè)備中，出于該設(shè)備的無充電的長時間動作或所搭載的電池的充電頻度降低化的要求，更加要求裝入有該設(shè)備所使用的石英(水晶)振動器(振動子)等壓電元件的振蕩電路的驅(qū)動功率的降低或振蕩電 路的待機時(振蕩電路振蕩的狀態(tài)且無負載狀態(tài)時)的超低功耗化。圖3是使用石英振動器的典型的振蕩電路，具有作為反相放大器的CMOS反相器IVOl、連接于CMOS反相器IVOl的輸入端子XCIN與輸出端子XCOUT之間的石英振動器X2、構(gòu)成連接于CMOS反相器IVOl的輸入端子XCIN與接地電位的電源端子Vss之間的負載電容Cg的電容元件及構(gòu)成連接于CMOS反相器IVOl的輸出端子XCOUT與接地電位的電源端子Vss之間的負載電容Cd的電容元件。另外，CMOS反相器IVOl由CMOS反相器和反饋電阻Rf構(gòu)成，該CMOS反相器由串聯(lián)連接于供給電源電壓Vdd的第I電源端子與供給接地電位的第2電源端子之間的PMOS晶體管PMll和NMOS晶體管匪11構(gòu)成。在CMOS反相器IVOl的PMOS晶體管PMll的源極與第I電源端子之間及CMOS反相器IVOl的NMOS晶體管匪11與第2電源端子之間，連接有限制激振石英振動器X2的驅(qū)動電流的驅(qū)動電流調(diào)整用電阻元件rl及r2。近年來要求搭載于便攜設(shè)備等的振蕩電路低功耗化，因此,需要使振蕩電路中的石英振動器的驅(qū)動電流下降，因此，考慮減小振蕩電路中的CMOS反相器的互導Gm。然而，如果減小Gm，則存在著使振蕩電路的振蕩余量下降的情況。振蕩電路的振蕩余量M由下式⑴給出。M = I -Gm / {(co 2Cg Cd) * (1/R1 (max))} = RL/R1 (max)... (I)Co是振蕩頻率的角頻率，RL是負電阻，Rl (max)是石英振動器的有效電阻Rl的最大值，要求振蕩余量M為5以上的值。由于石英振動器的有效電阻Rl是根據(jù)石英振動器的小型化的要求而決定的值，因而不大能夠減小。因此，得知為了即使減小Gm也維持振蕩電路的振蕩余量M，降低構(gòu)成外置于CMOS反相器的負載電容的電容器的負載電容值Cg和/或Cd即可。因此，為了實現(xiàn)此，要求振蕩電路的石英振動器具有與針對所裝入的微計算機等的IC而要求的低功耗化的規(guī)格相稱的負載電容CL。即，針對作為一直以來使用的石英振動器的負載電容CL的
12.5pF，申請人已提出負載電容CL的降低，即低CL化(3pF 5pF)(專利文獻I)。然而，如果減小負載電容CL，則負載電容CL的電容容差和振蕩頻率的頻率偏差Af的問題變得顯著。例如，負載電容CL變化作為通常的電容容差的范圍的AC(±5%)的情況的振蕩頻率的穩(wěn)定性A f (ppm)，在負載電容CL為12. 5pF吋，A c為I. 25pF，振蕩頻率的穩(wěn)定性A f 成為7. 3ppm,在負載電容CL為6pF吋，A c為0. 6pF，振蕩頻率的穩(wěn)定性A f成為13. 2ppm，在負載電容CL為3pF時，A C為0. 3pF，振蕩頻率的穩(wěn)定性Af 成為20. 5ppm。S卩，關(guān)于負載電容CL(3pF)，頻率偏差比現(xiàn)有的12. 5pF的情況還大2. 8倍，所以為了實現(xiàn)負載電容CL的低電容化(低CL化)，需要提高振蕩頻率相對于負載電容CL的電容容差的穩(wěn)定性。
在圖4中示出圖3中的輸入輸出端子間XCIN及XOUT間的石英振動器側(cè)的等效電路。負載電容CL串聯(lián)連接至石英振動器X2，石英振動器表示為這樣的電路電極間電容CO并聯(lián)連接至等效地表示由于壓電效應(yīng)而產(chǎn)生的機械諧振的電感LI、電容Cl、電阻Rl的串聯(lián)諧振電路。另外，在輸入輸出端子間XCIN及XCOUT間，由于CMOS半導體襯底或信號布線等而存在著各種雜散電容，如果這些(合成)雜散電容為Cs，則如圖5所示，負載電容CL成為與和雜散電容Cs串聯(lián)連接的外部(外置)電容Cg及Cd的并聯(lián)連接。因此,成為CL = Cs+Cg*Cd/ (Cg+Cd)…⑵。如果以滿足⑵的關(guān)系那樣的CL值(2pF 6pF)的方式選擇與振蕩頻率匹配那樣的外置電容元件Cg及Cd，則能夠提高振蕩頻率的穩(wěn)定性。即，由于負載電容CL是雜散電容Cs和外部電容元件(電容器)Cext{ = Cg*Cd/(Cg+Cd)}的和，所以如果以成為負載電容CL和雜散電容Cs的差的方式選定外部電容元件Cext的值，則滿足⑵式，意味著石英振動器的負載電容CL與從石英振動器看到的振蕩電路側(cè)的負載電容匹配(matching、整合)。圖6是示出石英振蕩電路中的驅(qū)動電流和負載電容CL的關(guān)系的圖。得知如果負載電容變小，則驅(qū)動電流顯著變小。例如，現(xiàn)有使用的負載電容12. 5pF的驅(qū)動電流為約
I.5 PA,而負載電容2. 2pF的驅(qū)動電流成為0. 073 u A，驅(qū)動電流降低至約5%。這樣，降低負載電容CL能夠大大有助于石英振蕩電路的低功耗化，一定能夠大大有助于使用該石英振蕩電路的電子設(shè)備的低功率化。專利文獻I :日本特開2008-205658號公報

發(fā)明內(nèi)容
如果石英振蕩電路的驅(qū)動電流小于0. I PA (IOOnA)，則輸出電壓(Vout)成為電源電壓(Vpp)的10%以下(Vout<0. lVpp)，由于電源電壓為約IV 3V左右，所以輸出電壓(Vout)成為0. IV 0. 3V以下。圖7示出連接有比較器作為與石英振蕩電路的輸出連接的電路的例子。圖7所示的石英振蕩電路側(cè)的電路是基本上與圖3同樣的圖，11是石英振動器，12是CMOS反相器，13是恒流源。石英振蕩電路的輸出Voutl是模擬信號(接近正弦波)，而通過比較器14變換為數(shù)字信號(矩形波信號)輸出Vout2。在石英振蕩電路的輸出Voutl為0. IV 0. 3V以上吋，比較器14也正常動作，以與石英振蕩電路的輸出頻率(f0)相對應(yīng)的頻率(f0)產(chǎn)生比較器輸出。然而，如果成為約0. IV以下，則比較器中的2個輸入電壓的差變小，存在著未生成正常的比較器輸出Vout2的時鐘信號的情況。即，由于石英振蕩電路的輸出為低振幅，所以在與其連接的電路中，不能針對石英振蕩電路的輸出信號進行正確的信息傳遞。特別是如果使負載電容進ー步低CL化，石英振蕩電路的驅(qū)動電流成為50nA左右，則石英振蕩電路的輸出Voutl進ー步成為低振幅波形，成為約0. 05Vpp左右，所以完全不產(chǎn)生來自比較器14的輸出時鐘信號Vout2。因此，本發(fā)明提供這樣的電路即使石英振蕩電路的驅(qū)動電流變得非常小至IOOnA以下，石英振蕩電路的輸出變小至約0. IVpp以下，也產(chǎn)生與石英振蕩電路的輸出連接的下一級的各種電路正常動作的輸出信號。即，涉及包括放大電路的振蕩電路及搭載有振蕩電路的電子設(shè)備。 為了達成上述目的，在本發(fā)明中，將差分放大器與石英振蕩電路的輸出側(cè)連接，以石英振蕩電路的輸出電壓和CMOS反相器的輸入電壓作為差分放大器的輸入。或者，將由3個運算放大器構(gòu)成的儀表放大器(instrumentation amplifier)與石英振蕩電路的輸出側(cè)連接，使石英振蕩電路的輸出電壓信號和石英振蕩電路的CMOS反相器的輸入電壓信號的差放大。在將差分放大電路及儀表放大器等放大電路與石英振蕩電路的輸出側(cè)連接時，能夠使石英振蕩電路的輸出電壓V2和石英振蕩電路的CMOS反相器的輸入電壓Vl的差放大。即，放大電路的輸出成為VO = a (V1-V2) ( a彡I)。由于V2 ^-VI，所以VO ^ 2 a VI，能夠使輸出電壓成為石英振蕩電路的輸出電壓V2的2倍以上。因此,即使石英振蕩電路的驅(qū)動電流變得非常小至IOOnA以下，石英振蕩電路的輸出電壓變小至約0. IVpp以下，來自放大電路的輸出也較大，所以能夠?qū)⒈容^器等連接至放大電路的下ー級而生成正常的矩形波信 號。而且，通過調(diào)整構(gòu)成這些放大電路的電阻比率，也能夠提高放大率，所以即使石英振蕩電路的輸出電壓進一歩下降，也能夠使用比較器等來生成與石英振蕩電路的輸出相對應(yīng)的正常的矩形波。


圖I是示出本發(fā)明的包括差分放大電路的振蕩電路的圖。圖2是示出本發(fā)明的包括儀表電路的振蕩電路的圖。圖3是示出使用石英振動器的振蕩電路的圖。圖4是示出圖3中的輸入輸出端子間XCIN及XOUT間的石英振動器側(cè)的等效電路的圖。圖5是示出構(gòu)成負載電容CL的電容的圖。圖6是示出石英振蕩電路中的驅(qū)動電流和負載電容CL的關(guān)系的圖。圖7是示出連接有比較器作為與石英振蕩電路的輸出連接的電路的例子的圖。附圖標記說明5放大電路；11石英振動器；12CM0S反相器；13低電流源；14比較器；15運算放大器；21運算放大器；22運算放大器；23運算放大器。
具體實施例方式本發(fā)明的目的是，提供這樣的電路即使石英振蕩電路的驅(qū)動電流變得非常小至IOOnA以下，石英振蕩電路的輸出變得非常小至0. IVpp以下，也正常動作。具體而言，將放大石英振蕩電路的輸出的放大電路與石英振蕩電路的輸出側(cè)連接，使石英振蕩電路的輸出電壓和石英振蕩電路的CMOS反相器的輸入電壓的差放大。即，在石英振蕩電路的輸出電壓為Vl且石英振蕩電路的CMOS反相器的輸入電壓為V2時，由與石英振蕩電路的輸出側(cè)連接的放大電路檢測V2和Vl的差，放大電路的輸出V3成為V3 = a (V1-V2)。成為(a彡I)。作為這樣的放大電路，存在著例如差分放大(放大器)電路、儀表放大器電路。
圖I是示出本發(fā)明的一個實施方式的圖。在本發(fā)明的石英振蕩電路，附設(shè)有放大電路5，該放大電路5是具有4個電阻(Rl、R2、R3、R4)的運算放大器，即差分放大器。即，圖I不出連接有差分放大電路的石英振蕩電路。石英振蕩電路側(cè)是與圖3及圖7所不同樣的電路。在差分放大電路5的輸出側(cè)連接有比較器14，但也可以是其他元件(例如，反相器)。在連接有圖I所示的差分放大電路的石英振蕩電路中，石英振蕩電路的反相器的輸入(電壓VI)經(jīng)由電阻Rl輸入至運算放大器15的-端子，石英振蕩電路的輸出(電壓V2，也是石英振蕩電路的反相器的輸出)經(jīng)由電阻R3輸入至運算放大器15的+端子。運算放大器(差分放大器)15的輸出的一部分經(jīng)由電阻R2反饋至運算放大器15的-端子。另外，運算放大器15的+端子經(jīng)由電阻R4接地至地。如果運算放大器15的輸入端子的電壓為Vin-(_輸入端子)、Vin+(+輸入端子)，則Vin-= (R2V1+R1V0)/(R1+R2),Vin+ = R4V2/ (R3+R4)由虛短Vin- = Vin+,RlVO/(R1+R2) = R4V2/(R3+R4)-R2V1/(R1+R2)... (3)
在此，如果使Rl = R3，R2 = R4，則運算放大器(差分放大器)15的輸出VO成為VO = (R2/R1) * (V1-V2)…⑷，成為取Vl和V2的差而進行放大的電路。如果R2 = R1，則成為VO = V1-V2，通過使用差分放大器，能夠輸出石英振蕩電路的輸出和石英振蕩電路的反相器的輸入的差(|V1-V2|)。由于可以考慮V2 =-VI，所以能夠產(chǎn)生通常的石英振蕩電路中的輸出V2的2倍的輸出。另外，如果R2幸Rl，則通過對連接至運算放大器15的電阻比(R2/R1)進行適當?shù)卦O(shè)定(R2/R1 > I)，還能夠進ー步放大(R2/Rl倍)。即，能夠產(chǎn)生通常的石英振蕩電路中的輸出V2的2*(R2/R1)倍的輸出。該放大電路的輸出是與石英振蕩電路的頻率同步的模擬信號，所以如果連接至現(xiàn)有的比較器等，則能夠比比較器的比較電壓的容差(動作電壓)大，所以能夠生成期望的矩形波。另外，由于差分放大器檢測2個輸入電壓差，所以即使ー個電壓比差分放大器的最低檢測電壓小，也只要2個輸入電壓差比最低檢測電壓大即可。圖2是示出本發(fā)明的另ー實施方式的圖。僅記載了圖I所示的放大電路5的部分。該放大電路5由3個運算放大器(21、22、23)、7個電阻(R0、Rl、R2、R3、R4、R5、R6)構(gòu)成的、所以是被稱為所謂的儀表放大器的放大電路。從運算放大器21來看，為A-B端子間的差分放大。由于A及B端子與運算放大器22及23的輸出端子直接連結(jié)，所以基本上不受輸入端子(VI、V2)的影響。如果R3 = R5且R4 = R6，則輸出電壓VO成為VO = (R4/R3) * (VB-VA) (5)。如果使運算放大器22的-輸入端子的電壓為Vin-I，且運算放大器23的-輸入端子的電壓為Vin-2，則由虛短，Vin-I = VI，Vin_2 = V2，從自點A通過電阻Rl、R0、R2至點B的路徑來看，(VA-Vl)/Rl = (Vl-V2)/R0 = (V2-VB) /R2因此，(VA-Vl)= (R1/R0)*(V1_V2). (6)(V2-VB) = (R2/R0)*(V1_V2). (7)
將(6)及(7)相加，VA-VB-(V1-V2) = (R1+R2/R0)* (V1-V2)自此，VA-VB = {1+(R1+R2)/R0}*(V1-V2). (8)根據(jù)(5)及(8)，VO = (R4/R3) * {1+ (R1+R2) /RO} * (V2-V1)... (9)如果使Rl = R2，則該放大電路具有完全対稱性。如從式(9)所得知的，通過使用該儀表放大器，能夠使振蕩電路的輸出電壓和所
述反相器的輸入電壓的差為(R4/R3) {1+(R1+R2)/R0}倍[(R4/R3) {1+(R1+R2)/R0}彡 I]。如果使全部電阻相等，則成為VO = 3*(V2-V1)，放大率為3倍。由于Vl ^ -V2，成為VO =6*V2,所以成為石英振蕩電路的輸出V2的6倍的輸出。該電路的優(yōu)點是，兩個輸入都是運算放大器直接連結(jié)的高輸入電阻，所以傾向于微弱的輸出，對低CL振蕩電路的超低功耗型有用。另外，只要僅I個電阻RO可變，放大率就能夠在大的范圍內(nèi)可變。此外，需要注意到，在運算放大器的極限動作電壓為Vd時，本發(fā)明的放大電路的差分放大器的檢測極限為0. 5Vd，所以在石英振蕩電路的輸出Vs為0. 5Vd以下時，本發(fā)明的放大電路也未正常動作。在上述中，主要對使用石英振動器的振蕩電路進行了說明，但在使用其他壓電振動器(例如陶瓷振動器)等代替石英振動器的情況下，也能夠適用本發(fā)明的包括放大電路的振蕩電路。上述的本發(fā)明的包括放大電路的振蕩電路，能夠搭載并適用于使用石英振動器或其他壓電振動器的振蕩器或電子設(shè)備所使用的振蕩電路的全部。例如，鐘表、便攜電話、便攜終端、筆記個人電腦等電池驅(qū)動的電子設(shè)備。而且，還能夠適用于要求節(jié)能或省電化的車載用電子設(shè)備、電視/冰箱/空調(diào)等家電制品等廣泛的電子設(shè)備。
權(quán)利要求
1.ー種振蕩電路，包括CMOS反相器，其特征在干 在所述振蕩電路的輸出側(cè)具有放大所述振蕩電路的輸出電壓和所述CMOS反相器的輸入電壓的差的放大電路。
2.如權(quán)利要求I所述的振蕩電路，其特征在于 所述放大電路是差分放大電路， 以所述振蕩電路的輸出及所述振蕩電路中的所述CMOS反相器的輸入作為所述差分放大電路的輸入，并且， 所述CMOS反相器的輸入經(jīng)由電路Rl連接至差分放大器的(_)輸入端子，所述振蕩電路的輸出經(jīng)由電阻R3連接至所述差分放大器的(+)輸入端子，所述差分放大器的輸出的一部分經(jīng)由電阻R2反饋至所述(_)輸入端子，以及所述差分放大器的所述(+)輸入端子經(jīng)由電阻R4接地連接。
3.如權(quán)利要求2所述的振蕩電路，其特征在干R2/R1 ≥ 1。
4.如權(quán)利要求I所述的振蕩電路，其特征在干 所述放大電路是由3個運算放大器構(gòu)成的儀表放大器， 以所述振蕩電路的輸出及所述振蕩電路中的所述CMOS反相器的輸入作為所述儀表放大器的輸入。
5.—種電子設(shè)備,搭載有權(quán)利要求I所述的振蕩電路。
全文摘要
本發(fā)明的目的是，提供這樣的振蕩電路及搭載其的電子設(shè)備即使石英振蕩電路的驅(qū)動電流變得非常小至100nA以下，石英振蕩電路的輸出變小至0.1Vpp以下，也產(chǎn)生與石英振蕩電路的輸出連接的下一級的各種電路正常動作的輸出信號。將放大石英振蕩電路的輸出的放大電路與石英振蕩電路的輸出側(cè)連接，使石英振蕩電路的輸出電壓和石英振蕩電路的CMOS反相器的輸入電壓的差放大。例如，將差分放大器與石英振蕩電路的輸出側(cè)連接，以石英振蕩電路的輸出電壓和CMOS反相器的輸入電壓作為差分放大器的輸入?；蛘?，將由3個運算放大器構(gòu)成的儀表放大器與石英振蕩電路的輸出側(cè)連接，使石英振蕩電路的輸出電壓信號和石英振蕩電路的CMOS反相器的輸入電壓信號的差放大。
文檔編號H03B5/32GK102655392SQ20121005952
公開日2012年9月5日 申請日期2012年3月1日 優(yōu)先權(quán)日2011年3月1日
發(fā)明者相馬弘之 申請人:精工電子有限公司