專利名稱：一種低功耗兩步前饋加法電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子模數(shù)轉(zhuǎn)換技術(shù)領(lǐng)域，具體涉及一種低功耗兩步前饋加法電路。
背景技術(shù)：
隨著現(xiàn)在各式各樣便攜式電子設(shè)備正走向千家萬戶和各個工業(yè)應(yīng)用領(lǐng)域，模數(shù)轉(zhuǎn)換器作為模擬信號和數(shù)字信號之間的接口，需求量也越來越大。Sigma-delta調(diào)制器作為模數(shù)轉(zhuǎn)換器中的主要部件，由于可以實現(xiàn)獨有的高精度，應(yīng)用非常廣泛。如圖1所示，前饋結(jié)構(gòu)是目前Sigma-delta調(diào)制器的一種主流結(jié)構(gòu)，而采用前饋結(jié)構(gòu)的Sigma-delta調(diào)制器需要一個加法器，將Sigma-delta調(diào)制器中各級積分器的前饋輸出和系統(tǒng)前饋輸入信號相加。目前常用的加法器分兩類無源加法器和有源加法器。無源加法器主要由開關(guān)電容電路構(gòu)成，具有無靜態(tài)功耗的優(yōu)點，但由于電荷會在不同電容之間共享，導(dǎo)致輸出電壓會隨著輸入信號路徑的增加而急劇下降。而當調(diào)制器中使用多比特量化器時，加法器需要輸出比較精確的電壓值，這時往往采用高精度的有源加法器。有源加法器主要由運算放大器構(gòu)成，當輸入信號增大時，這種加法器的輸出會同樣增大至相應(yīng)幅值，滿幅情況下，運算放大器的功耗就會變得很大；同時，滿幅輸入達到電源電壓時，運算放大器飽和，其非線性誤差會增大，從而影響精度。為了避免過大的非線性誤差，一般把有源加法器的滿幅輸入設(shè)計成小于電源電壓，但這同時會相應(yīng)地降低輸入信號的范圍。

發(fā)明內(nèi)容
本發(fā)明提供了一種低功耗兩步前饋加法電路，通過結(jié)合有源加法器和無源加法器各自的優(yōu)點，克服了上述傳統(tǒng)加法器所存在的技術(shù)缺陷，既具有高精度的特性，又有效地降低整體功耗。一種低功耗兩步前饋加法電路，包括四輸入無源加法器和為四輸入無源加法器提供前饋累加信號的2N輸入有源加法器，N為大于1的自然數(shù)。所述的四輸入無源加法器由八個開關(guān)管和兩個電容組成，其中，第五開關(guān)管的一端接收外部設(shè)備提供的系統(tǒng)正相前饋輸入信號，第五開關(guān)管的另端與第六開關(guān)管的一端和第三電容的一端相連，第六開關(guān)管的另端接收所述的2N輸入有源加法器提供的反相前饋累加信號，第三電容的另端與第九開關(guān)管的一端和第十一開關(guān)管的一端相連，第十一開關(guān)管的另端為外部多比特量化器提供正相電壓輸出信號，第九開關(guān)管的另端與第十開關(guān)管的一端相連并接收外部設(shè)備提供的共模信號，第十開關(guān)管的另端與第十二開關(guān)管的一端和第四電容的一端相連，第十二開關(guān)管的另端為外部多比特量化器提供反相電壓輸出信號，第四電容的另端與第七開關(guān)管的一端和第八開關(guān)管的一端相連，第八開關(guān)管的另端接收外部設(shè)備提供的系統(tǒng)反相前饋輸入信號，第七開關(guān)管的另端接收所述的2N輸入有源加法器提供的正相前饋累加信號；第十一開關(guān)管與第十二開關(guān)管的控制端接收外部設(shè)備提供的第一時鐘信號，第九開關(guān)管與第十開關(guān)管的控制端接收外部設(shè)備提供的第二時鐘信號，第五開關(guān)管與第八開關(guān)管的控制端接收外部設(shè)備提供的第三時鐘信號，第六開關(guān)管與第七開關(guān)管的控制端接收外部設(shè)備提供的第四時鐘信號。所述的2N輸入有源加法器由正相N輸入電路、反相N輸入電路、四個開關(guān)管、兩個電容和一個運算放大器組成，其中，正相N輸入電路的輸出端與第一開關(guān)管的一端、第一電容的一端和運算放大器的正相輸入端相連，第一電容的另端與第三開關(guān)管的一端和運算放大器的反相輸出端相連并為所述的無源加法器提供反相前饋累加信號，第三開關(guān)管的另端接收外部設(shè)備提供的共模信號，反相N輸入電路的輸出端與第二開關(guān)管的一端、第二電容的一端和運算放大器的反相輸入端相連，第二電容的另端與第四開關(guān)管的一端和運算放大器的正相輸出端相連并為所述的無源加法器提供正相前饋累加信號，第四開關(guān)管的另端接收外部設(shè)備提供的共模信號，第一開關(guān)管的另端與第二開關(guān)管的另端相連并接收外部設(shè)備提供的共模信號，運算放大器的控制端接收外部設(shè)備提供的第二時鐘信號，第一開關(guān)管、第二開關(guān)管、第三開關(guān)管和第四開關(guān)管的控制端接收外部設(shè)備提供的第一時鐘信號。所述的正相N輸入電路由N條正相輸入鏈路組成，N條正相輸入鏈路的輸出端相連構(gòu)成所述的正相N輸入電路的輸出端；所述的正相N輸入電路的第i輸入端為第i正相輸入鏈路的輸入端，當i為奇數(shù)，第i正相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分正相前饋輸入信號；當i為偶數(shù)，第i正相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分反相前饋輸入信號；i為大于0小于等于N的自然數(shù)。所述的正相輸入鏈路由一個正相采樣開關(guān)管和一個正相采樣電容構(gòu)成，其中，所述的正相采樣開關(guān)管的一端接收外部設(shè)備提供的共模信號，所述的正相采樣開關(guān)管的另端與所述的正相采樣電容的一端相連并構(gòu)成所述的正相輸入鏈路的輸入端，所述的正相采樣電容的另端構(gòu)成所述的正相輸入鏈路的輸出端；當i為奇數(shù)，第i正相輸入鏈路中的正相采樣開關(guān)管的控制端接收外部設(shè)備提供的第三時鐘信號；當i為偶數(shù)，第i正相輸入鏈路中的正相采樣開關(guān)管的控制端接收外部設(shè)備提供的第四時鐘信號。所述的反相N輸入電路由N條反相輸入鏈路組成，N條反相輸入鏈路的輸出端相連構(gòu)成所述的反相N輸入電路的輸出端；所述的反相N輸入電路的第i輸入端為第i反相輸入鏈路的輸入端，當i為奇數(shù)，第i反相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分反相前饋輸入信號；當i為偶數(shù)，第i反相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分正相前饋輸入信號。所述的反相輸入鏈路由一個反相采樣開關(guān)管和一個反相采樣電容構(gòu)成，其中，所述的反相采樣開關(guān)管的一端接收外部設(shè)備提供的共模信號，所述的反相采樣開關(guān)管的另端與所述的反相采樣電容的一端相連并構(gòu)成所述的反相輸入鏈路的輸入端，所述的反相采樣電容的另端構(gòu)成所述的反相輸入鏈路的輸出端；當i為奇數(shù)，第i反相輸入鏈路中的反相采樣開關(guān)管的控制端接收外部設(shè)備提供的第三時鐘信號；當i為偶數(shù)，第i反相輸入鏈路中的反相采樣開關(guān)管的控制端接收外部設(shè)備提供的第四時鐘信號。優(yōu)選的技術(shù)方案中，所述的第二時鐘信號為所述的第一時鐘信號的相位不交疊時鐘信號；所述的第四時鐘信號為所述的第三時鐘信號的相位不交疊時鐘信號。本發(fā)明的工作原理為在有源加法器中，各路積分前饋輸入信號分別通過各自的采樣電容接至運算放大器的輸入端，采樣電容的采樣時間由相位不交疊的第三時鐘信號和第四時鐘信號控制，第一電容和第二電容跨接至運算放大器的輸入與輸出端；采樣電容將各路積分前饋輸入信號轉(zhuǎn)化為各自的電荷量，根據(jù)電量守恒原理，這些電荷量在適當?shù)臅r鐘相位轉(zhuǎn)移至第一電容和第二電容上，并最終轉(zhuǎn)化為運算放大器的電壓輸出，實現(xiàn)全差分各級積分器的積分前饋輸入信號的累加。而無源加法器利用第三電容和第四電容以及由相位不交疊的第一時鐘信號和第二時鐘信號控制的開關(guān)管，并根據(jù)開關(guān)電容電路原理，實現(xiàn)將有源加法器提供的前饋累加信號與系統(tǒng)前饋輸入信號相加，并為多比特量化器提供電壓輸出信號。本發(fā)明的有益技術(shù)效果為(1)采用有源加法器作為第一步加法器，具有高精度的特性，實現(xiàn)了低幅值的積分前饋輸入信號的累加，降低了對運算放大器轉(zhuǎn)換速率的要求，更顯著降低了有源加法器的整體功耗；(2)采用改進后的無源加法器作為第二步加法器，無靜態(tài)功耗，可實現(xiàn)系統(tǒng)前饋輸入信號的滿幅值接近電源電壓的幅值，消除了電壓輸出信號的衰減問題，降低了對多比特量化器的設(shè)計要求；(3)采用正反相積分前饋輸入信號交叉輸入以及與之配合的兩相不交疊的采樣時鐘，修正了各積分前饋輸入信號的相位差，保證了 Sigma-delta調(diào)制器系統(tǒng)負反饋結(jié)構(gòu)的穩(wěn)定性。


圖1為基于一步加法器的四階前饋結(jié)構(gòu)Sigma-delta調(diào)制器的結(jié)構(gòu)示意圖。圖2為基于兩步加法器的四階前饋結(jié)構(gòu)Sigma-delta調(diào)制器的結(jié)構(gòu)示意圖。圖3為本發(fā)明八輸入的低功耗兩步前饋加法電路的結(jié)構(gòu)原理示意圖。圖4為本發(fā)明八輸入的低功耗兩步前饋加法電路中開關(guān)管的四種工作時鐘的相位示意圖。圖5為本發(fā)明八輸入的低功耗兩步前饋加法電路中前饋累加信號與電壓輸出信號的仿真波形圖。
具體實施例方式為了更為具體地描述本發(fā)明，下面結(jié)合附圖及具體實施方式
對本發(fā)明的技術(shù)方案及其相關(guān)原理進行詳細說明。如圖3所示，一種低功耗兩步前饋加法電路，包括四輸入無源加法器2和為四輸入無源加法器2提供前饋累加信號的八輸入有源加法器1。四輸入無源加法器2由八個開關(guān)管和兩個電容組成，其中，第五開關(guān)管禮的一端接收外部設(shè)備提供的系統(tǒng)正相前饋輸入信號Vinp,第五開關(guān)管M5的另端與第六開關(guān)管M6的一端和第三電容仏的一端相連，第六開關(guān)管M6的另端接收八輸入有源加法器1提供的反相前饋累加信號Vnl，第三電容C3的另端與第九開關(guān)管M9的一端和第十一開關(guān)管M11的一端相連，第十一開關(guān)管M11的另端為外部多比特量化器Q提供正相電壓輸出信號Vp2，第九開關(guān)管 M9的另端與第十開關(guān)管Mltl的一端相連并接收外部設(shè)備提供的共模信號incm，第十開關(guān)管 Mltl的另端與第十二開關(guān)管M12的一端和第四電容C4的一端相連，第十二開關(guān)管M12的另端為外部多比特量化器Q提供反相電壓輸出信號Vn2，第四電容C4的另端與第七開關(guān)管M7的一端和第八開關(guān)管禮的一端相連，第八開關(guān)管M8的另端接收外部設(shè)備提供的系統(tǒng)反相前饋輸入信號Vinn，第七開關(guān)管M7的另端接收八輸入有源加法器1提供的正相前饋累加信號Vpl ； 第十一開關(guān)管M11與第十二開關(guān)管M12的控制端接收外部設(shè)備提供的第一時鐘信號Cl^1，第九開關(guān)管M9與第十開關(guān)管Mltl的控制端接收外部設(shè)備提供的第二時鐘信號Φ2，第五開關(guān)管M5 與第八開關(guān)管M8的控制端接收外部設(shè)備提供的第三時鐘信號Φ3，第六開關(guān)管M6與第七開關(guān)管M7的控制端接收外部設(shè)備提供的第四時鐘信號Φ4。八輸入有源加法器1由正相四輸入電路、反相四輸入電路、四個開關(guān)管、兩個電容和一個運算放大器組成，其中，正相四輸入電路的輸出端與第一開關(guān)管M1的一端、第一電容 C1的一端和運算放大器E的正相輸入端相連，第一電容C1的另端與第三開關(guān)管M3的一端和運算放大器E的反相輸出端相連并為無源加法器2提供反相前饋累加信號Vnl，第三開關(guān)管 M3的另端接收外部設(shè)備提供的共模信號incm，反相四輸入電路的輸出端與第二開關(guān)管M2的一端、第二電容C2的一端和運算放大器E的反相輸入端相連，第二電容C2的另端與第四開關(guān)管M4的一端和運算放大器E的正相輸出端相連并為無源加法器2提供正相前饋累加信號 Vpl，第四開關(guān)管M4的另端接收外部設(shè)備提供的共模信號incm，第一開關(guān)管M1的另端與第二開關(guān)管M2的另端相連并接收外部設(shè)備提供的共模信號incm，運算放大器E的控制端接收外部設(shè)備提供的第二時鐘信號Φ2，第一開關(guān)管M1、第二開關(guān)管M2、第三開關(guān)管M3和第四開關(guān)管虬的控制端接收外部設(shè)備提供的第一時鐘信號Φ”正相四輸入電路由四條正相輸入鏈路組成，四條正相輸入鏈路的輸出端相連構(gòu)成正相四輸入電路的輸出端；正相四輸入電路的第一輸入端為第一正相輸入鏈路的輸入端， 第一正相輸入鏈路的輸入端接收外部設(shè)備提供的第一積分正相前饋輸入信號Ir^p ；正相四輸入電路的第二輸入端為第二正相輸入鏈路的輸入端，第二正相輸入鏈路的輸入端接收外部設(shè)備提供的第二積分反相前饋輸入信號^ai ；正相四輸入電路的第三輸入端為第三正相輸入鏈路的輸入端，第三正相輸入鏈路的輸入端接收外部設(shè)備提供的第三積分正相前饋輸入信號；正相四輸入電路的第四輸入端為第四正相輸入鏈路的輸入端，第四正相輸入鏈路的輸入端接收外部設(shè)備提供的第四積分反相前饋輸入信號^4n ；第一正相輸入鏈路由第一正相采樣開關(guān)管Mpl和第一正相采樣電容Cpl構(gòu)成，其中， 第一正相采樣開關(guān)管Mpl的一端接收外部設(shè)備提供的共模信號incm，第一正相采樣開關(guān)管 Mpl的另端與第一正相采樣電容Cpl的一端相連并構(gòu)成第一正相輸入鏈路的輸入端，第一正相采樣電容Cpl的另端構(gòu)成第一正相輸入鏈路的輸出端；第一正相采樣開關(guān)管Mpl的控制端接收外部設(shè)備提供的第三時鐘信號Φ3 ；第二正相輸入鏈路由第二正相采樣開關(guān)管Mp2和第二正相采樣電容Cp2構(gòu)成，其中， 第二正相采樣開關(guān)管Mp2的一端接收外部設(shè)備提供的共模信號incm，第二正相采樣開關(guān)管 Mp2的另端與第二正相采樣電容Cp2的一端相連并構(gòu)成第二正相輸入鏈路的輸入端，第二正相采樣電容Cp2的另端構(gòu)成第二正相輸入鏈路的輸出端；第二正相采樣開關(guān)管Mp2的控制端接收外部設(shè)備提供的第四時鐘信號Φ4 ； 第三正相輸入鏈路由第三正相采樣開關(guān)管Mp3和第三正相采樣電容Cp3構(gòu)成，其中， 第三正相采樣開關(guān)管Mp3的一端接收外部設(shè)備提供的共模信號incm，第三正相采樣開關(guān)管 Mp3的另端與第三正相采樣電容Cp3的一端相連并構(gòu)成第三正相輸入鏈路的輸入端，第三正相采樣電容Cp3的另端構(gòu)成第三正相輸入鏈路的輸出端；第三正相采樣開關(guān)管Mp3的控制端接收外部設(shè)備提供的第三時鐘信號Φ3 ；第四正相輸入鏈路由第四正相采樣開關(guān)管Mp4和第四正相采樣電容Cp4構(gòu)成，其中， 第四正相采樣開關(guān)管Mp4的一端接收外部設(shè)備提供的共模信號incm，第四正相采樣開關(guān)管 Mp4的另端與第四正相采樣電容Cp4的一端相連并構(gòu)成第四正相輸入鏈路的輸入端，第四正相采樣電容Cp4的另端構(gòu)成第四正相輸入鏈路的輸出端；第四正相采樣開關(guān)管Mp4的控制端接收外部設(shè)備提供的第四時鐘信號Φ4 ；反相四輸入電路由四條反相輸入鏈路組成，四條反相輸入鏈路的輸出端相連構(gòu)成反相四輸入電路的輸出端；反相四輸入電路的第一輸入端為第一反相輸入鏈路的輸入端， 第一反相輸入鏈路的輸入端接收外部設(shè)備提供的第一積分反相前饋輸入信號^ln ；反相四輸入電路的第二輸入端為第二反相輸入鏈路的輸入端，第二反相輸入鏈路的輸入端接收外部設(shè)備提供的第二積分正相前饋輸入信號；反相四輸入電路的第三輸入端為第三反相輸入鏈路的輸入端，第三反相輸入鏈路的輸入端接收外部設(shè)備提供的第三積分反相前饋輸入信號反相四輸入電路的第四輸入端為第四反相輸入鏈路的輸入端，第四反相輸入鏈路的輸入端接收外部設(shè)備提供的第四積分正相前饋輸入信號；第一反相輸入鏈路由第一反相采樣開關(guān)管Mnl和第一反相采樣電容Cnl構(gòu)成，其中， 第一反相采樣開關(guān)管Mnl的一端接收外部設(shè)備提供的共模信號incm，第一反相采樣開關(guān)管 Mnl的另端與第一反相采樣電容Cnl的一端相連并構(gòu)成第一反相輸入鏈路的輸入端，第一反相采樣電容Chl的另端構(gòu)成第一反相輸入鏈路的輸出端；第一反相采樣開關(guān)管Mnl的控制端接收外部設(shè)備提供的第三時鐘信號Φ3 ；第二反相輸入鏈路由第二反相采樣開關(guān)管Mn2和第二反相采樣電容Cn2構(gòu)成，其中， 第二反相采樣開關(guān)管Mn2的一端接收外部設(shè)備提供的共模信號incm，第二反相采樣開關(guān)管 Mn2的另端與第二反相采樣電容Cn2的一端相連并構(gòu)成第二反相輸入鏈路的輸入端，第二反相采樣電容Cn2的另端構(gòu)成第二反相輸入鏈路的輸出端；第二反相采樣開關(guān)管Mn2的控制端接收外部設(shè)備提供的第四時鐘信號Φ4 ；第三反相輸入鏈路由第三反相采樣開關(guān)管Mn3和第三反相采樣電容Cn3構(gòu)成，其中， 第三反相采樣開關(guān)管Mn3的一端接收外部設(shè)備提供的共模信號incm，第三反相采樣開關(guān)管 Mn3的另端與第三反相采樣電容Cn3的一端相連并構(gòu)成第三反相輸入鏈路的輸入端，第三反相采樣電容Cn3的另端構(gòu)成第三反相輸入鏈路的輸出端；第三反相采樣開關(guān)管Mn3的控制端接收外部設(shè)備提供的第三時鐘信號Φ3 ；第四反相輸入鏈路由第四反相采樣開關(guān)管Mn4和第四反相采樣電容Cn4構(gòu)成，其中， 第四反相采樣開關(guān)管Mn4的一端接收外部設(shè)備提供的共模信號incm，第四反相采樣開關(guān)管 Mn4的另端與第四反相采樣電容Cn4的一端相連并構(gòu)成第四反相輸入鏈路的輸入端，第四反相采樣電容Cn4的另端構(gòu)成第四反相輸入鏈路的輸出端；第四反相采樣開關(guān)管Mn4的控制端接收外部設(shè)備提供的第四時鐘信號Φ4 ；第二時鐘信號Φ2為第一時鐘信號O1的相位不交疊時鐘信號；第四時鐘信號Φ4 為第三時鐘信號Φ3的相位不交疊時鐘信號；四種時鐘信號的相位關(guān)系如圖4所示。本實施例的工作原理為在八輸入有源加法器1中，各路積分前饋輸入信號分別通過各自的采樣電容接至運算放大器E的輸入端，采樣電容的采樣時間由相位不交疊的第三時鐘信號。3和第四時鐘信號Φ4控制，第一電容(^和第二電容C2跨接至運算放大器E 的輸入與輸出端；采樣電容將各路積分前饋輸入信號轉(zhuǎn)化為各自的電荷量，根據(jù)電量守恒原理，這些電荷量在適當?shù)臅r鐘相位轉(zhuǎn)移至第一電容C1和第二電容C2上，并最終轉(zhuǎn)化為運算放大器E的電壓輸出，實現(xiàn)全差分各級積分器的積分前饋輸入信號的累加。而四輸入無源加法器2利用第三電容C3和第四電容C4以及由相位不交疊的第一時鐘信號O1和第二時鐘信號Φ2控制的開關(guān)管(M9、M1Q、Mn、M12)，并根據(jù)開關(guān)電容電路原理，實現(xiàn)將八輸入有源加法器1提供的前饋累加信號(Vpl、Vnl)與系統(tǒng)前饋輸入信號(Vinp、Vinn)相加，并為多比特量化器Q提供電壓輸出信號(V1^Vn2)15如圖2所示，基于兩步加法器的四階前饋結(jié)構(gòu)Sigma-delta調(diào)制器采用本發(fā)明的低功耗兩步前饋加法電路，使加法實現(xiàn)分成兩步，先將Sigma-delta調(diào)制器中四個積分器的積分前饋輸入信號進行一次累加，再將累加后得到的前饋累加信號與Sigma-delta調(diào)制器的系統(tǒng)前饋信號進行一次相加，得到并輸出電壓輸出信號至多比特量化器Q。圖5中，上、下兩條曲線分別對應(yīng)為八輸入的低功耗兩步前饋加法電路中系統(tǒng)前饋輸入信號接近滿幅時，八輸入有源加法器和四輸入無源加法器輸出的仿真波形。八輸入有源加法器是由開關(guān)型運算放大器實現(xiàn)的，前饋累加信號的幅值小于滿量程的15%，對運算放大器的轉(zhuǎn)換速率要求大大降低。四輸入無源加法器由八個開關(guān)管和一對電容實現(xiàn)加法功能，電壓輸出信號無衰減，系統(tǒng)前饋輸入信號的滿幅值可接近電源電壓的幅值，且無靜態(tài)功耗。
權(quán)利要求
1.一種低功耗兩步前饋加法電路，其特征在于包括四輸入無源加法器和為四輸入無源加法器提供前饋累加信號的2N輸入有源加法器，N為大于1的自然數(shù)；所述的四輸入無源加法器由八個開關(guān)管和兩個電容組成，其中，第五開關(guān)管的一端接收外部設(shè)備提供的系統(tǒng)正相前饋輸入信號，第五開關(guān)管的另端與第六開關(guān)管的一端和第三電容的一端相連，第六開關(guān)管的另端接收所述的2N輸入有源加法器提供的反相前饋累加信號，第三電容的另端與第九開關(guān)管的一端和第十一開關(guān)管的一端相連，第十一開關(guān)管的另端為外部多比特量化器提供正相電壓輸出信號，第九開關(guān)管的另端與第十開關(guān)管的一端相連并接收外部設(shè)備提供的共模信號，第十開關(guān)管的另端與第十二開關(guān)管的一端和第四電容的一端相連，第十二開關(guān)管的另端為外部多比特量化器提供反相電壓輸出信號，第四電容的另端與第七開關(guān)管的一端和第八開關(guān)管的一端相連，第八開關(guān)管的另端接收外部設(shè)備提供的系統(tǒng)反相前饋輸入信號，第七開關(guān)管的另端接收所述的2N輸入有源加法器提供的正相前饋累加信號；第十一開關(guān)管與第十二開關(guān)管的控制端接收外部設(shè)備提供的第一時鐘信號，第九開關(guān)管與第十開關(guān)管的控制端接收外部設(shè)備提供的第二時鐘信號，第五開關(guān)管與第八開關(guān)管的控制端接收外部設(shè)備提供的第三時鐘信號，第六開關(guān)管與第七開關(guān)管的控制端接收外部設(shè)備提供的第四時鐘信號。
2.根據(jù)權(quán)利要求1所述的低功耗兩步前饋加法電路，其特征在于所述的2N輸入有源加法器由正相N輸入電路、反相N輸入電路、四個開關(guān)管、兩個電容和一個運算放大器組成，其中，正相N輸入電路的輸出端與第一開關(guān)管的一端、第一電容的一端和運算放大器的正相輸入端相連，第一電容的另端與第三開關(guān)管的一端和運算放大器的反相輸出端相連并為所述的無源加法器提供反相前饋累加信號，第三開關(guān)管的另端接收外部設(shè)備提供的共模信號，反相N輸入電路的輸出端與第二開關(guān)管的一端、第二電容的一端和運算放大器的反相輸入端相連，第二電容的另端與第四開關(guān)管的一端和運算放大器的正相輸出端相連并為所述的無源加法器提供正相前饋累加信號，第四開關(guān)管的另端接收外部設(shè)備提供的共模信號，第一開關(guān)管的另端與第二開關(guān)管的另端相連并接收外部設(shè)備提供的共模信號，運算放大器的控制端接收外部設(shè)備提供的第二時鐘信號，第一開關(guān)管、第二開關(guān)管、第三開關(guān)管和第四開關(guān)管的控制端接收外部設(shè)備提供的第一時鐘信號；所述的正相N輸入電路由N條正相輸入鏈路組成，N條正相輸入鏈路的輸出端相連構(gòu)成所述的正相N輸入電路的輸出端；所述的正相N輸入電路的第i輸入端為第i正相輸入鏈路的輸入端，當i為奇數(shù)，第i正相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分正相前饋輸入信號；當i為偶數(shù)，第i正相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分反相前饋輸入信號；i為大于0小于等于N的自然數(shù)；所述的正相輸入鏈路由一個正相采樣開關(guān)管和一個正相采樣電容構(gòu)成，其中，所述的正相采樣開關(guān)管的一端接收外部設(shè)備提供的共模信號，所述的正相采樣開關(guān)管的另端與所述的正相采樣電容的一端相連并構(gòu)成所述的正相輸入鏈路的輸入端，所述的正相采樣電容的另端構(gòu)成所述的正相輸入鏈路的輸出端；當i為奇數(shù)，第i正相輸入鏈路中的正相采樣開關(guān)管的控制端接收外部設(shè)備提供的第三時鐘信號；當i為偶數(shù)，第i正相輸入鏈路中的正相采樣開關(guān)管的控制端接收外部設(shè)備提供的第四時鐘信號；所述的反相N輸入電路由N條反相輸入鏈路組成，N條反相輸入鏈路的輸出端相連構(gòu)成所述的反相N輸入電路的輸出端；所述的反相N輸入電路的第i輸入端為第i反相輸入鏈路的輸入端，當i為奇數(shù)，第i反相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分反相前饋輸入信號；當i為偶數(shù)，第i反相輸入鏈路的輸入端接收外部設(shè)備提供的第i積分正相前饋輸入信號；所述的反相輸入鏈路由一個反相采樣開關(guān)管和一個反相采樣電容構(gòu)成，其中，所述的反相采樣開關(guān)管的一端接收外部設(shè)備提供的共模信號，所述的反相采樣開關(guān)管的另端與所述的反相采樣電容的一端相連并構(gòu)成所述的反相輸入鏈路的輸入端，所述的反相采樣電容的另端構(gòu)成所述的反相輸入鏈路的輸出端；當i為奇數(shù)，第i反相輸入鏈路中的反相采樣開關(guān)管的控制端接收外部設(shè)備提供的第三時鐘信號；當i為偶數(shù)，第i反相輸入鏈路中的反相采樣開關(guān)管的控制端接收外部設(shè)備提供的第四時鐘信號。
3.根據(jù)權(quán)利要求1或2所述的低功耗兩步前饋加法電路，其特征在于所述的第二時鐘信號為所述的第一時鐘信號的相位不交疊時鐘信號；所述的第四時鐘信號為所述的第三時鐘信號的相位不交疊時鐘信號。
全文摘要
本發(fā)明公開了一種低功耗兩步前饋加法電路，包括四輸入無源加法器和為四輸入無源加法器提供前饋累加信號的2N輸入有源加法器，N為大于1的自然數(shù)。本發(fā)明通過結(jié)合有源加法器和無源加法器各自的優(yōu)點，使用有源加法器實現(xiàn)調(diào)制器中各積分器的積分前饋輸入信號的累加；使用無源加法器實現(xiàn)前饋累加信號與系統(tǒng)前饋信號的相加，消除了電壓輸出信號的衰減問題，可實現(xiàn)系統(tǒng)前饋輸入信號的滿幅值接近電源電壓的幅值，具有高精度的特性，有效地減小了加法電路的整體功耗，降低了對運算放大器及多比特量化器的設(shè)計要求，無靜態(tài)功耗，尤其適用于Sigma-delta模數(shù)轉(zhuǎn)換領(lǐng)域。
文檔編號H03M3/02GK102324941SQ20111010164
公開日2012年1月18日 申請日期2011年4月22日 優(yōu)先權(quán)日2011年4月22日
發(fā)明者吳曉波, 王漢卿, 羅惠洲, 趙津晨 申請人:浙江大學(xué)