專利名稱：一種片上時(shí)鐘發(fā)生器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)?；旌霞呻娐吩O(shè)計(jì)領(lǐng)域，特別涉及一種片上時(shí)鐘發(fā)生器電路。
背景技術(shù)：
隨著集成電路設(shè)計(jì)和制造水平不斷提高，芯片的功能日益強(qiáng)大，芯片的集成度 也越來越高，尤其是在消費(fèi)類電子產(chǎn)品中，需要AFE(Anal0g Front End，模擬前端)、 ADC (Analog to Digital Converter, 11 ^ ^ ) > DAC (Digital to Analog Converter, 數(shù)模轉(zhuǎn)換器)同數(shù)字電路相結(jié)合，共同完成復(fù)雜的產(chǎn)品功能。根據(jù)產(chǎn)品的要求，芯片可能需 要不同的功能單元，但是片內(nèi)時(shí)鐘產(chǎn)生器是一個(gè)應(yīng)用廣泛的功能模塊，因?yàn)樗粌H可以用 來給數(shù)字電路提供系統(tǒng)時(shí)鐘，還可以為ADC或DAC提供采樣時(shí)鐘，片內(nèi)時(shí)鐘產(chǎn)生器是混合集 成電路設(shè)計(jì)中必不可少的模塊之一。目前，片上時(shí)鐘發(fā)生器電路一般使用晶體振蕩器(Crystal Oscillator)或 PLL(Phase Lock Loop，模擬鎖相環(huán))來實(shí)現(xiàn)，如圖1和圖2所示。實(shí)際應(yīng)用中不論是晶體振蕩器還是鎖相環(huán)都需要芯片外部提供晶體振蕩模塊或 是參考時(shí)鐘(一般參考時(shí)鐘也是由系統(tǒng)板上的晶體振蕩器產(chǎn)生)，因此整個(gè)電路系統(tǒng)需要 一個(gè)或多個(gè)晶體振蕩器，這將增加制造成本；并且現(xiàn)有技術(shù)中的片上時(shí)鐘發(fā)生器電路的精 度不高，不能滿足實(shí)際應(yīng)用中的需要。

發(fā)明內(nèi)容
為了提高校準(zhǔn)精度，降低制造成本，滿足實(shí)際應(yīng)用中的需要，本發(fā)明提供了一種片 上時(shí)鐘發(fā)生器電路，所述片上時(shí)鐘發(fā)生器電路由η級(jí)反相器串聯(lián)連接，第η級(jí)反相器的輸出 端分別和第一級(jí)反相器的輸入端、時(shí)鐘輸出端相連，η = 2k+l, (k = 1，2，3…)；每一級(jí)反 相器包括非門、可編程電阻和可編程電容，所述非門的輸出端和所述可編程電阻的一端相 連，所述可編程電阻的另一端和所述可編程電容相連，通過電阻校準(zhǔn)電路對(duì)所述可編程電 阻的電阻值進(jìn)行調(diào)節(jié)，通過電容校準(zhǔn)電路對(duì)所述可編程電容的電容值進(jìn)行調(diào)節(jié)。所述電阻校準(zhǔn)電路包括片內(nèi)電阻校準(zhǔn)電路和片外精準(zhǔn)電阻，所述片外精準(zhǔn)電阻 和所述片內(nèi)電阻校準(zhǔn)電路的任意一個(gè)輸入管腳相連。所述片內(nèi)電阻校準(zhǔn)電路包括第一電流源、第二電流源、可編程電阻、比較器和數(shù) 字電路，所述第一電流源和所述片外精準(zhǔn)電阻連接在同一個(gè)輸入管腳上；所述第二電流源 和所述可編程電阻相連；所述片外精準(zhǔn)電阻通過輸入管腳連接在所述比較器的正極性輸入 端，所述可編程電阻和所述比較器的負(fù)極性輸入端相連；所述比較器的輸出端和所述數(shù)字 電路相連，通過所述數(shù)字電路的控制對(duì)所述可編程電阻進(jìn)行調(diào)節(jié)。所述電容校準(zhǔn)電路包括片內(nèi)電容校準(zhǔn)電路和片外精準(zhǔn)電容，所述片外精準(zhǔn)電容 和所述片內(nèi)電容校準(zhǔn)電路的任意一個(gè)輸入管腳相連。所述片內(nèi)電容校準(zhǔn)電路包括第一電流源、第二電流源、第一開關(guān)、第二開關(guān)、可編程電容、比較器和數(shù)字電路，所述第一電流源通過所述第一開關(guān)和所述片外精準(zhǔn)電容連接在同一個(gè)輸入管腳 上；所述第二電流源通過所述第二開關(guān)和所述可編程電容相連；所述片外精準(zhǔn)電容通過輸 入管腳連接在所述比較器的正極性輸入端，所述可編程電容和所述比較器的負(fù)極性輸入端 相連；所述比較器的輸出端和所述數(shù)字電路相連，通過所述數(shù)字電路的控制對(duì)所述可編程 電容進(jìn)行調(diào)節(jié)。本發(fā)明提供的技術(shù)方案的有益效果是本發(fā)明提供了一種片上時(shí)鐘發(fā)生器電路，通過電阻校準(zhǔn)電路、電容校準(zhǔn)電路以及 片外高精度電阻、片外高精度電容的配合使用，完成片內(nèi)可編程電阻和可編程電容的校準(zhǔn)， 實(shí)現(xiàn)了高精度的片內(nèi)時(shí)鐘，降低了制造成本；并且本發(fā)明提供的片上時(shí)鐘發(fā)生器電路可廣 泛應(yīng)用于信號(hào)采樣電路和數(shù)字系統(tǒng)中的時(shí)鐘產(chǎn)生系統(tǒng)。


圖1為現(xiàn)有技術(shù)提供的晶體振蕩器的結(jié)構(gòu)框圖；圖2為現(xiàn)有技術(shù)提供的模擬鎖相環(huán)的結(jié)構(gòu)框圖；圖3為本發(fā)明提供的片上時(shí)鐘發(fā)生器電路圖；圖4為本發(fā)明提供的電阻校準(zhǔn)電路圖；圖5為本發(fā)明提供的電容校準(zhǔn)電路圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方 式作進(jìn)一步地詳細(xì)描述。為了提高校準(zhǔn)精度，降低制造成本，滿足實(shí)際應(yīng)用中的需要，本發(fā)明實(shí)施例提供了 一種片上時(shí)鐘發(fā)生器電路。參見圖3，本發(fā)明實(shí)施例提供的片上時(shí)鐘發(fā)生器電路由η級(jí)反相器串聯(lián)連接，第η 級(jí)反相器的輸出端分別和第一級(jí)反相器的輸入端、時(shí)鐘輸出端clkout相連，η = 2k+l, (k =1，2，3…)；每一級(jí)反相器包括非門、可編程電阻和可編程電容，非門的輸出端和可編程 電阻的一端相連，可編程電阻的另一端和可編程電容相連。本發(fā)明實(shí)施例提供的片上時(shí)鐘發(fā)生器電路中，每級(jí)反相器延時(shí)近似為τ =RC，總 延時(shí)為η τ，所以時(shí)鐘發(fā)生器輸出時(shí)鐘頻率為f = 1Λ2 π η τ )。但是，在半導(dǎo)體工藝中，電阻和電容的大小會(huì)隨著工藝變化而波動(dòng)，如果不對(duì) 電阻和電容進(jìn)行校正，會(huì)影響片上時(shí)鐘發(fā)生器電路輸出頻率的精度，例如電阻R值變 化士20 %，電容C值變化士 10 %，就會(huì)使得片上時(shí)鐘發(fā)生器電路輸出時(shí)鐘頻率變化可達(dá) 士30%左右，這樣會(huì)很大程度的影響片上時(shí)鐘發(fā)生器電路的精度，在實(shí)際應(yīng)用中一般不希 望時(shí)鐘信號(hào)有如此大的變化范圍，如果不進(jìn)行校準(zhǔn)則無法得到精度滿意的時(shí)鐘信號(hào)。為此，本發(fā)明實(shí)施例提供了電阻校準(zhǔn)電路和電容校準(zhǔn)電路，通過電阻校準(zhǔn)電路對(duì) 可編程電阻的電阻值進(jìn)行調(diào)節(jié)，通過電容校準(zhǔn)電路對(duì)可編程電容的電容值進(jìn)行調(diào)節(jié)。參見圖4，該電阻校準(zhǔn)電路包括片內(nèi)電阻校準(zhǔn)電路和片外精準(zhǔn)電阻，片外精準(zhǔn)電 阻和片內(nèi)電阻校準(zhǔn)電路的任意一個(gè)輸入管腳相連。
該片內(nèi)電阻校準(zhǔn)電路包括第一電流源、第二電流源、可編程電阻、比較器和數(shù)字 電路，第一電流源和片外精準(zhǔn)電阻連接在同一個(gè)輸入管腳上；第二電流源和可編程電阻相 連；片外精準(zhǔn)電阻通過輸入管腳連接在比較器的正極性輸入端，可編程電阻和比較器的負(fù) 極性輸入端相連；比較器的輸出端和數(shù)字電路相連，通過所述數(shù)字電路的控制對(duì)可編程電 阻進(jìn)行調(diào)節(jié)。其中，第一電流源和第二電流源為同樣的電流源。具體實(shí)現(xiàn)時(shí)，芯片上電后，通過第一電流源將電流輸入到片外精準(zhǔn)電阻Rext中， 通過第二電流源將相同的電流輸入到可編程電阻R中，片外精準(zhǔn)電阻Rext的電壓送入比 較器的正極性輸入端，可編程電阻R的電壓送入比較器的負(fù)極性輸入端，比較器會(huì)檢測(cè)出 比較器的正極性輸入端和比較器的負(fù)極性輸入端的電壓差別，當(dāng)比較器的正極性輸入端的 電壓大于比較器的負(fù)極性輸入端的電壓時(shí)，會(huì)輸出高判斷信號(hào)；當(dāng)比較器的正極性輸入端 的電壓小于比較器的負(fù)極性輸入端的電壓時(shí)，會(huì)輸出低判斷信號(hào)，數(shù)字電路根據(jù)比較器的 輸出調(diào)整可編程電阻的電阻值大小，最終使得可編程電阻的電阻值逼近片外精準(zhǔn)電阻Rext 的阻值。參見圖5，該電容校準(zhǔn)電路包括片內(nèi)電容校準(zhǔn)電路和片外精準(zhǔn)電容，片外精準(zhǔn)電 容和片內(nèi)電容校準(zhǔn)電路的任意一個(gè)輸入管腳相連。該片內(nèi)電容校準(zhǔn)電路包括第一電流源、第二電流源、第一開關(guān)、第二開關(guān)、可編程 電容、比較器、數(shù)字電路模塊，第一電流源通過第一開關(guān)和片外精準(zhǔn)電容連接在同一個(gè)輸入 管腳上；第二電流源通過第二開關(guān)和可編程電容相連；片外精準(zhǔn)電容通過輸入管腳連接在 比較器的正極性輸入端，可編程電容和比較器的負(fù)極性輸入端相連；比較器的輸出端和數(shù) 字電路相連，通過數(shù)字電路的控制對(duì)可編程電容進(jìn)行調(diào)節(jié)。其中，第一開關(guān)和第二開關(guān)為同樣的開關(guān)。具體實(shí)現(xiàn)時(shí)，芯片上電后，第一開關(guān)和第二開關(guān)同時(shí)閉合，通過第一電流源對(duì)片外 精準(zhǔn)電容Cext充電，通過第二電流源對(duì)可編程電容C充電，第一開關(guān)和第二開關(guān)同時(shí)斷開， 片外精準(zhǔn)電容Cext的電壓送入比較器的正極性輸入端，可編程電容C的電壓送入比較器的 負(fù)極性輸入端，比較器會(huì)檢測(cè)出比較器的正極性輸入端和比較器的負(fù)極性輸入端的電壓差 別，當(dāng)比較器的正極性輸入端的電壓大于比較器的負(fù)極性輸入端的電壓時(shí)，會(huì)輸出高判斷 信號(hào)；當(dāng)比較器的正極性輸入端的電壓小于比較器的負(fù)極性輸入端的電壓時(shí)，會(huì)輸出低判 斷信號(hào)，數(shù)字電路根據(jù)比較器的輸出調(diào)整可編程電容C的電容值大小，最終使得可編程電 容C的電容值逼近片外精準(zhǔn)電容Cext的電容值。經(jīng)過上述操作實(shí)現(xiàn)了對(duì)可編程電阻和可編程電容的校準(zhǔn)，通過將可編程電阻和可 編程電容的校準(zhǔn)控制字用在片上時(shí)鐘發(fā)生器電路中，片上時(shí)鐘發(fā)生器電路根據(jù)數(shù)字電路控 制調(diào)整可編程電阻R和可編程電容C的大小，進(jìn)一步地實(shí)現(xiàn)了對(duì)片上時(shí)鐘發(fā)生器電路的校 準(zhǔn)，使其可以提供精準(zhǔn)的時(shí)鐘，其中，校準(zhǔn)精度的精確度主要由比較器精度以及校準(zhǔn)控制字 位寬決定。為了進(jìn)一步地提高校準(zhǔn)精度，外部精準(zhǔn)電阻和外部精準(zhǔn)電容優(yōu)選為較高精度類 型器件，可以通過儀器等方式對(duì)器件的值進(jìn)行調(diào)節(jié)，滿足對(duì)精度的要求，校準(zhǔn)控制字選擇 IObit以上。為了進(jìn)一步地提高電阻和電容的校準(zhǔn)效果，可以在進(jìn)行電阻和電容校準(zhǔn)之前對(duì)比
5較器的失調(diào)電壓進(jìn)行校準(zhǔn)，具體可以采用現(xiàn)有技術(shù)中的通用校準(zhǔn)方式對(duì)比較器的失調(diào)電壓 進(jìn)行校準(zhǔn)。綜上所述，本發(fā)明實(shí)施例提供了一種片上時(shí)鐘發(fā)生器電路，通過片內(nèi)電阻校準(zhǔn)電 路、片內(nèi)電容校準(zhǔn)電路以及片外高精度電阻、片外高精度電容的配合使用，完成片內(nèi)電阻和 電容的校準(zhǔn)，實(shí)現(xiàn)了高精度的片內(nèi)時(shí)鐘，降低了制造成本；并且本發(fā)明實(shí)施例提供的片上時(shí) 鐘發(fā)生器電路可廣泛應(yīng)用于信號(hào)采樣電路和數(shù)字系統(tǒng)中的時(shí)鐘產(chǎn)生系統(tǒng)。本領(lǐng)域技術(shù)人員可以理解附圖只是一個(gè)優(yōu)選實(shí)施例的示意圖，上述本發(fā)明實(shí)施例 序號(hào)僅僅為了描述，不代表實(shí)施例的優(yōu)劣。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和 原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種片上時(shí)鐘發(fā)生器電路，其特征在于，所述片上時(shí)鐘發(fā)生器電路由η級(jí)反相器串 聯(lián)連接，第η級(jí)反相器的輸出端分別和第一級(jí)反相器的輸入端、時(shí)鐘輸出端相連，η = 2k+l， (k= 1，2，3…)；每一級(jí)反相器包括非門、可編程電阻和可編程電容，所述非門的輸出端和 所述可編程電阻的一端相連，所述可編程電阻的另一端和所述可編程電容相連，通過電阻 校準(zhǔn)電路對(duì)所述可編程電阻的電阻值進(jìn)行調(diào)節(jié)，通過電容校準(zhǔn)電路對(duì)所述可編程電容的電 容值進(jìn)行調(diào)節(jié)。
2.根據(jù)權(quán)利要求1所述的片上時(shí)鐘發(fā)生器電路，其特征在于，所述電阻校準(zhǔn)電路包括 片內(nèi)電阻校準(zhǔn)電路和片外精準(zhǔn)電阻，所述片外精準(zhǔn)電阻和所述片內(nèi)電阻校準(zhǔn)電路的任意一 個(gè)輸入管腳相連。
3.根據(jù)權(quán)利要求2所述的片上時(shí)鐘發(fā)生器電路，其特征在于，所述片內(nèi)電阻校準(zhǔn)電路 包括第一電流源、第二電流源、可編程電阻、比較器和數(shù)字電路，所述第一電流源和所述片外精準(zhǔn)電阻連接在同一個(gè)輸入管腳上；所述第二電流源和所 述可編程電阻相連；所述片外精準(zhǔn)電阻通過輸入管腳連接在所述比較器的正極性輸入端， 所述可編程電阻和所述比較器的負(fù)極性輸入端相連；所述比較器的輸出端和所述數(shù)字電路 相連，通過所述數(shù)字電路的控制對(duì)所述可編程電阻進(jìn)行調(diào)節(jié)。
4.根據(jù)權(quán)利要求1所述的片上時(shí)鐘發(fā)生器電路，其特征在于，所述電容校準(zhǔn)電路包括 片內(nèi)電容校準(zhǔn)電路和片外精準(zhǔn)電容，所述片外精準(zhǔn)電容和所述片內(nèi)電容校準(zhǔn)電路的任意一 個(gè)輸入管腳相連。
5.根據(jù)權(quán)利要求4所述的片上時(shí)鐘發(fā)生器電路，其特征在于，所述片內(nèi)電容校準(zhǔn)電路 包括第一電流源、第二電流源、第一開關(guān)、第二開關(guān)、可編程電容、比較器和數(shù)字電路，所述第一電流源通過所述第一開關(guān)和所述片外精準(zhǔn)電容連接在同一個(gè)輸入管腳上；所 述第二電流源通過所述第二開關(guān)和所述可編程電容相連；所述片外精準(zhǔn)電容通過輸入管腳 連接在所述比較器的正極性輸入端，所述可編程電容和所述比較器的負(fù)極性輸入端相連； 所述比較器的輸出端和所述數(shù)字電路相連，通過所述數(shù)字電路的控制對(duì)所述可編程電容進(jìn) 行調(diào)節(jié)。
全文摘要
本發(fā)明公開了一種片上時(shí)鐘發(fā)生器電路，涉及數(shù)模混合集成電路設(shè)計(jì)領(lǐng)域，片上時(shí)鐘發(fā)生器電路由n級(jí)反相器串聯(lián)連接，第n級(jí)反相器的輸出端分別和第一級(jí)反相器的輸入端、時(shí)鐘輸出端相連，n＝2k+1，(k＝1，2，3…)；每一級(jí)反相器包括非門、可編程電阻和可編程電容，非門的輸出端和可編程電阻的一端相連，可編程電阻的另一端和可編程電容相連，通過電阻校準(zhǔn)電路對(duì)可編程電阻的電阻值進(jìn)行調(diào)節(jié)，通過電容校準(zhǔn)電路對(duì)可編程電容的電容值進(jìn)行調(diào)節(jié)。通過電阻校準(zhǔn)電路、電容校準(zhǔn)電路以及片外高精度電阻、片外高精度電容的配合使用，完成可編程電阻和可編程電容的校準(zhǔn)，實(shí)現(xiàn)了高精度的片內(nèi)時(shí)鐘，降低了制造成本。
文檔編號(hào)H03K5/135GK102064804SQ20101054620
公開日2011年5月18日 申請(qǐng)日期2010年11月16日 優(yōu)先權(quán)日2010年11月16日
發(fā)明者孫燁輝, 高靜 申請(qǐng)人:天津大學(xué)