專利名稱：經(jīng)由背柵電荷轉(zhuǎn)移將數(shù)字集成電路從待命模式轉(zhuǎn)變到活動(dòng)模式的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及數(shù)字集成電路，且更具體地，涉及將諸如存儲(chǔ)電路的數(shù)字集成 電路從背柵偏置待命模式轉(zhuǎn)變到活動(dòng)模式。
背景技術(shù)：
當(dāng)將輸入電壓施加至柵極電壓時(shí)，互補(bǔ)金屬氧化物硅(CM0Q集成電路中所形成 的諸如η溝道場(chǎng)效應(yīng)晶體管(NFET)及ρ溝道場(chǎng)效應(yīng)晶體管(PFET)的晶體管操作。此柵極 電壓建立與在晶體管的源極與漏極之間的溝道垂直的電場(chǎng)。該溝道的電導(dǎo)由該電場(chǎng)控制。 若不施加?xùn)艠O電壓，則源極與漏極之間的路徑形成為兩個(gè)背靠背ρ-η結(jié)，且漏極電流是可 忽略的。當(dāng)將正電壓施加至該晶體管的柵極時(shí)，電子被吸引至該溝道。當(dāng)柵極電壓超過閾 值電平時(shí)，反轉(zhuǎn)層形成于該溝道中，以耦接源極與漏極。晶體管的閾值電壓電平取決于若干 變量(可控的及不可控的)。為了在不處于使用中時(shí)節(jié)省電力，CMOS晶體管通常轉(zhuǎn)變至待命模式，以減少其功 耗。晶體管從待命模式到活動(dòng)模式的快速切換(或喚醒)是處理效率的目標(biāo)。通常，實(shí)施 外部電力及高速充電電路以改善從待命模式到活動(dòng)模式的切換速度。

發(fā)明內(nèi)容
這里介紹一種用于將包括一個(gè)或多個(gè)η溝道晶體管及一個(gè)或多個(gè)ρ溝道晶體管的 數(shù)字電路(諸如，存儲(chǔ)電路)從背柵偏置待命模式快速且高效地切換到活動(dòng)模式的新方法。在一方面中，提供一種數(shù)字電路，其包括半導(dǎo)體襯底、至少一個(gè)η溝道晶體管、及 至少一個(gè)P溝道晶體管。所述至少一個(gè)η溝道晶體管具有至少部分地布置在該半導(dǎo)體襯底 中的至少一個(gè)P型井中的柵極、漏極及源極，且所述至少一個(gè)P溝道晶體管具有至少部分地 布置在該半導(dǎo)體襯底中的至少一個(gè)η型井中的柵極、漏極及源極。該數(shù)字電路還包括背柵 控制電路，其電耦接至所述至少一個(gè)P型井及所述至少一個(gè)η型井，以通過將電荷從所述至 少一個(gè)η型井分流至所述至少一個(gè)ρ型井而部分地促進(jìn)將所述至少一個(gè)η溝道晶體管及所 述至少一個(gè)ρ溝道晶體管從待命模式轉(zhuǎn)變到活動(dòng)模式。在另一方面中，提供一種將數(shù)字電路從背柵偏置待命模式轉(zhuǎn)變到活動(dòng)模式的方 法。該方法包括在該數(shù)字電路的半導(dǎo)體襯底中將電荷從至少一個(gè)η型井分流至至少一個(gè) P型井，該數(shù)字電路包括具有至少部分地布置在所述至少一個(gè)η型井內(nèi)的柵極、漏極及源極 的至少一個(gè)P溝道晶體管、具有至少部分地布置在所述至少一個(gè)P型井內(nèi)的柵極、漏極及源 極的至少一個(gè)η溝道晶體管；監(jiān)測(cè)所述至少一個(gè)η型井及所述至少一個(gè)ρ型井中的至少一 個(gè)井的井電壓；及當(dāng)所監(jiān)測(cè)的井電壓達(dá)到指示所述至少一個(gè)P溝道晶體管或所述至少一個(gè) η溝道晶體管從背柵偏置待命模式到活動(dòng)模式的轉(zhuǎn)變的定義的閾值電壓時(shí)，停止電荷從所 述至少一個(gè)η型井到所述至少一個(gè)ρ型井的分流。在又一方面中，提供一種制造數(shù)字電路的方法，該方法包括獲得半導(dǎo)體襯底；將至少一個(gè)P型井布置在該半導(dǎo)體襯底中，且將至少一個(gè)η型井布置在該半導(dǎo)體襯底中；提供 具有至少部分地布置在所述至少一個(gè)P型井中的柵極、漏極及源極的至少一個(gè)η溝道晶體 管，且提供具有至少部分地布置在所述至少一個(gè)η型井中的柵極、漏極及源極的至少一個(gè)P 溝道晶體管；及提供背柵控制電路，其電耦接至所述至少一個(gè)P型井及所述至少一個(gè)η型 井，以通過將電荷從所述至少一個(gè)η型井分流至所述至少一個(gè)ρ型井而促進(jìn)所述至少一個(gè) η溝道晶體管及所述至少一個(gè)ρ溝道晶體管從待命模式到活動(dòng)模式的轉(zhuǎn)變。另外，通過本發(fā)明的技術(shù)來實(shí)現(xiàn)額外的特征及優(yōu)勢(shì)。本發(fā)明的其他實(shí)施例及方面 在這里詳細(xì)描述且被視為所主張的本發(fā)明的一部分。


被視作本發(fā)明的主題在本說明書所附的權(quán)利要求中被特別指出及清楚地主張。本 發(fā)明的上述及其他目標(biāo)、特征及優(yōu)勢(shì)從結(jié)合附圖的以下詳細(xì)描述而顯而易見。圖IA是根據(jù)本發(fā)明的一方面的、包括要經(jīng)受從待命模式到活動(dòng)模式的轉(zhuǎn)變的一 個(gè)或多個(gè)η溝道晶體管及一個(gè)或多個(gè)P溝道晶體管的數(shù)字電路的一個(gè)實(shí)施例的部分截面正 視圖；圖IB是根據(jù)本發(fā)明的一方面的、圖IA的η溝道場(chǎng)效應(yīng)晶體管(NFET)的示意描 繪；圖IC是根據(jù)本發(fā)明的一方面的、圖IA的ρ溝道場(chǎng)效應(yīng)晶體管(PFET)的示意描 繪；圖2是數(shù)字集成電路芯片的一個(gè)實(shí)施例的示意圖，其具有用于使用外部電源來控 制該數(shù)字集成電路內(nèi)的背柵電壓的背柵控制電路；圖3Α是根據(jù)本發(fā)明的一方面的、圖IA的數(shù)字電路的截面正視圖，其說明作為能夠 保持電荷的背柵電容器的晶體管至背柵體的視圖；圖;3Β是根據(jù)本發(fā)明的一方面的圖3Α的NFET至背柵體電容器的示意描繪；圖3C是根據(jù)本發(fā)明的一方面的圖3Α的PFET至背柵體電容器的示意描繪；圖4Α是數(shù)字電路及用于促進(jìn)該數(shù)字電路的晶體管從待命模式到活動(dòng)模式的轉(zhuǎn)變 的背柵控制電路的一個(gè)實(shí)施例的示意圖；圖4Β是圖4Α的數(shù)字電路及背柵控制電路實(shí)施例的更詳細(xì)描繪，其中，使用在該數(shù) 字電路外部的電源以提供快速背柵電壓轉(zhuǎn)變所需的大電流(在一個(gè)實(shí)施例中)，以達(dá)成從 待命模式到活動(dòng)模式的快速數(shù)字電路轉(zhuǎn)變；圖5是根據(jù)本發(fā)明的一方面的、具有背柵控制電路的數(shù)字電路的替代實(shí)施例的示 意圖；圖6是根據(jù)本發(fā)明的一方面的、具有背柵控制電路的數(shù)字電路的更詳細(xì)的實(shí)施 例；圖7是根據(jù)本發(fā)明的一方面的、用于將數(shù)字電路的晶體管從背柵偏置待命模式轉(zhuǎn) 變到活動(dòng)模式的處理的一個(gè)實(shí)施例的流程圖；以及圖8是根據(jù)本發(fā)明的一方面的、使用與圖5至圖7中所描繪的背柵電荷轉(zhuǎn)移方法 進(jìn)行比較的圖4Α及圖4Β的外部供電轉(zhuǎn)變方法、從待命模式到活動(dòng)模式的轉(zhuǎn)變時(shí)間的曲線 圖。
具體實(shí)施例方式在本發(fā)明的以下詳細(xì)描述中，參考附圖，所述附圖形成本文的一部分且在所述附 圖中僅以說明方式展示本發(fā)明的特定實(shí)施例。在附圖中，相似的標(biāo)號(hào)遍及若干視圖而描述 基本類似的組件。足夠詳細(xì)地說明這些實(shí)施例以使得本領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。 在不違背本發(fā)明的范疇的情況下，可利用其他實(shí)施例且可進(jìn)行結(jié)構(gòu)、邏輯及電改變。本發(fā)明大體上涉及用于提高例如包括互補(bǔ)金屬氧化物硅(CM0Q晶體管的存儲(chǔ)電 路從待命模式到活動(dòng)模式的切換速度的電路及方法。如這里所使用的，“活動(dòng)模式”意味著 為了最大及標(biāo)稱性能而控制電路狀況。在無背柵偏置的情況下給出標(biāo)稱電源電壓，且時(shí)鐘 速度接近于最大規(guī)格。在活動(dòng)模式中，在無背柵偏置的情況下，將η井維持在電源電壓，且 將P井維持在接地電壓?！按Ｊ健被颉靶菝吣Ｊ健币馕吨鵀榱嗽诮档陀?jì)算性能的情況下 的較低功耗而改變電路狀況。存在不同等級(jí)的待命模式，包括淺待命及深待命。在施加背 柵偏置的情況下，可實(shí)現(xiàn)比標(biāo)稱電源更低。背柵偏置是一種較低功率操作技術(shù)。在待命模 式中，時(shí)鐘速度比最大規(guī)格低，且可接近于零，或自身為零。對(duì)于背柵偏置，η井電壓比電源 電壓高，且P井電壓比接地電壓低。“背柵偏置待命模式，，意味著使用背柵電壓控制而具有 降低的泄漏功耗和時(shí)鐘速度(及性能)的模式。電源電壓可與活動(dòng)模式中的電源電壓相同 或比其低，且施加背柵電壓。時(shí)鐘速度較低，如同泄漏電流及性能一樣。可將背柵偏置待命 模式(或背柵偏置休眠模式)視作淺待命模式，使得可快速達(dá)成該模式?？赏ㄟ^使該域中 的所有數(shù)字電路斷電而獲得較深的待命模式。這將是一種用于節(jié)省電力的極端技術(shù)，且將 導(dǎo)致用以喚醒數(shù)字電路的較長(zhǎng)時(shí)間。傳統(tǒng)上，CMOS數(shù)字電路(例如，經(jīng)由三井CMOS工藝所制造的)包括η溝道場(chǎng)效應(yīng)晶 體管(NFET)及ρ溝道場(chǎng)效應(yīng)晶體管(PFET)，其中任一個(gè)可在使用背柵偏置的塊體(bulk) CMOS數(shù)字電路中被置在待命模式或休眠模式中。背柵指其中形成有NFET (或ρ溝道場(chǎng)效應(yīng) 晶體管(PFET))的ρ型井(或η型井)。CMOS數(shù)字電路從背柵偏置待命模式到活動(dòng)模式的 快速轉(zhuǎn)變是顯著問題。如下文進(jìn)一步描述的，在一個(gè)方法中，可實(shí)施高速電荷轉(zhuǎn)移電路，以 提高從待命模式到活動(dòng)模式的轉(zhuǎn)變速度。圖IA至圖IC描繪了根據(jù)本發(fā)明的一方面的、要經(jīng)受從待命模式到活動(dòng)模式的轉(zhuǎn) 變的概括地被表示為100的數(shù)字集成電路的一個(gè)示例。總體上參看附圖，數(shù)字電路100包 括半導(dǎo)體襯底110，其中，P型井(或ρ井)及η型井(或η井)從半導(dǎo)體襯底110的表面 111形成于其中。如所說明的，P型井120容納一個(gè)或多個(gè)η溝道晶體管125，其各自包括 源極126、漏極127及柵極堆(gate stack) 128。另外，背柵體觸點(diǎn)1 形成于ρ井120中， 以促進(jìn)至該背柵體的電接觸。類似地，η型井130容納一個(gè)或多個(gè)ρ溝道晶體管135，其各 自包括至少部分地布置在該η型井內(nèi)的源極136、漏極137及柵極138。另外，經(jīng)由背柵體 觸點(diǎn)139進(jìn)行至η井130的電接觸。圖IB及圖IC示意地說明圖IA的晶體管結(jié)構(gòu)。圖2說明一種用于將數(shù)字集成電路從待命模式轉(zhuǎn)變到活動(dòng)模式的方法。在圖2中， 數(shù)字電路210駐留在集成電路芯片200內(nèi)，且包括一個(gè)或多個(gè)晶體管220。在一個(gè)實(shí)施例中， 晶體管220包括多個(gè)η溝道晶體管，所述多個(gè)η溝道晶體管被配置為實(shí)施例如存儲(chǔ)電路，如 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。數(shù)字電路210電連接在電路電源VDDdit與接地GNDdit之間。 背柵控制電路230被提供在集成電路芯片200內(nèi)，以用于監(jiān)測(cè)及控制數(shù)字電路210的ρ井及η井內(nèi)的背柵電壓。背柵控制電路230操作以調(diào)整井內(nèi)的電壓電平，例如，調(diào)整晶體管的功耗(及器件 速度)，且因此，調(diào)整數(shù)字電路的功耗。當(dāng)背柵控制電路230將非?？焖俚馗淖儽硸烹妷簳r(shí)， 可使用來自集成電路芯片200外部的源的大電流。此大電流(在一個(gè)示例中)由外部電源 電路240供應(yīng)，該外部電源電路240包括背柵電源250，該背柵電源250包括背柵電壓供應(yīng) VDDk及背柵接地GNDBe。電源250經(jīng)由適當(dāng)布線251、252電耦接至背柵控制電路230。由 于從外部電源電路240轉(zhuǎn)移至背柵控制電路230且隨后至背柵體的電荷的大小，布線251 及252內(nèi)的布線寄生效應(yīng)可使電力轉(zhuǎn)移受限，因此限制數(shù)字電路210從例如待命模式到活 動(dòng)模式的轉(zhuǎn)變速度?？蓪雽?dǎo)體襯底內(nèi)的背柵體(即，ρ型井及η型井)視作與晶體管一起形成背柵電 容器。例如，共同地參看圖3Α至圖3C，電容器300形成于ρ井120與NFET 125的NFET源 極126之間，電容器301形成于NFET漏極127與ρ井120之間，且電容器302形成于NFET 柵極1 與ρ井120之間。這些背柵電容器在圖:3B中被示意地說明為獨(dú)立電容器，但也可 以在數(shù)字電路級(jí)別上被視作單個(gè)集總電容。類似地，電容器310形成于η井130與PFET源 極136之間，電容器311存在于n井130與PFET漏極137之間，且電容器312駐留在n井 130與數(shù)字電路100的PFET 135的PFET柵極138之間。在一個(gè)實(shí)施例中，數(shù)字電路100包 括分別布置在半導(dǎo)體襯底110內(nèi)的一個(gè)或多個(gè)ρ井及η井中的多個(gè)NFET及多個(gè)PFET。如 上文所注，至P井120的電連接經(jīng)由NFET背柵體觸點(diǎn)129，且至η井130的電連接經(jīng)由PFET 背柵體連接139。在圖4Α及圖4Β中，說明數(shù)字電路400。數(shù)字電路400包括多個(gè)PFET及NFET晶體 管410，所述多個(gè)PFET及NFET晶體管410可包括一個(gè)或多個(gè)η溝道晶體管及一個(gè)或多個(gè) P溝道晶體管。包括PFET背柵控制及NFET背柵控制的背柵控制電路420耦接至每個(gè)背柵 體，即，耦接至其中形成有η溝道晶體管及ρ溝道晶體管的ρ井及η井(如上文所描述的)。 背柵控制電路420耦接在電源421與接地422之間。在圖4Β的更詳細(xì)的實(shí)施例中，將數(shù)字電路400的晶體管描繪為將要從待命轉(zhuǎn)變到 活動(dòng)模式等級(jí)的背柵電容。背柵控制電路420控制轉(zhuǎn)變過程。為了達(dá)成數(shù)字電路的快速背 柵轉(zhuǎn)變，可瞬間(即，在納秒量級(jí)的極短時(shí)段中)需要來自外部電源電路440的大電流(例 如，1至IOamp)，該外部電源電路440包括電源450及將該電源耦接至背柵控制電路420的 布線451、452。如上文所注，布線451、452內(nèi)的寄生效應(yīng)可產(chǎn)生瓶頸，其限制經(jīng)由電力線供 應(yīng)至背柵控制電路420以用于轉(zhuǎn)變數(shù)字電路的背柵電壓的浪涌電流(surge current)的 量。提供解耦電容器及較寬電力線可用以減輕這些寄生效應(yīng)，但在用以將電荷從外部電源 轉(zhuǎn)移至數(shù)字電路中的布線中仍繼續(xù)存在瓶頸。圖5說明一種用以將數(shù)字電路從待命模式轉(zhuǎn)變到活動(dòng)模式的替代方法。根據(jù)此方 法，NFET及PFET均用在數(shù)字電路內(nèi)，且同時(shí)從背柵偏置待命模式轉(zhuǎn)變到活動(dòng)模式。這可通 過在從待命模式到活動(dòng)模式的轉(zhuǎn)變期間在η井中使用PFET背柵電荷以提高NFET背柵電壓 而達(dá)成，且在該轉(zhuǎn)變期間采用NFET背柵電荷以降低PFET背柵電壓。因此，轉(zhuǎn)變?cè)诖藢?shí)施例 中在無需任何外部電源的情況下發(fā)生，其造成較快轉(zhuǎn)變。注意，對(duì)于本發(fā)明的實(shí)施，NFET的 數(shù)目與PFET的數(shù)目之間的一一對(duì)應(yīng)并非必要，且僅為一示例。假設(shè)η井或PFET背柵經(jīng)由 背柵控制電路而電連接，且假設(shè)P井或NFET背柵經(jīng)由背柵控制電路而電連接。結(jié)果，n井及P井可各自被共同地視作大電容(如上文所解釋的)。圖5說明包括一個(gè)或多個(gè)η溝道晶體管及一個(gè)或多個(gè)P溝道晶體管的數(shù)字電路 500、及背柵控制電路520。另外，描繪了分流開關(guān)510，其用于在從待命模式到活動(dòng)模式的 切換期間選擇性地將電荷從P溝道晶體管的η井分流至η溝道晶體管的P井。作為特定示 例，在背柵偏置待命模式中，η型井可處于1. 5伏特，且ρ型井可處于-0. 5伏特。因此，為 了從背柵偏置待命模式轉(zhuǎn)變到活動(dòng)模式，電荷從η井轉(zhuǎn)移至ρ井，直至例如η井處于1. 0伏 特且P井處于0伏特為止，其使ρ溝道晶體管及η溝道晶體管均返回到活動(dòng)模式。圖6說明包括數(shù)字電路600及背柵控制電路620的集成電路的更詳細(xì)的實(shí)施例。 在此實(shí)施例中，再次提供分流開關(guān)610，其用于在數(shù)字電路從背柵偏置待命模式到活動(dòng)模式 的轉(zhuǎn)變期間選擇性地將電荷從例如η井分流至ρ井，所述η井及ρ井分別與數(shù)字電路的一 個(gè)或多個(gè)P溝道晶體管及一個(gè)或多個(gè)η溝道晶體管相關(guān)聯(lián)。在一個(gè)示例中，數(shù)字電路600 包括存儲(chǔ)電路，該存儲(chǔ)電路具有布置在一個(gè)或多個(gè)P井中的多個(gè)η溝道晶體管及布置在一 個(gè)或多個(gè)η井中的多個(gè)ρ溝道晶體管。如上文所描述，ρ井通過背柵控制電路而電互連，且 η井通過背柵控制電路而電互連，使得各自可被視作單個(gè)大電容。還提供第一控制開關(guān)611 及第二控制開關(guān)612，其將各個(gè)背柵控制電路620電連接至ρ井及η井。在一個(gè)實(shí)施例中， 背柵控制電路包括一個(gè)或多個(gè)PFET背柵控制器及一個(gè)或多個(gè)NFET背柵控制器。還說明了 外部電源640，其包括電源650及將電源650連接至背柵控制電路620的布線651、652。當(dāng) 第一控制開關(guān)611及第二控制開關(guān)612閉合時(shí)，背柵控制電路620使用例如外部電源640 對(duì)背柵體提供精細(xì)等級(jí)的電壓控制。例如，當(dāng)將數(shù)字電路600置于背柵偏置待命模式或休眠模式中時(shí)，也可使用外部 電源640。然而，如圖7中所說明的，根據(jù)本發(fā)明的一方面，當(dāng)從背柵偏置待命模式轉(zhuǎn)變到活 動(dòng)模式時(shí)，不使用外部電源。參看圖7，在一個(gè)實(shí)施例中，到活動(dòng)模式的數(shù)字電路轉(zhuǎn)變通過斷開背柵控制電路的 控制開關(guān)(圖6的611、612)而開始(700)，藉此切斷外部電源，且閉合分流開關(guān)(圖6的 610)，這使得電荷在數(shù)字電路內(nèi)從η井轉(zhuǎn)移至ρ井。背柵控制電路監(jiān)測(cè)η井電壓及/或ρ 井電壓(720)，且判定是否已達(dá)到閾值電壓(730)。若為“否”，則背柵控制電路繼續(xù)監(jiān)測(cè)背 柵電壓電平。一旦一個(gè)或多個(gè)井電壓達(dá)到預(yù)定義閾值電壓電平，則背柵控制電路斷開分流 開關(guān)且閉合控制器開關(guān)，從而使背柵控制電路能夠再次直接控制對(duì)背柵的電力供應(yīng)，這完 成數(shù)字電路的晶體管到活動(dòng)模式操作的轉(zhuǎn)變(750)。如上文所注，作為一個(gè)示例，在待命模式中，η井可處于1.5電壓電平，且ρ井可處 于-0.5電壓電平。因此，通過經(jīng)由分流開關(guān)將電荷從η井分流至ρ井，直至例如η井達(dá)到 1. 0伏特的閾值電壓電平且/或ρ井達(dá)到0. 0伏特的閾值電壓電平為止，來達(dá)成喚醒。圖8是對(duì)外部供電喚醒方法與使用諸如這里所描述的背柵電荷轉(zhuǎn)移的喚醒方法 進(jìn)行比較的曲線圖。如所說明的，使用背柵電荷轉(zhuǎn)移，η井及ρ井在使用外部供電喚醒方法 轉(zhuǎn)變背柵所需的時(shí)間的大約1/20中達(dá)到期望閾值電平，其中電流反沖(kiclcback)及電源 電阻限制電壓轉(zhuǎn)變的速度。另外，使用外部電源實(shí)行該轉(zhuǎn)變可由于反沖而造成局部電壓彈 跳，這可有損于存儲(chǔ)器完整性且損害具有電壓尖峰(voltage spike)的器件。這里所描述 的背柵電荷轉(zhuǎn)移方法有利地消除這些問題。盡管這里已經(jīng)詳細(xì)地描繪及描述了優(yōu)選實(shí)施例，但本領(lǐng)域的技術(shù)人員將顯而易見，可在不違背本發(fā)明的精神的情況下進(jìn)行各種修改、添加、取代等，且因此，將這些修改、 添加、取代等視作在如以下權(quán)利要求書中所定義的本發(fā)明的范疇內(nèi)。
權(quán)利要求
1.一種數(shù)字電路，其包括半導(dǎo)體襯底；至少一個(gè)η溝道晶體管，其具有至少部分地布置在所述半導(dǎo)體襯底中的至少一個(gè)ρ型 井中的柵極、漏極及源極；至少一個(gè)P溝道晶體管，其具有至少部分地布置在所述半導(dǎo)體襯底中的至少一個(gè)η型 井中的柵極、漏極及源極；以及背柵控制電路，其電耦接至所述至少一個(gè)P型井及所述至少一個(gè)η型井，以通過將電荷 從所述至少一個(gè)η型井分流至所述至少一個(gè)ρ型井而促進(jìn)將所述至少一個(gè)η溝道晶體管及 所述至少一個(gè)P溝道晶體管從待命模式轉(zhuǎn)變到活動(dòng)模式。
2.如權(quán)利要求1所述的數(shù)字電路，其中，所述背柵控制電路在不將電荷從所述至少一 個(gè)η型井排出至所述數(shù)字電路外部的電荷吸收器的情況下，且在不從所述數(shù)字電路外部的 電荷源增加所述至少一個(gè)P型井中的電荷的情況下，同時(shí)將所述至少一個(gè)η溝道晶體管及 所述至少一個(gè)P溝道晶體管從待命模式轉(zhuǎn)變到活動(dòng)模式。
3.如權(quán)利要求1所述的數(shù)字電路，其中，所述背柵控制電路還包括至少一個(gè)電壓傳感 器，所述至少一個(gè)電壓傳感器耦接至所述至少一個(gè)P型井及所述至少一個(gè)η型井中的至少 一個(gè)井，以用于監(jiān)測(cè)其井電壓，并且其中，當(dāng)所述井電壓達(dá)到指示所述至少一個(gè)η溝道晶體 管或所述至少一個(gè)P溝道晶體管中的至少一個(gè)已轉(zhuǎn)變到活動(dòng)模式的閾值電壓時(shí)，所述背柵 控制電路停止將電荷從所述至少一個(gè)η型井分流至所述至少一個(gè)P型井。
4.如權(quán)利要求3所述的數(shù)字電路，其中，正被監(jiān)測(cè)的所述井電壓是所述至少一個(gè)η型井 的井電壓，且所述閾值電壓指示所述至少一個(gè)P溝道晶體管到活動(dòng)模式的轉(zhuǎn)變，并且其中， 當(dāng)所述至少一個(gè)η型井的井電壓降低至所述閾值電壓時(shí)，所述背柵控制電路停止電荷從所 述至少一個(gè)η型井到所述至少一個(gè)ρ型井的分流，或者，其中，正被監(jiān)測(cè)的所述井電壓是所述至少一個(gè)P型井的井電壓，且所述閾值電壓 指示所述至少一個(gè)η溝道晶體管到活動(dòng)模式的轉(zhuǎn)變，并且其中，當(dāng)所述至少一個(gè)P型井的井 電壓升高至所述閾值電壓時(shí)，所述背柵控制電路停止電荷從所述至少一個(gè)η型井到所述至 少一個(gè)P型井的分流。
5.如權(quán)利要求1所述的數(shù)字電路，其還包括分流開關(guān)，所述分流開關(guān)電連接在所述至 少一個(gè)η型井與所述至少一個(gè)ρ型井之間，所述背柵控制電路耦接至所述分流開關(guān)，以用 于在促進(jìn)所述至少一個(gè)η溝道晶體管及所述至少一個(gè)P溝道晶體管從待命模式到活動(dòng)模 式的轉(zhuǎn)變時(shí)閉合所述分流開關(guān)，從而導(dǎo)致電荷從所述至少一個(gè)η型井到所述至少一個(gè)ρ型 井的分流；以及在所述至少一個(gè)η型井或所述至少一個(gè)ρ型井的井電壓達(dá)到指示所述至少 一個(gè)P溝道晶體管或所述至少一個(gè)η溝道晶體管到活動(dòng)模式的轉(zhuǎn)變的閾值電壓時(shí)，斷開所 述分流開關(guān)。
6.如權(quán)利要求1所述的數(shù)字電路，其中，所述數(shù)字電路還包括至少部分地布置在所述 半導(dǎo)體襯底中的多個(gè)P型井中的多個(gè)η溝道晶體管、以及至少部分地布置在所述半導(dǎo)體襯 底中的多個(gè)η型井中的多個(gè)P溝道晶體管，其中，所述背柵控制電路電連接至所述多個(gè)P型 井且電連接至所述多個(gè)η型井，并且其中，所述背柵控制電路在未將所述多個(gè)P型井或所述 多個(gè)η型井耦接至外部電源的情況下，通過將電荷從所述多個(gè)η型井分流至所述多個(gè)ρ型 井而促進(jìn)所述多個(gè)η溝道晶體管及所述多個(gè)P溝道晶體管從待命模式到活動(dòng)模式的同時(shí)轉(zhuǎn)變，并且其中，所述待命模式是所述數(shù)字電路的背柵偏置待命模式，且使用存儲(chǔ)在所述數(shù)字 電路內(nèi)的電荷來實(shí)現(xiàn)到活動(dòng)模式的轉(zhuǎn)變。
7.一種將數(shù)字電路的晶體管從背柵偏置待命模式轉(zhuǎn)變到活動(dòng)模式的方法，所述方法包括在所述數(shù)字電路的半導(dǎo)體襯底中，將電荷從至少一個(gè)η型井分流至至少一個(gè)P型井，所 述數(shù)字電路包括具有至少部分地布置在所述至少一個(gè)η型井內(nèi)的柵極、漏極及源極的至少 一個(gè)P溝道晶體管、以及具有至少部分地布置在所述至少一個(gè)P型井內(nèi)的柵極、漏極及源極 的至少一個(gè)η溝道晶體管；監(jiān)測(cè)所述至少一個(gè)η型井及所述至少一個(gè)ρ型井中的至少一個(gè)井的井電壓；以及當(dāng)所監(jiān)測(cè)的井電壓達(dá)到指示所述至少一個(gè)P溝道晶體管或所述至少一個(gè)η溝道晶體管 到活動(dòng)模式的轉(zhuǎn)變的定義的閾值電壓時(shí)，停止電荷從所述至少一個(gè)η型井到所述至少一個(gè) P型井的分流。
8.如權(quán)利要求7所述的方法，其還包括使用所述數(shù)字電路內(nèi)的背柵控制電路來控制 所述分流、監(jiān)測(cè)及停止，其中，所述背柵控制電路在所述至少一個(gè)η型井未被耦接以將電荷 排出到所述數(shù)字電路外部的電荷吸收器、或者所述至少一個(gè)P型井未被耦接以從所述數(shù)字 電路外部的電荷源接收電荷的情況下，同時(shí)將所述至少一個(gè)P溝道晶體管及所述至少一個(gè) η溝道晶體管從背柵偏置待命模式轉(zhuǎn)變到活動(dòng)模式。
9.如權(quán)利要求7所述的方法，還包括在將電荷從所述至少一個(gè)η型井分流到所述至 少一個(gè)ρ型井之前，斷開至少一個(gè)控制開關(guān)，以使所述至少一個(gè)η型井或所述至少一個(gè)ρ 型井與所述數(shù)字電路外部的電荷源解耦，并且，一旦所述井電壓已達(dá)到指示所述至少一個(gè)P 溝道晶體管或所述至少一個(gè)η溝道晶體管從背柵偏置待命模式到活動(dòng)模式的轉(zhuǎn)變的所定 義的閾值電壓，就閉合所述至少一個(gè)控制開關(guān)。
10.如權(quán)利要求7所述的方法，其中，所述監(jiān)測(cè)包括使用耦接至所述至少一個(gè)井的至少 一個(gè)電壓傳感器，以用于監(jiān)測(cè)其井電壓，并且其中，正被監(jiān)測(cè)的所述井電壓是所述至少一個(gè) η型井的井電壓，且所述閾值電壓指示所述至少一個(gè)ρ溝道晶體管到活動(dòng)模式的轉(zhuǎn)變，所述 停止包括當(dāng)所述至少一個(gè)η型井的井電壓降低至所述閾值電壓時(shí)，停止電荷從所述至少 一個(gè)η型井到所述至少一個(gè)ρ型井的分流，或者，其中，所述監(jiān)測(cè)包括使用耦接至所述至少一個(gè)井的至少一個(gè)電壓傳感器，并且其 中，正被監(jiān)測(cè)的所述井電壓是所述至少一個(gè)P型井的井電壓，且所述閾值電壓指示所述至 少一個(gè)η溝道晶體管到活動(dòng)模式的轉(zhuǎn)變，且所述停止包括當(dāng)所述至少一個(gè)ρ型井的井電壓 升高至所述閾值電壓時(shí)，停止電荷從所述至少一個(gè)η型井到所述至少一個(gè)ρ型井的分流。
11.如權(quán)利要求7所述的方法，其還包括使用所述數(shù)字電路內(nèi)的背柵控制電路來控制 所述分流、監(jiān)測(cè)及停止，所述背柵控制電路控制電連接在所述至少一個(gè)η型井與所述至少 一個(gè)P型井之間的分流開關(guān)，且所述分流包括閉合所述分流開關(guān)以將電荷從所述至少一個(gè) η型井分流至所述至少一個(gè)ρ型井，且所述停止包括當(dāng)所述至少一個(gè)井的井電壓達(dá)到指示 所述至少一個(gè)P溝道晶體管或所述至少一個(gè)η溝道晶體管到活動(dòng)模式的轉(zhuǎn)變的所述閾值電 壓時(shí)，斷開所述分流開關(guān)。
12.如權(quán)利要求7所述的方法，其中，所述數(shù)字電路包括至少部分地布置在所述半導(dǎo)體 襯底中的多個(gè)P型井中的多個(gè)η溝道晶體管、以及至少部分地布置在所述半導(dǎo)體襯底中的多個(gè)η型井中的多個(gè)P溝道晶體管，并且其中，所述分流包括將電荷從所述多個(gè)η型井分 流至所述多個(gè)P型井，以在無需將所述多個(gè)η型井或所述多個(gè)ρ型井耦接至電源的情況下， 同時(shí)將所述多個(gè)P溝道晶體管及所述多個(gè)η溝道晶體管從待命模式轉(zhuǎn)變到活動(dòng)模式，其中， 使用存儲(chǔ)在所述數(shù)字電路內(nèi)的電荷來實(shí)現(xiàn)到活動(dòng)模式的轉(zhuǎn)變。
13.—種制造數(shù)字電路的方法，所述方法包括獲得半導(dǎo)體襯底；將至少一個(gè)P型井布置在所述半導(dǎo)體襯底中，且將至少一個(gè)η型井布置在所述半導(dǎo)體 襯底中；提供具有至少部分地布置在所述至少一個(gè)P型井中的柵極、漏極及源極的至少一個(gè)η 溝道晶體管，且提供具有至少部分地布置在所述至少一個(gè)η型井中的柵極、漏極及源極的 至少一個(gè)P溝道晶體管；以及提供背柵控制電路，其電耦接至所述至少一個(gè)P型井及所述至少一個(gè)η型井，以通過將 電荷從所述至少一個(gè)η型井分流至所述至少一個(gè)ρ型井而促進(jìn)所述至少一個(gè)η溝道晶體管 及所述至少一個(gè)P溝道晶體管從待命模式至活動(dòng)模式的轉(zhuǎn)變。
14.如權(quán)利要求13所述的方法，其中，所述至少一個(gè)背柵控制電路被配置為在不將電 荷從所述至少一個(gè)η型井排出至所述數(shù)字電路外部的電荷吸收器的情況下、且在不從所述 數(shù)字電路外部的電荷源增加所述至少一個(gè)P型井中的電荷的情況下，同時(shí)將所述至少一個(gè) η溝道晶體管及所述至少一個(gè)ρ溝道晶體管從背柵偏置待命模式轉(zhuǎn)變到活動(dòng)模式。
15.如權(quán)利要求13所述的方法，其中，提供所述背柵控制電路還包括提供至少一個(gè)電 壓傳感器，所述至少一個(gè)電壓傳感器耦接至所述至少一個(gè)P型井及所述至少一個(gè)η型井中 的至少一個(gè)井，以用于監(jiān)測(cè)其井電壓，并且其中，所述背柵控制電路被配置為在所述井電壓 達(dá)到指示所述至少一個(gè)η溝道晶體管或所述至少一個(gè)ρ溝道晶體管中的至少一個(gè)已轉(zhuǎn)變到 活動(dòng)模式的閾值電壓時(shí)，停止電荷從所述至少一個(gè)η型井到所述至少一個(gè)ρ型井的分流。
全文摘要
本發(fā)明提供用于促進(jìn)數(shù)字電路(500)從背柵偏置待命模式到活動(dòng)模式的轉(zhuǎn)變的電路及方法。該數(shù)字電路(500)包括半導(dǎo)體襯底、至少部分地布置在該半導(dǎo)體襯底中的一個(gè)或多個(gè)p型井中的多個(gè)n溝道晶體管、至少部分地布置在該半導(dǎo)體襯底中的一個(gè)或多個(gè)n型井中的多個(gè)p溝道晶體管、及背柵控制電路(520)。該背柵控制電路(520)電耦接至p型井及n型井，以通過將電荷從n型井自動(dòng)分流(510)至p型井直至達(dá)到指示所述晶體管從背柵偏置待命模式到活動(dòng)模式的完全轉(zhuǎn)變的井電壓閾值為止，來促進(jìn)所述多個(gè)n溝道晶體管及所述多個(gè)p溝道晶體管從背柵偏置待命模式到活動(dòng)模式的轉(zhuǎn)變。
文檔編號(hào)H03K19/00GK102150367SQ200980134834
公開日2011年8月10日 申請(qǐng)日期2009年8月26日 優(yōu)先權(quán)日2008年9月8日
發(fā)明者趙忠衍, 金大益, 金文柱, 金鐘海 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司