專利名稱：具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種鎖相環(huán)(phase locked loop，PLL)，尤其有關(guān)于一種具有校準(zhǔn) 電路的鎖相環(huán)。
背景技術(shù)：
因?yàn)檩^寬的環(huán)路帶寬會增加相位噪聲以及量化誤差，所以對于Δ Σ頻率調(diào)制器 而言，分?jǐn)?shù)N型(fractional-N)鎖相環(huán)的精確環(huán)路帶寬校準(zhǔn)十分重要。而另一方面，較窄 的環(huán)路帶寬又會限制調(diào)制消息(messages)且增加相位誤差。

發(fā)明內(nèi)容
為了降低噪聲與誤差而獲得精確的環(huán)路帶寬，本發(fā)明提供一種具有環(huán)路帶寬校準(zhǔn) 電路的鎖相環(huán)。根據(jù)本發(fā)明的實(shí)施例，提供一種具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)，包含線性相位 校正單元，耦接于所述鎖相環(huán)的輸入端與所述鎖相環(huán)的輸出端之間；數(shù)字頻率校正路徑，包 含數(shù)字積分電路，所述數(shù)字積分電路耦接于所述鎖相環(huán)的所述輸入端與所述鎖相環(huán)的所述 輸出端之間；校準(zhǔn)電流源，耦接于所述線性相位校正單元；以及環(huán)路帶寬校準(zhǔn)電路，耦接于 分頻器，所述分頻器耦接于所述鎖相環(huán)的所述輸入端與所述鎖相環(huán)的所述輸出端之間；其 中，所述環(huán)路帶寬校準(zhǔn)電路操作于所述校準(zhǔn)電流源停止向所述線性相位校正單元輸入校準(zhǔn) 電流之后。藉此，本發(fā)明所提出的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)架構(gòu)同時(shí)具有低抖動(dòng)峰值 (jitter peaking)與零靜態(tài)相位誤差，而適合于低抖動(dòng)應(yīng)用以及頻率調(diào)制。


圖1顯示的是基于數(shù)控振蕩器的分?jǐn)?shù)N型鎖相環(huán)的區(qū)塊示意圖。圖2顯示的是根據(jù)本發(fā)明之一實(shí)施例的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)示意圖。圖3顯示的是頻譜分析儀測量的DCO增益的示意圖。圖4顯示的是傳統(tǒng)I型鎖相環(huán)與根據(jù)本發(fā)明之一實(shí)施例的具有環(huán)路帶寬校準(zhǔn)電路 的鎖相環(huán)的測量相位比較示意圖。圖5顯示的是根據(jù)本發(fā)明的另一實(shí)施例的，具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)示意 圖。
具體實(shí)施例方式在說明書及前述的權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域中 普通技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個(gè)元件。本說明書及 前述的權(quán)利要求并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來 作為區(qū)分的準(zhǔn)則。在通篇說明書及前述的權(quán)利要求當(dāng)中所提及的“包含”為一開放式的用語，故應(yīng)解釋成“包含但不限定于”。以外，“耦接”一詞在此包含任何直接及間接的電氣連 接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接于 該第二裝置，或透過其它裝置或連接手段間接地電氣連接至該第二裝置。
圖 1 顯示的是基于數(shù)控振蕩器(Digitally-Controlled Oscillator, DC0)的分 數(shù)N型鎖相環(huán)的區(qū)塊示意圖。比例(proportional)路徑包括線性相位校正單元(linear phase correction unit，LPCU)，其中線性相位校正單元耦接于線性鑒頻鑒相器(phase frequency detector,PFD)與AC耦合電容器(couplingcapacitor)之間，并且通過AC耦合 電容器而進(jìn)一步耦接于DCO的輸出端。數(shù)字積分電路(digital integral path circuit) 利用開關(guān)式(bang-bang)PFD于數(shù)字域中追蹤參考頻率FREF的頻率，藉此消除對于較大的 被動(dòng)電容器以及對于時(shí)間數(shù)字轉(zhuǎn)換器(Time to Digital Converter,TDC)的需求。為了校 準(zhǔn)環(huán)路帶寬，接下來分析鎖相環(huán)。首先，在積分路徑中數(shù)字濾波器的有效電容，是通過與傳 統(tǒng)數(shù)字電荷泵(charge pump)鎖相環(huán)的線性模型相除(comparison)而實(shí)現(xiàn)的，傳統(tǒng)數(shù)字電
荷泵鎖相環(huán)的線性模型如下方程序 其中，平方反比(inverse square) s的系數(shù)代表頻率增益，定義為環(huán)路的頻率校
正值除以相位誤差以及除數(shù)N。在傳統(tǒng)電荷泵鎖相環(huán)中，系數(shù)為常數(shù)^^。意思是，
2 · N · C
在傳統(tǒng)的基于電荷泵的鎖相環(huán)中，環(huán)路的頻率校正值與相位誤差線性成比例(linearl yproportional)。對于開關(guān)式操作而言，頻率校正值與相位誤差并不是線性成比例的，因?yàn)?br> 頻率校正值對任意相位誤差都是常數(shù)，而系數(shù)(即。^ Λ )取決于相位誤差，其中Af
為開關(guān)式操作的頻率單位(frequency step)大小，而Δ te是PFD可見的定時(shí)誤差(timing
error)。意思是，當(dāng)相位誤差接近于零的時(shí)候頻率增益趨向無限大(infinite)。將兩個(gè)系
數(shù)(即傳統(tǒng)電荷泵鎖相環(huán)的系數(shù)與開關(guān)式操作的系數(shù))相除，數(shù)字積分路徑中的有效電容 廣“ Ate · Ich . Kvco
在具有高階(high order)多位Δ Σ調(diào)制器的傳統(tǒng)分?jǐn)?shù)N型鎖
相環(huán)中，Ich為200uA,而Kvco為25MHz/V,定時(shí)誤差則從_4Tvco到4Tvco,于3. 6GHz的輸 出定時(shí)誤差則約為-1. 2ns到1. 2ns。在本發(fā)明的設(shè)計(jì)中最小頻率單位Af為5Hz，因此相 比于傳統(tǒng)的基于電荷泵的鎖相環(huán)而言，在所提出的架構(gòu)中數(shù)字環(huán)路濾波器的有效電容高達(dá) μ F級，是傳統(tǒng)模擬鎖相環(huán)設(shè)計(jì)的1000倍。由于較大的有效電容，阻尼因子(damping factor)很大以致不存在抖動(dòng)峰值，這 是I型環(huán)路濾波器的特征。此外，由于積分路徑中的開關(guān)式操作，如II型環(huán)路濾波器中典型 的特征，靜態(tài)相位誤差保持為零。傳統(tǒng)電荷泵的環(huán)路帶寬(其中有死循環(huán)轉(zhuǎn)換函數(shù)的-3dB) 為ω-3 Β = ω η {1+2 ζ 2+[ (1+2 ζ 2)+1]1/2}1/2(2)，其中ωη為自然頻率而ζ為阻尼因子，且ωη與ζ之間的關(guān)系為 Kvco · Ich · R/2 π N = 2 ζ · ωη，其中Kvco為模擬前饋(feed-forward)路徑中有效的壓 控振蕩器(Voltage Control Oscillator, VC0)增益，Ich為模擬前饋路徑中使用的電荷泵 電流，而R為比例路徑中的電阻。由于阻尼因子很大，ζ為無限大以獲得線性近似值，并且ω-3 Β = Kvco · Ichp · R/2 π N。在積分路徑中，環(huán)路帶寬獨(dú)立于有效電容，這樣由開關(guān)式操作導(dǎo)致的增益變化不會影響到環(huán)路帶寬。本發(fā)明提出一種分?jǐn)?shù)N型的鎖相環(huán)該分?jǐn)?shù)N型鎖相環(huán)在比例路徑中使用線性PFD， 而在積分路徑中使用開關(guān)式PFD。本發(fā)明所提出的鎖相環(huán)的優(yōu)勢在于不僅可使用模擬濾波 器以達(dá)到低雜散(spur)與低量化誤差，而且也可使用可擴(kuò)展的(scalable)數(shù)字濾波器。本發(fā)明提出的鎖相環(huán)架構(gòu)是根據(jù)杠桿作用(leverage)利用環(huán)路帶寬校準(zhǔn)技術(shù)以 獲得精確的環(huán)路帶寬。首先分析環(huán)路動(dòng)態(tài)(dynamic)，接著使用環(huán)路帶寬電路測量并驗(yàn)證對 環(huán)路動(dòng)態(tài)的分析?；诃h(huán)路動(dòng)態(tài)分析，可知所述的鎖相環(huán)架構(gòu)同時(shí)具有I型環(huán)路濾波器以 及II型環(huán)路濾波器的優(yōu)勢，如低抖動(dòng)峰值與零靜態(tài)相位誤差。因此，可知本發(fā)明提出的鎖 相環(huán)適合于低抖動(dòng)應(yīng)用以及頻率調(diào)制。圖2顯示的是根據(jù)本發(fā)明之一實(shí)施例的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)示意圖。 鎖相環(huán)200包含模擬相位校正路徑270與數(shù)字頻率校正路徑280。模擬相位校正路徑270 包含傳統(tǒng)的PFD 210與線性相位校正單元220，其中線性相位校正單元220通過高通濾波 器230耦接于DCO 260的輸出端(可視為線性相位校正單元220耦接于鎖相環(huán)200的輸 入端與輸出端之間)。較佳地，高通濾波器230為AC耦合電容器。線性相位校正單元220 于時(shí)域中校正由傳統(tǒng)PFD 210產(chǎn)生的相位，因此可避免由TDC與DCO 260導(dǎo)致的噪聲與雜 散。具體地，DCO 260可為環(huán)式振蕩器(ring oscillator)或LC振蕩器。數(shù)字頻率校正路 徑280包含開關(guān)式PFD 240、數(shù)字積分電路250以及DC0260，其中數(shù)字積分電路250耦接于 開關(guān)式PFD 240，DCO 260耦接于數(shù)字積分電路250。其中，可視數(shù)字積分電路250耦接于 鎖相環(huán)200的輸入端與輸出端之間。數(shù)字頻率校正路徑280中，參考頻率FREF的頻率由開 關(guān)式PFD240取樣，并在數(shù)位電容器中求得積分(integrated)。線性相位校正單元220與開 關(guān)式PFD 240消除了對于TDC的需求而減少瞬時(shí)(transient)噪聲與切換噪聲，而在傳統(tǒng) 的全數(shù)字鎖相環(huán)(All Digital Phase Lock Loop, ADPLL)中都會用到所述TDC。圖2亦顯示了線性相位校正單元220的詳細(xì)電路示意圖。線性相位校正單元220 的普通模式(common mode)是由阻性(resistive)分壓器偏置為VDD/2的偏壓，以提供較 佳的電源抑制比(power supply rejection ratio，PSRR)。使用電流驅(qū)動(dòng)器而非電壓驅(qū)動(dòng) 器以獲得具有較佳PSRR的更高增益，并且加入低通濾波器以濾除瞬時(shí)紋波(ripple)。電路 可使用薄氧化物(thinoxide)裝置以發(fā)揮先進(jìn)的處理技術(shù)的優(yōu)勢，這是因?yàn)橄冗M(jìn)的處理技 術(shù)對薄柵氧化層(thin gate oxide)泄漏具有抗擾性(immunity)。除此之外，鎖相環(huán)200進(jìn)一步包含校準(zhǔn)電流源290與環(huán)路帶寬校準(zhǔn)電路205。校準(zhǔn) 電流源290通過切換器耦接于線性相位校正單元220。環(huán)路帶寬校準(zhǔn)電路205耦接于分頻 器215以及數(shù)字積分電路250，其中分頻器215耦接于鎖相環(huán)200的輸入端與輸出端之間。 更具體地，在本實(shí)施例中環(huán)路帶寬校準(zhǔn)電路205包含Σ Δ調(diào)制器207、計(jì)數(shù)器209以及比較 器211，其中Σ Δ調(diào)制器207耦接于分頻器215，計(jì)數(shù)器209耦接于Σ Δ調(diào)制器207且根 據(jù)頻率Clock操作，以及比較器211耦接于計(jì)數(shù)器209。在校準(zhǔn)之前，校準(zhǔn)電流源290將校 準(zhǔn)電流輸入(inject)線性相位校正單元220，并且獲得目標(biāo)值。環(huán)路帶寬校準(zhǔn)電路205操 作于校準(zhǔn)電流源停止向線性相位校正單元220輸入校準(zhǔn)電流之后。將圖2中的校準(zhǔn)電流輸入電阻器中，其中校準(zhǔn)電流是根據(jù)電荷泵電流以比率β鏡 像(mirrored)得到的電流。模擬前饋路徑中的VCO增益為Δ f/( β Ichp*R)，且_3dB頻率為 其中Δ f是當(dāng)校準(zhǔn)電流輸入上述電阻器時(shí)的頻率變化。如第(3)式所示，因?yàn)闉?了達(dá)到比圖2所示的開環(huán)操作的更高的分辨率，β是由裝置所決定的，所以_3dB頻率僅取 決于Af0當(dāng)校準(zhǔn)電流輸入到電阻器時(shí)，變?nèi)萜?varactor)的電容變化會引入頻率偏移，其 中變?nèi)萜鞯碾娙葑兓怯杀壤窂街械碾妷浩?*Ichp*R導(dǎo)致的。數(shù)字環(huán)路濾波器在數(shù) 字積分電路250中對頻率偏移作出反應(yīng)，以補(bǔ)償有意輸入的頻率誤差。將數(shù)字環(huán)路濾波器 的數(shù)字代碼加載觸發(fā)器(flip-flops)作為目標(biāo)值。接著，關(guān)閉校準(zhǔn)電流而分頻器215的分 數(shù)代碼(fractional code)根據(jù)比較器211的輸出而增加。比較器211將數(shù)字環(huán)路濾波器 的數(shù)字代碼與目標(biāo)值作比較并輸出一標(biāo)記(flag)，而所述標(biāo)記指示數(shù)字代碼是否到達(dá)目標(biāo) 值。校準(zhǔn)環(huán)路讀取標(biāo)記以調(diào)整鎖相環(huán)的分?jǐn)?shù)代碼，直到標(biāo)記指示數(shù)字代碼等于目標(biāo)值 為止。由于分?jǐn)?shù)代碼代表頻率變化Δι，可根據(jù)第(3)式獲得環(huán)路帶寬。當(dāng)數(shù)字環(huán)路濾波器的代碼等于目標(biāo)值且輸入頻率為26MHz時(shí)，測量的分頻器215 的分?jǐn)?shù)代碼為39/2048，所以由電壓偏移β *Ichp*R所引起的頻率偏移Af等于26MHz乘以 39/2048。根據(jù)第(3)式，因?yàn)锳f為495. 12ΚΗζ，β為1/168而N為138，所以環(huán)路帶寬等 于96ΚΗζ。計(jì)算得到的比例路徑中的DCO增益Af/(i3*Ichp*R)為11.90MHz/V。使用頻譜 分析儀(spectrum analyzer)以測量DCO增益，進(jìn)而驗(yàn)證校準(zhǔn)值。圖3顯示的是頻譜分析 儀測量的DCO增益的示意圖。其中顯示的是DCO增益為11.88MHz/V的情況。測量值與校 準(zhǔn)值之間的一致性證實(shí)了本發(fā)明所提出的技術(shù)。圖4顯示的是傳統(tǒng)I型鎖相環(huán)與根據(jù)本發(fā) 明之一實(shí)施例的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)的測量相位比較示意圖。其中顯示了本發(fā) 明所提出的鎖相環(huán)的測量的相位噪聲與具有I型環(huán)路濾波器的鎖相環(huán)的相位噪聲相同，其 中I型濾波器具有低抖動(dòng)峰值。因?yàn)闇y量的開關(guān)式PFD輸出顯示了相位超前或延遲(lead/ lag)的可能性相同，所以靜態(tài)相位誤差保持為零。圖5顯示的是根據(jù)本發(fā)明的另一實(shí)施例的，具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)示意 圖。鎖相環(huán)500包含傳統(tǒng)的PFD 510、模擬相位校正路徑570、數(shù)字頻率校正路徑580、校準(zhǔn)電 流源590以及環(huán)路帶寬校準(zhǔn)電路505。模擬相位校正路徑570包含線性相位校正單元520， 其中線性相位校正單元520通過高通濾波器530耦接于DCO 560。數(shù)字頻率校正路徑580 包含數(shù)字積分電路550。校準(zhǔn)電流源590耦接于線性相位校正單元520。環(huán)路帶寬校準(zhǔn)電 路505耦接于分頻器515并且分頻器515耦接于鎖相環(huán)500的輸入端與輸出端之間。更具 體地，環(huán)路帶寬校準(zhǔn)電路505包含Σ Δ調(diào)制器507與可逆計(jì)數(shù)器(Up-Down counter) 509, 其中Σ Δ調(diào)制器507耦接于分頻器515，可逆計(jì)數(shù)器509耦接于Σ Δ調(diào)制器507?？赡嬗?jì) 數(shù)器509還耦接于數(shù)字積分電路550的輸入端，這樣在環(huán)路帶寬校準(zhǔn)電路505操作期間形 成校準(zhǔn)環(huán)路。在校準(zhǔn)模式時(shí)，將精確的校準(zhǔn)電流輸入比例路徑中，其中校準(zhǔn)電流是根據(jù)帶隙 (band-gap)參考以比率α鏡像得到。數(shù)字積分路徑保持為常數(shù)以取得所需的鎖相環(huán)通道 輸出，這導(dǎo)致開關(guān)式PFD 540產(chǎn)生相位延遲信號。校準(zhǔn)環(huán)路讀取開關(guān)式PFD 540的輸出并 調(diào)整鎖相環(huán)的分?jǐn)?shù)代碼直到開關(guān)式PFD 540指示同時(shí)的相位延遲與相位超前的可能性。圖5中與圖2相似的其它組件則不再贅述。本發(fā)明提供一種環(huán)路帶寬校準(zhǔn)技術(shù)，用于基于DCO的分?jǐn)?shù)N型鎖相環(huán)。鎖相環(huán)具 有比例路徑中的線性PFD以及積分路徑中的開關(guān)式PFD。校準(zhǔn)過程工作于純數(shù)字域中，并且 通過閉環(huán)操作達(dá)到IKHz的分辨率。分析結(jié)果顯示所述架構(gòu)同時(shí)具有I型環(huán)路濾波器與II 型環(huán)路濾波器的優(yōu)勢，如低抖動(dòng)峰值與零靜態(tài)相位誤差。測量結(jié)果亦證實(shí)了根據(jù)本發(fā)明所 揭露的技術(shù)的有效性。
雖然本發(fā)明已就較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技 術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的變更和潤飾。因 此，本發(fā)明的保護(hù)范圍當(dāng)視之前的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)，包含線性相位校正單元，耦接于所述鎖相環(huán)的輸入端與所述鎖相環(huán)的輸出端之間；數(shù)字積分電路，耦接于所述鎖相環(huán)的所述輸入端與所述鎖相環(huán)的所述輸出端之間；校準(zhǔn)電流源，耦接于所述線性相位校正單元；以及環(huán)路帶寬校準(zhǔn)電路，耦接于分頻器，所述分頻器耦接于所述鎖相環(huán)的所述輸入端與所述鎖相環(huán)的所述輸出端之間；其中，所述環(huán)路帶寬校準(zhǔn)電路操作于所述校準(zhǔn)電流源停止向所述線性相位校正單元輸入校準(zhǔn)電流之后。
2.根據(jù)權(quán)利要求1所述的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)，其特征在于，所述環(huán)路帶 寬校準(zhǔn)電路包含Σ Δ調(diào)制器、計(jì)數(shù)器以及比較器，其中所述Σ Δ調(diào)制器耦接于所述分頻 器，所述計(jì)數(shù)器耦接于所述Σ Δ調(diào)制器，所述比較器耦接于所述計(jì)數(shù)器。
3.根據(jù)權(quán)利要求2所述的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)，其特征在于，所述比較器 還耦接于所述數(shù)字積分電路，使得在所述環(huán)路帶寬校準(zhǔn)電路于操作期間形成校準(zhǔn)環(huán)路。
4.根據(jù)權(quán)利要求1所述的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)，其特征在于，所述環(huán)路帶 寬校準(zhǔn)電路包含Σ △調(diào)制器與可逆計(jì)數(shù)器，其中所述Σ △調(diào)制器耦接于所述分頻器，所述 可逆計(jì)數(shù)器耦接于所述Σ Δ調(diào)制器。
5.根據(jù)權(quán)利要求4所述的具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)，其特征在于，所述可逆計(jì) 數(shù)器還耦接于所述數(shù)字積分電路的所述輸入端，使得在所述環(huán)路帶寬校準(zhǔn)電路操作期間形 成校準(zhǔn)環(huán)路。
全文摘要
一種具有環(huán)路帶寬校準(zhǔn)電路的鎖相環(huán)，包含線性相位校正單元，耦接于鎖相環(huán)的輸入端與輸出端之間；數(shù)字積分電路，耦接于鎖相環(huán)的輸入端與輸出端之間；校準(zhǔn)電流源，耦接于線性相位校正單元；以及環(huán)路帶寬校準(zhǔn)電路，耦接于分頻器，分頻器耦接于鎖相環(huán)的輸入端與輸出端之間；其中，所述環(huán)路帶寬校準(zhǔn)電路操作于校準(zhǔn)電流源停止向線性相位校正單元輸入校準(zhǔn)電流之后。本發(fā)明同時(shí)具有低抖動(dòng)峰值與零靜態(tài)相位誤差，而適合于低抖動(dòng)應(yīng)用以及頻率調(diào)制。
文檔編號H03L7/00GK101873130SQ20091015791
公開日2010年10月27日 申請日期2009年7月16日 優(yōu)先權(quán)日2009年4月21日
發(fā)明者余岱原, 柯凌維, 汪炳穎, 謝秉諭 申請人:聯(lián)發(fā)科技股份有限公司