專(zhuān)利名稱(chēng)：用于實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)同步的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種實(shí)現(xiàn)脈沖信號(hào)同步的電路，尤其是實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)
同步的電路。
背景技術(shù)：
常用實(shí)現(xiàn)脈沖信號(hào)同步的電路有兩種基本類(lèi)型，它取決于異步輸入脈沖寬度與工 作時(shí)鐘周期的關(guān)系，即對(duì)于異步輸入脈沖寬度比工作時(shí)鐘周期短時(shí)，由一種電路實(shí)現(xiàn)脈沖 同步，而對(duì)于異步輸入脈沖寬度比工作時(shí)鐘周期長(zhǎng)時(shí)，由另一種電路實(shí)現(xiàn)脈沖同步，如果異 步輸入脈沖寬度固定，則選擇對(duì)應(yīng)的同步電路即可，但是在異步輸入脈沖寬度變化時(shí)，尤其 是寬度變化范圍包含大于工作時(shí)鐘周期的部分和小于工作時(shí)鐘周期的部分時(shí)，使用其中的 某一種電路無(wú)法實(shí)現(xiàn)同步，因此需要一種能夠?qū)崿F(xiàn)任意脈寬的異步脈沖同步的電路。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種用于實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)同步的電路。
本發(fā)明的用于實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)同步的電路，其特征在于包括第一非 門(mén)、第一與門(mén)、S-R鎖存器、第一D型觸發(fā)器、第二D型觸發(fā)器、第二非門(mén)、第二與門(mén)、第三非 門(mén)、第三與門(mén)、第三D型觸發(fā)器和第四D型觸發(fā)器，第一非門(mén)的輸入端與S-R鎖存器的置位 端共同連接異步輸入脈沖，第一非門(mén)的輸出端與第一與門(mén)的一個(gè)輸入端相連，第一與門(mén)的 輸出端與S-R鎖存器的清零端相連，S-R鎖存器的輸出端與第一 D型觸發(fā)器輸入端相連，第 一 D型觸發(fā)器輸出端與第二與門(mén)的一個(gè)輸入端以及第二 D型觸發(fā)器輸入端和第三與門(mén)的 一個(gè)輸入端相連，第二D型觸發(fā)器輸出端與第二非門(mén)的輸入端相連，第二非門(mén)的輸出端與 第二與門(mén)的另一個(gè)輸入端相連，第二與門(mén)的輸出端與第四D型觸發(fā)器輸入端相連，第三與 門(mén)的另一個(gè)輸入端與第三非門(mén)的輸出端相連，第三與門(mén)的輸出端與第三D型觸發(fā)器輸入端 相連，第三D型觸發(fā)器輸出端與第一與門(mén)的另一輸入端及第三非門(mén)的輸入端相連，第一、第 二、第三和第四D型觸發(fā)器的時(shí)鐘端均與工作時(shí)鐘相連。
本發(fā)明和現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于 本發(fā)明提供的用于實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)同步的電路，結(jié)構(gòu)簡(jiǎn)單，在異步 輸入脈沖寬度變化時(shí)，尤其是寬度變化范圍包含大于工作時(shí)鐘周期的部分和小于工作時(shí)鐘 周期的部分時(shí)，可以實(shí)現(xiàn)異步脈沖信號(hào)的同步。


圖1為本發(fā)明的電路圖； 圖2為短脈寬(脈寬小于工作時(shí)鐘周期)脈沖同步電路波形圖；
圖3為長(zhǎng)脈寬(脈寬大于工作時(shí)鐘周期)脈沖同步電路波形具體實(shí)施例方式
參照?qǐng)Dl，用于實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)同步的電路，包括第一非門(mén)1、第一 與門(mén)2、 S-R鎖存器3、第一 D型觸發(fā)器4、第二 D型觸發(fā)器5、第二非門(mén)6、第二與門(mén)7、第三 非門(mén)8、第三與門(mén)9、第三D型觸發(fā)器10和第四D型觸發(fā)器11，第一非門(mén)1的輸入端與S-R 鎖存器3的置位端共同連接異步輸入脈沖Q」，第一非門(mén)1的輸出端與第一與門(mén)2的一個(gè)輸 入端相連，第一與門(mén)2的輸出端與S-R鎖存器3的清零端相連，S-R鎖存器3的輸出端與第
一 D型觸發(fā)器4輸入端相連，第一 D型觸發(fā)器4輸出端與第二與門(mén)7的一個(gè)輸入端以及第
二 D型觸發(fā)器5輸入端和第三與門(mén)9的一個(gè)輸入端相連，第二 D型觸發(fā)器5輸出端與第二 非門(mén)6的輸入端相連，第二非門(mén)6的輸出端與第二與門(mén)7的另一個(gè)輸入端相連，第二與門(mén)7 的輸出端與第四D型觸發(fā)器11輸入端相連，第三與門(mén)9的另一個(gè)輸入端與第三非門(mén)8的輸 出端相連，第三與門(mén)9的輸出端與第三D型觸發(fā)器10輸入端相連，第三D型觸發(fā)器10輸出 端與第一與門(mén)2的另一輸入端及第三非門(mén)8的輸入端相連，第一、第二、第三和第四D型觸 發(fā)器的時(shí)鐘端均與工作時(shí)鐘CLK相連。 工作原理如下 本發(fā)明電路中的第一非門(mén)1 ，第一與門(mén)2及S-R鎖存器3組成鎖存單元，用以產(chǎn)生 鎖存信號(hào)。第一 D型觸發(fā)器4，第三非門(mén)8，第三與門(mén)9及第三D型觸發(fā)器10組成復(fù)位單元， 用以接收鎖存信號(hào)，產(chǎn)生復(fù)位信號(hào)。第二D型觸發(fā)器5，第二非門(mén)6，第二與門(mén)7及第四D型 觸發(fā)器11組成同步控制單元，用以接收鎖存信號(hào)，產(chǎn)生同步時(shí)鐘脈沖。
異步輸入脈沖Q」及復(fù)位信號(hào)Q4輸入到鎖存單元，異步輸入脈沖Q」經(jīng)過(guò)第一非 門(mén)1取反后和復(fù)位信號(hào)Q4由第一與門(mén)2進(jìn)行與運(yùn)算，產(chǎn)生的清零信號(hào)進(jìn)入S-R鎖存器與異 步輸入脈沖Q」共同作用產(chǎn)生鎖存信號(hào)Ql，鎖存信號(hào)Ql經(jīng)過(guò)第一 D型觸發(fā)器4產(chǎn)生鎖存同 步信號(hào)Q2分三路，其中，第一路鎖存同步信號(hào)Q2與第三非門(mén)8的輸出經(jīng)過(guò)第三與門(mén)9，產(chǎn) 生復(fù)位信號(hào)的脈寬控制信號(hào)，脈寬控制信號(hào)輸入第三D型觸發(fā)器10，產(chǎn)生復(fù)位信號(hào)Q4，如果 信號(hào)Q4已經(jīng)為高電平1，那么在下一個(gè)時(shí)鐘觸發(fā)沿就不再置高電平1 ;第二路鎖存同步信號(hào) Q2經(jīng)過(guò)第二 D型觸發(fā)器5產(chǎn)生同步級(jí)聯(lián)信號(hào)Q3，同步級(jí)聯(lián)信號(hào)Q3經(jīng)第二非門(mén)6取反后，和 第三路鎖存同步信號(hào)Q2由第二與門(mén)7進(jìn)行與運(yùn)算產(chǎn)生同步脈寬控制信號(hào)，同步脈寬控制信 號(hào)經(jīng)第四D型觸發(fā)器11產(chǎn)生同步脈沖信號(hào)Q_o。 在短脈寬(脈寬小于工作時(shí)鐘周期)異步輸入脈沖情況下，脈沖同步電路波形見(jiàn) 圖2，1)若Q」為高電平1， Q4為高電平1或低電平0，則Q1置高電平1，2)若Q」為低電 平0， Q4為高電平1，則Q1置低電平0，3)若Q」為低電平O， Q4為低電平0，則Q1保持不 變，鎖存單元輸出的鎖存信號(hào)Ql脈寬大于工作時(shí)鐘周期，同步控制單元通過(guò)檢測(cè)鎖存信號(hào) Ql的上升沿來(lái)產(chǎn)生同步脈沖信號(hào)(Lo ;在長(zhǎng)脈寬(脈寬大于工作時(shí)鐘周期)異步輸入脈沖 情況下，脈沖同步電路波形見(jiàn)圖3，復(fù)位信號(hào)Q4具有如圖所示的跳變特性，1)若Q」為高電 平1，Q4為高電平1或低電平0，則Q1置高電平1，2)若Q」為低電平0，Q4為高電平l，則 Ql置低電平0，3)若Q」為低電平O， Q4為低電平0，則Q1保持不變，所以此跳變未使鎖存 信號(hào)Ql跳變，從而同步控制單元通過(guò)檢測(cè)鎖存信號(hào)Ql唯一的上升沿產(chǎn)生同步脈沖信號(hào)Q_ o。由此可見(jiàn)，本發(fā)明電路可對(duì)任意脈寬的異步脈沖信號(hào)實(shí)現(xiàn)同步。
權(quán)利要求
用于實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)同步的電路，其特征在于包括第一非門(mén)(1)、第一與門(mén)(2)、S-R鎖存器(3)、第一D型觸發(fā)器(4)、第二D型觸發(fā)器(5)、第二非門(mén)(6)、第二與門(mén)(7)、第三非門(mén)(8)、第三與門(mén)(9)、第三D型觸發(fā)器(10)和第四D型觸發(fā)器(11)，第一非門(mén)(1)的輸入端與S-R鎖存器(3)的置位端共同連接異步輸入脈沖(Q i)，第一非門(mén)(1)的輸出端與第一與門(mén)(2)的一個(gè)輸入端相連，第一與門(mén)(2)的輸出端與S-R鎖存器(3)的清零端相連，S-R鎖存器(3)的輸出端與第一D型觸發(fā)器(4)輸入端相連，第一D型觸發(fā)器(4)輸出端與第二與門(mén)(7)的一個(gè)輸入端以及第二D型觸發(fā)器(5)輸入端和第三與門(mén)(9)的一個(gè)輸入端相連，第二D型觸發(fā)器(5)輸出端與第二非門(mén)(6)的輸入端相連，第二非門(mén)(6)的輸出端與第二與門(mén)(7)的另一個(gè)輸入端相連，第二與門(mén)(7)的輸出端與第四D型觸發(fā)器(11)輸入端相連，第三與門(mén)(9)的另一個(gè)輸入端與第三非門(mén)(8)的輸出端相連，第三與門(mén)(9)的輸出端與第三D型觸發(fā)器(10)輸入端相連，第三D型觸發(fā)器(10)輸出端與第一與門(mén)(2)的另一輸入端及第三非門(mén)(8)的輸入端相連，第一、第二、第三和第四D型觸發(fā)器的時(shí)鐘端均與工作時(shí)鐘(CLK)相連。
全文摘要
本發(fā)明公開(kāi)的用于實(shí)現(xiàn)任意脈寬的異步脈沖信號(hào)同步的電路，包括第一非門(mén)、第一與門(mén)、S-R鎖存器、第一D型觸發(fā)器、第二D型觸發(fā)器、第二非門(mén)、第二與門(mén)、第三非門(mén)、第三與門(mén)、第三D型觸發(fā)器和第四D型觸發(fā)器。電路中的第一非門(mén)，第一與門(mén)及S-R鎖存器組成鎖存單元，用以產(chǎn)生鎖存信號(hào)。第一D型觸發(fā)器，第三非門(mén)，第三與門(mén)及第三D型觸發(fā)器組成復(fù)位單元，用以接收鎖存信號(hào)，產(chǎn)生復(fù)位信號(hào)。第二D型觸發(fā)器，第二非門(mén)，第二與門(mén)及第四D型觸發(fā)器組成同步控制單元，用以接收鎖存信號(hào)，產(chǎn)生同步時(shí)鐘脈沖。本發(fā)明電路結(jié)構(gòu)簡(jiǎn)單，在異步輸入脈沖寬度變化時(shí)，尤其是寬度變化范圍包含大于工作時(shí)鐘周期的部分和小于工作時(shí)鐘周期的部分時(shí)，可以實(shí)現(xiàn)異步脈沖信號(hào)的同步。
文檔編號(hào)H03K5/26GK101694991SQ200910154048
公開(kāi)日2010年4月14日 申請(qǐng)日期2009年10月22日 優(yōu)先權(quán)日2009年10月22日
發(fā)明者劉承, 張登偉, 律新偉, 舒曉武 申請(qǐng)人:浙江大學(xué);