技術(shù)編號：7526316
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明有關(guān)于一種鎖相環(huán)(phase locked loop，PLL)，尤其有關(guān)于一種具有校準(zhǔn) 電路的鎖相環(huán)。背景技術(shù)因?yàn)檩^寬的環(huán)路帶寬會增加相位噪聲以及量化誤差，所以對于Δ Σ頻率調(diào)制器 而言，分?jǐn)?shù)N型(fractional-N)鎖相環(huán)的精確環(huán)路帶寬校準(zhǔn)十分重要。而另一方面，較窄 的環(huán)路帶寬又會限制調(diào)制消息(messages)且增加相位誤差。發(fā)明內(nèi)容為了降低噪聲與誤差而獲得精確的環(huán)路帶寬，本發(fā)明提供一種具有環(huán)路帶寬校準(zhǔn) 電路的鎖相環(huán)。根據(jù)本發(fā)明的實(shí)施例，提...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。