專(zhuān)利名稱(chēng)：多相位脈沖發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多相位脈沖發(fā)生器。該發(fā)生器可以在諸如顯示器等裝置中 使用。
背景技術(shù)：
圖l示出了一個(gè)典型的有源矩陣顯示器。該顯示器由排列成M行N列的 圖像元素(像素)的矩陣2組成。每一行和列連接至一個(gè)電極，其中列電極連 接至數(shù)據(jù)驅(qū)動(dòng)器4的N個(gè)輸出，行電極連接到掃描驅(qū)動(dòng)器6的M個(gè)輸出。
像素被一次一行地尋址。該掃描驅(qū)動(dòng)器包括產(chǎn)生圖2所示的一系列時(shí)鐘脈 沖的M相時(shí)鐘發(fā)生器。每個(gè)時(shí)鐘相位OUTi控制第i行的激活。通常該脈沖是 非重疊的，因而沒(méi)有兩個(gè)脈沖同時(shí)為高。
一行的所有像素可被同時(shí)尋址，或者它們可以按照b個(gè)像素的B個(gè)塊來(lái) 尋址，其中bB二N。在后一情況中，數(shù)據(jù)驅(qū)動(dòng)器也可以包括所述類(lèi)型的B相 時(shí)鐘發(fā)生器，從而每個(gè)時(shí)鐘脈沖OUTi激活第i個(gè)塊。
該顯示器的正常工作是使數(shù)據(jù)從上至下、從左至右地采樣到像素，這對(duì)應(yīng) 于圖2示所示的時(shí)序。然而，通常要求采樣的方向可切換，使得數(shù)據(jù)從下至上、 從右至左地采樣到像素。這樣，可能無(wú)需重新排列輸入數(shù)據(jù)而反射或旋轉(zhuǎn)所顯 示的圖像。這樣的重新排序要求相當(dāng)大的附加電路，諸如足夠存儲(chǔ)整個(gè)圖像的 附加存儲(chǔ)器。 '
在這種情況下，時(shí)鐘發(fā)生器必須還能夠雙向工作，從而產(chǎn)生或如圖2所示 的時(shí)鐘脈沖，或如圖3所示類(lèi)型的時(shí)鐘脈沖。圖3中的每個(gè)脈沖OUTi仍然激 活第i行。然而，脈沖OUTj出現(xiàn)在OUTj-,之前，而圖2中脈沖OU乃出現(xiàn)在 OUT卜！之后。
所述類(lèi)型的時(shí)鐘發(fā)生器可以直接在顯示器基板上形成，從而減少顯示器所 需的連接數(shù)。這是有利的，因?yàn)檫@樣減少了連接器所占用的面積，且產(chǎn)生機(jī)械上更加堅(jiān)固的顯示器。
這樣的時(shí)鐘發(fā)生器可以由移位寄存器形成。移位寄存器是能夠響應(yīng)于時(shí)鐘 信號(hào)將數(shù)據(jù)序列沿其長(zhǎng)度順序地從一級(jí)移到另一級(jí)的多級(jí)電路。 一般而言，移 位寄存器可以移動(dòng)任意數(shù)據(jù)序列。然而，當(dāng)移位寄存器用作掃描或數(shù)據(jù)驅(qū)動(dòng)器 中的時(shí)鐘發(fā)生器時(shí)，只要求沿其長(zhǎng)度移動(dòng)單個(gè)高狀態(tài)。這樣的移位寄存器被稱(chēng)
為"滑動(dòng)l (walking one)"移位寄存器，它或可以或不可以移動(dòng)任意數(shù)據(jù)序 列。
用于這種應(yīng)用的一種已知類(lèi)型的時(shí)鐘發(fā)生器是由時(shí)鐘信號(hào)CK控制的D 型觸發(fā)器(DFF) 12的級(jí)聯(lián)所組成的移位寄存器，如圖4所示。在CK的每個(gè) 上升沿，將DFF 12i的Q輸出處的數(shù)據(jù)采樣到DFF 12i+1的D輸入并且傳送到 其Q輸出。這樣，數(shù)據(jù)能夠沿寄存器一次一級(jí)地傳送。能夠看出，如果單個(gè) '1，被采樣到第一DFF12,的D輸入，則寄存器的輸出Qi將具有圖2所示的 通用形狀。
然而，當(dāng)要求生成用于掃描驅(qū)動(dòng)器的脈沖時(shí)，這種類(lèi)型的移位寄存器具有 兩個(gè)缺點(diǎn)第一，該脈沖具有重合的沿(即當(dāng)Qi下降時(shí)Qw上升)，以及第 二，沒(méi)有反轉(zhuǎn)其掃描方向的簡(jiǎn)單方法。為了控制Qi下降與Qw上升之間的時(shí) 間，必需在相應(yīng)級(jí)之間包括一個(gè)或多個(gè)附加電路元件。為了控制掃描方向，必 需包括開(kāi)關(guān)，以便Qi可以連接到Dh或Di+1。這樣的附加元件和開(kāi)關(guān)增加了 電路所需的面積，且需要附加的控制信號(hào)(一般而言，開(kāi)關(guān)由n溝道和p溝道 晶體管構(gòu)成，并且需要控制信號(hào)UD及其補(bǔ)碼UDB來(lái)控制其傳導(dǎo))。特別地， 由于開(kāi)關(guān)及其相關(guān)聯(lián)的線路比類(lèi)似數(shù)量的邏輯晶體管占用更大的物理面積，去 除它們是合乎需要的。
這一時(shí)鐘發(fā)生器的一個(gè)示例在美國(guó)專(zhuān)利5,282,234中公開(kāi)，并在圖5中示 出。這種情況下，移位寄存器由具有防止重合沿的附加元件(模擬開(kāi)關(guān)、帶滯 后的反相器及電容器)的一系列觸發(fā)器14和用于控制傳播方向的一組開(kāi)關(guān) 16-22組成。
這一類(lèi)型的時(shí)鐘發(fā)生器的另一示例在美國(guó)專(zhuān)利6,377,099中公開(kāi)，并在圖 6中示出。在這種情況下，觸發(fā)器24為復(fù)位-置位型(RSFF)，其具有控制時(shí) 鐘通路的附加門(mén)26。門(mén)26的輸出置位下一 RSFF 24i+1并復(fù)位前一 RSFF 24w。為了使該移位寄存器雙向工作，需要開(kāi)關(guān)來(lái)將門(mén)26i的輸出連接到RSFF 24i+1 或24h的置位輸入和RSFF 241+1或24^的復(fù)位輸入。
一種替換類(lèi)型的移位寄存器在美國(guó)專(zhuān)利申請(qǐng)2004/015061Al中公開(kāi)，并在 圖7中示出。這種類(lèi)型的寄存器由多個(gè)RSFF25的級(jí)聯(lián)組成，但不要求開(kāi)關(guān)雙 向工作。然而，該寄存器需要至少三個(gè)時(shí)鐘信號(hào)，而且由于其輸出重疊，因此 需要附加邏輯和/或信號(hào)來(lái)生成非重疊輸出脈沖。該附加時(shí)鐘增加了控制寄存器 的電路的復(fù)雜性，而且在寄存器形成于顯示器基板上的情況下，增加了至顯示 器的連接數(shù)量。
所有上述寄存器都由施加到寄存器一端的起動(dòng)脈沖發(fā)生器來(lái)起動(dòng)。其掃描 方向由起動(dòng)點(diǎn)的選擇和時(shí)鐘順序的組合，或者由一個(gè)或多個(gè)附加信號(hào)來(lái)控制。
發(fā)明公開(kāi)
根據(jù)本發(fā)明的第一方面，提供一種包含n級(jí)的多相位脈沖發(fā)生器，其中n 大于l，并且對(duì)于滿(mǎn)足l《i《n的所有i，每第i級(jí)包含具有第一存儲(chǔ)元件的第 一子級(jí)和具有第二存儲(chǔ)元件的第二子級(jí)，對(duì)于滿(mǎn)足l<j《n的所有j，每第j
級(jí)的第一存儲(chǔ)元件被安排成由第(j-l)級(jí)置位，每第i級(jí)的第一子級(jí)被安排成在 第一存儲(chǔ)元件被置位時(shí)提供級(jí)輸出脈沖，每第i級(jí)的第二存儲(chǔ)元件被安排成由 該級(jí)輸出脈沖置位，并且每第i級(jí)的第二子級(jí)被安排成在第二存儲(chǔ)元件被置位 時(shí)在級(jí)輸出脈沖之后保持第一存儲(chǔ)元件復(fù)位。 n可以大于2。
第一存儲(chǔ)元件可以包含復(fù)位優(yōu)先置位(reset-over-set)觸發(fā)器。 第二存儲(chǔ)元件可以包含復(fù)位-置位觸發(fā)器。
第一子級(jí)可以包含第一門(mén)裝置，該第一門(mén)裝置連接至第一存儲(chǔ)元件和時(shí)鐘 輸入，并被安排成在第一存儲(chǔ)元件被置位時(shí)將來(lái)自時(shí)鐘輸入的時(shí)鐘脈沖作為級(jí) 輸出脈沖來(lái)傳送。
第二子級(jí)可以包含第二門(mén)裝置，該第二門(mén)裝置連接在第二存儲(chǔ)元件和第一 存儲(chǔ)元件的復(fù)位輸入之間，并被安排成禁止在級(jí)輸出脈沖期間復(fù)位第一存儲(chǔ)元 件。
每第j級(jí)的第一存儲(chǔ)元件的置位輸入可以連接至每第(j-l)級(jí)的第二子級(jí)的
7輸出。作為一替換方案，每第j級(jí)的第一存儲(chǔ)元件的置位輸入可以被連接來(lái)接 收來(lái)自第(j-l)級(jí)的級(jí)輸出脈沖。各級(jí)中的交替的級(jí)可以被安排成接收來(lái)自時(shí)鐘 脈沖源的交替時(shí)鐘脈沖。
對(duì)于滿(mǎn)足1《k《(n-a)，其中a》l的所有k，每第k級(jí)的第一和第二存儲(chǔ) 元件可以被安排成由第(k+a)級(jí)復(fù)位。第k級(jí)的第一和第二存儲(chǔ)元件可以被安排 成由第(k+a)級(jí)的級(jí)輸出脈沖復(fù)位，其中a》2。最為一替換方案，每第k級(jí)的 第一和第二存儲(chǔ)元件可以被安排成由第(k+a)級(jí)的第二子級(jí)的輸出復(fù)位。
第一級(jí)的第一存儲(chǔ)元件可以被安排成由第一起動(dòng)脈沖置位。
對(duì)于滿(mǎn)足l《l<n的每第1級(jí)的第一存儲(chǔ)元件可以被安排成由第(1+1)級(jí)來(lái) 置位。第n級(jí)的第一元件可以被安排成由第二起動(dòng)脈沖來(lái)置位。
每第1級(jí)的第一存儲(chǔ)元件的置位輸入可以連接至每第(1+1)級(jí)的第二子級(jí)的 輸出。作為一替換方案，每第l級(jí)的第一存儲(chǔ)元件的置位輸入可以被連接來(lái)接 收來(lái)自第(1+1)級(jí)的級(jí)輸出脈沖。
對(duì)于滿(mǎn)足(b+l)〈m《n，其中b^1的所有m，每第m級(jí)的第一和第二存 儲(chǔ)元件可以被安排成由第(m-b)級(jí)來(lái)復(fù)位。第m級(jí)的第一和第二存儲(chǔ)元件可以 被安排成由第(m-b)級(jí)的級(jí)輸出脈沖來(lái)復(fù)位，其中b》2。作為一替換方案，每 第m級(jí)的第一和第二存儲(chǔ)元件可以由第(m-b)級(jí)的第二子級(jí)的輸出來(lái)復(fù)位。
所有級(jí)的第一和第二元件可以被安排成由一公共復(fù)位信號(hào)來(lái)復(fù)位。
根據(jù)本發(fā)明的第二方面，提供了一種包括依照本發(fā)明的第一方面的發(fā)生器 的裝置。
該裝置可以包含顯示器。
該裝置可以包含有源矩陣裝置。
該裝置可以包含液晶裝置。
因此可能提供一種可以使用單個(gè)時(shí)鐘來(lái)工作的多相位脈沖發(fā)生器。也可能 提供一種雙向但不需要任何附加信號(hào)來(lái)控制工作方向的發(fā)生器。還可能提供一 種提供非重疊輸出脈沖的發(fā)生器。這使得用于控制發(fā)生器的電路相對(duì)簡(jiǎn)單，并 且在發(fā)生器形成于顯示器基板上的實(shí)施方式中減少了至基板的連接數(shù)量。第二 子級(jí)可以完全由邏輯電路來(lái)實(shí)施，而且可能減少各級(jí)之間的連接數(shù)。從而發(fā)生 器可以被安排成占用減少了的面積。
8附圖簡(jiǎn)要說(shuō)明


圖1是示出已知類(lèi)型的有源矩陣顯示器的示意框圖。 圖2是示出圖1的顯示器的典型掃描驅(qū)動(dòng)器的輸出脈沖的波形圖。 圖3是示出在反向工作模式下掃描驅(qū)動(dòng)器輸出脈沖的波形圖。
圖4至7是示出掃描驅(qū)動(dòng)器中所使用的已知類(lèi)型的移位寄存器的示意框圖。
圖8是示出構(gòu)成本發(fā)明的實(shí)施方式的多相位脈沖發(fā)生器的示意框圖。 圖9是圖8的發(fā)生器的其中一級(jí)的示意框圖。 圖10是示出圖8的發(fā)生器的工作的波形圖。 圖11是圖9的級(jí)的電路圖。
圖12是構(gòu)成本發(fā)明的另一實(shí)施方式的多相位脈沖發(fā)生器的示意框圖。 圖13是圖12的發(fā)生器的其中一級(jí)的示意框圖。 圖14是示出圖12的發(fā)生器的工作的波形圖。 圖15是圖13的級(jí)的電路圖。
圖16是構(gòu)成本發(fā)明的另一實(shí)施方式的多相位脈沖發(fā)生器的其中一級(jí)的示 意框圖。
本發(fā)明的最佳實(shí)施方式
圖8和9中示出了第一實(shí)施方式。圖8示出了相鄰級(jí)一寄存器28、 30和 32之間的連接。每一級(jí)具有兩個(gè)輸入IN1和IN2、 一個(gè)時(shí)鐘輸入CK、 一個(gè)復(fù) 位輸入RST、 一個(gè)"鎖定"輸出LOCK以及主輸出OUT。對(duì)于級(jí)n， IN1和IN2 連接至相鄰級(jí)的鎖定輸出LOCKn+1和LOCKn—p CK連接至寄存器時(shí)鐘CK， RST連接至全局復(fù)位信號(hào)RST，LOCK連接至兩個(gè)相鄰級(jí)的輸入INln+1和INln -p OUT連接至寄存器的第n個(gè)輸出OUTn。
在最左端的級(jí)28和最右端的級(jí)32的情況下，輸入中的一個(gè)被連接來(lái)接收 起動(dòng)脈沖。級(jí)28的INI被連接來(lái)接收左起動(dòng)脈沖STARTS級(jí)32的IN2被連 接來(lái)接收右起動(dòng)脈沖STARTR。
圖9示出了圖8中的一級(jí)的組成。第一存儲(chǔ)元件被實(shí)施為復(fù)位優(yōu)先置位觸發(fā)器34 (ROSFF —復(fù)位輸入上的有效信號(hào)優(yōu)先于置位輸入上的有效信號(hào)的一 禾中RSFF)。第二存儲(chǔ)元件被實(shí)施為RSFF 36。輸入IN1和IN2連接至或門(mén)38 的輸入，而或門(mén)38的輸出連接至ROSFF 34的置位輸入S。 ROSFF 34的Q輸 出連接至與門(mén)40的一個(gè)輸入，與門(mén)40的另一個(gè)輸入連接至?xí)r鐘輸入CK。與 門(mén)40的輸出連接至該級(jí)的輸出OUT，同時(shí)也連接至RSFF 36的置位輸入和反 相器42的輸入。RSFF 36的Q輸出和反相器42的輸出連接至與門(mén)44的輸入。 與門(mén)44的輸出形成鎖定輸出LOCK，并連接至或門(mén)39的第一輸入。復(fù)位輸入 RST連接至RSFF 36的復(fù)位輸入和或門(mén)39的第二輸入。或門(mén)39的輸出連接至 ROSFF 34的復(fù)位輸入R。
圖10示出了寄存器在從左至右模式下的工作。信號(hào)Q指圖9中的節(jié)點(diǎn)Q。 Q和LOCK信號(hào)的下標(biāo)指圖8中標(biāo)記。
在該工作開(kāi)始時(shí)，所有的ROSFF34和RSFF36處于它們的復(fù)位狀態(tài)，即 它們的Q輸出為低。這可以通過(guò)將復(fù)位輸入RST上升至高狀態(tài)(這使或門(mén)39 的輸出升高)，從而將高狀態(tài)施加到ROSFF34和RSFF36的R輸入來(lái)實(shí)現(xiàn)。
該工作將參考如圖8中的30等第n中間級(jí)來(lái)描述。當(dāng)輸入IN1和IN2(連 接至節(jié)點(diǎn)LOCKn—i和LOCKn+1)中的一個(gè)變高時(shí)，第n級(jí)30中的或門(mén)38的 輸出變高，并且第n級(jí)30的ROSFF 34被置位。這激活了第n級(jí)30。當(dāng)ROSFF 34被置位時(shí)，其Q輸出為高，且與門(mén)40的輸出與其另一輸入CK的狀態(tài)相同。 當(dāng)時(shí)鐘CK升高時(shí)，這通過(guò)與門(mén)40傳送到輸出OUT，從而形成輸出脈沖OUTn。 當(dāng)OUT為高時(shí)，這驅(qū)動(dòng)反相器42的輸出為低，其進(jìn)而又驅(qū)動(dòng)與門(mén)44的輸出 為低，從而LOCK保持為低。另外，當(dāng)OUT變高時(shí)，RSFF36被置位，且其 Q輸出為高。當(dāng)時(shí)鐘CK下降時(shí)，與門(mén)40的輸出下降，且OUT下降。反相器 42的輸出上升，且與門(mén)44的輸出LOCK上升。LOCK上的高狀態(tài)維持至RST 上升。LOCK上的高狀態(tài)復(fù)位ROSFF 34，并防止其在IN2變高時(shí)被再一次置 位。
該工作模式對(duì)于所有級(jí)且在從左至右和從右至左模式中都是相似的，不同 之處在于在從左至右模式中，最左邊的級(jí)28由STARTl激活，而在從右至左 的模式中，最右邊的級(jí)32由STAR1r激活，而非由前級(jí)的鎖定輸出激活。
能夠看到，只有當(dāng)該級(jí)有效(即能將時(shí)鐘脈沖傳送到輸出)時(shí)第一存儲(chǔ)元件34才被置位，而當(dāng)該級(jí)先前已經(jīng)有效時(shí)第二存儲(chǔ)元件36維持置位。
塊34、 36、 38、 39、 40、 42、 44可以用任何標(biāo)準(zhǔn)方式來(lái)實(shí)施。另外，圖 ll示出了第二實(shí)施方式，其中邏輯門(mén)38、 39、 40、 42、 44中的一些的邏輯功 能被合并到觸發(fā)器34和36中。這減少了所需晶體管的個(gè)數(shù)。
圖11的電路示出p溝道晶體管46、 48、 50、 52、 64、 68、 74、 76、 78、 84和86， n溝道晶體管54、 56、 58、 60、 62、 66、 70、 72、 73、 80、 82、 88 和卯，反相器92和96，以及與非門(mén)94。 p溝道晶體管46、 48、 64、 76和84 的源極連接至高基準(zhǔn)電壓電源Vdd; n溝道晶體管56、 58、 62、 66、 70、 72、 80、 82、 88和90的源極連接至低基準(zhǔn)電壓電源Vss。反相器和與非門(mén)92、 94、 96具有到相同的電源的內(nèi)部連接。
晶體管48和56的柵極連接至第一輸入IN1;晶體管50和58的柵極連接 至第二輸入IN2;晶體管73和74的源極連接至?xí)r鐘輸入CK;晶體管64、 66、 84和90的柵極連接至復(fù)位輸入RST;晶體管72、 73和74的漏極與晶體管76 和80的柵極連接至輸出OUT以及反相器92的輸入；反相器96的輸出連接至 輸出LOCK。
晶體管46、 54、 66、 68和70的漏極連接在一起，且連接至晶體管52、 60和73的柵極；晶體管56和58的漏極連接在一起，且連接至晶體管54的源 極；晶體管46、 54和62的柵極連接在一起，且連接至反相器96的輸入以及 與非門(mén)94的輸出；晶體管52和60的漏極連接在一起，且連接至晶體管68、 70、 72和74的柵極；晶體管48的漏極連接至晶體管50的源極；晶體管50 的漏極連接至晶體管52的源極；晶體管62的漏極連接至晶體管60的源極； 晶體管64的漏極連接至晶體管68的源極；晶體管76的漏極連接至晶體管78 的源極；晶體管84的漏極連接至晶體管86的源極；晶體管78、 80和82的漏 極連接在一起，且連接至晶體管86和88的柵極；晶體管86、 88和90的漏極 連接在一起，且連接至與非門(mén)94的第二輸入以及晶體管78和82的柵極；反 相器92的輸出連接至與非門(mén)94的第一輸入。
晶體管46-70因此作為第一存儲(chǔ)元件來(lái)工作，其可由IN1或IN2上的高狀 態(tài)置位，并由RST上的高狀態(tài)或與非門(mén)94的輸出上的低狀態(tài)復(fù)位。晶體管52、 60、 68和70是一對(duì)交叉耦合反相器，并且形成雙穩(wěn)態(tài)，從而存儲(chǔ)置位或復(fù)位
11狀態(tài)。晶體管46-70因此合并了 ROSFF 34和或門(mén)38及39的功能。晶體管73、 74和72實(shí)現(xiàn)與門(mén)40的功能。晶體管76-90實(shí)現(xiàn)RSFF 36的功能，其中晶體管 78、 82、 86和88形成一對(duì)雙穩(wěn)態(tài)交叉耦合反相器。
圖12示出了依照本發(fā)明的第三實(shí)施方式的三級(jí)寄存器。它包括級(jí)98、100、 102，這些級(jí)類(lèi)似于圖8中的級(jí)28、 30、 32。連接是相似的，因此只強(qiáng)調(diào)圖8 和12之間的差別塊98、 100、 102不具有LOCK輸出，但取而代之的是具有 從其OUT輸出至相鄰級(jí)的IN1和IN2輸入的連接；有兩個(gè)時(shí)鐘CK1和CK2， 其中CK1連接至奇數(shù)級(jí)的CK輸入，而CK2連接至偶數(shù)級(jí)的CK輸入。在其 它方面這些寄存器是相同的。
圖13示出了圖12的其中一級(jí)的組成。該設(shè)計(jì)除了沒(méi)有LOCK輸出外與 圖9相同，因此將不重復(fù)其描述。
圖14示出了從左至右模式下的寄存器器的工作。該工作與圖10中所示的 工作相似，因此只強(qiáng)調(diào)不同點(diǎn)兩個(gè)時(shí)鐘傳送交替脈沖，從而CK1或CK2的 邏輯組合與圖10中的CK相等；在前級(jí)OUT輸出而非其LOCK輸出變高時(shí)， 每一級(jí)的Q節(jié)點(diǎn)變高這發(fā)生在連接至前級(jí)的時(shí)鐘的上升沿而非下降沿上。
圖15示出第四實(shí)施方式，其中反相器112和與門(mén)114的邏輯功能被合并 到ROSFF 104中。該設(shè)計(jì)與圖11中的設(shè)計(jì)相似，因此只說(shuō)明不同點(diǎn)晶體管 118取代晶體管46，且晶體管148取代晶體管62;邏輯門(mén)92-96被去除，且晶 體管78的漏極連接至-晶體管118和148的柵極，而非至與非門(mén)94的輸入；附 加的晶體管150與晶體管148并聯(lián)連接，從而兩個(gè)晶體管的源極連接在一起， 且兩個(gè)晶體管的漏極連接在一起;第二附加晶體管116與晶體管118串聯(lián)連接， 從而其源極連接至Vdd且其漏極連接至晶體管118的源極；晶體管116和150 的柵極連接至輸出OUT。
晶體管116-154因此實(shí)現(xiàn)圖13中ROSFF 104和邏輯門(mén)108-114的功能。
圖15所示的級(jí)與圖11所示的級(jí)相比具有減少的晶體管數(shù)量的優(yōu)點(diǎn)，但需 要附加的時(shí)鐘信號(hào)。
本領(lǐng)域的技術(shù)人員將清楚所描述的邏輯功能有多種可能的替換實(shí)現(xiàn)。
圖16示出了第五實(shí)施方式，其中每一級(jí)除了全局復(fù)位信號(hào)RST之外，還 接收來(lái)自相鄰級(jí)的復(fù)位信號(hào)RST1和RST2。該級(jí)與圖9所示的級(jí)相似，且只說(shuō)明不同點(diǎn)輸入RST1和RST2連接至或門(mén)158的輸入，而或門(mén)158的輸出 連接至或門(mén)156的第二輸入；全局復(fù)位信號(hào)輸入RST連接至或門(mén)156的第一 輸入?；蜷T(mén)156的輸出與圖9中的RST輸入以相同方式連接。
級(jí)n的輸入RST1和RST2可以連接至級(jí)(n+a)和(n-b)的OUT輸出，其中 a、 b》2，或連接至級(jí)(n+c)和(n-d)的LOCK輸出，其中c、 d》1。 一旦相鄰級(jí) (n+l)和(n-l)的有效時(shí)段已經(jīng)結(jié)束，級(jí)n就不再可能被激活，而且其LOCK信 號(hào)可返回至無(wú)效狀態(tài)。該實(shí)施方式使移位寄存器的每一級(jí)生成兩個(gè)輸出脈沖 時(shí)鐘CK的單個(gè)脈沖的副本OUT以及較長(zhǎng)脈沖LOCK。
本領(lǐng)域的技術(shù)人員將明白兩個(gè)或門(mén)156和158的邏輯功能可與單個(gè)三輸入 的或門(mén)相組合，或如前面所述它們的功能可被集成到觸發(fā)器中。
另外，前面的各實(shí)施方式中的任一個(gè)可被簡(jiǎn)化以供單向使用。這種情況下， 每一級(jí)將省略第二輸入IN2，而且LOCK或OUT輸出將僅連接至下一而非上 一級(jí)的輸入。在圖9和13中，INl將直接連接至ROSFF 34/104的S輸入，而 且將省略或門(mén)38/108。在圖11和15中，將去除n型晶體管58和144，且由開(kāi) 路來(lái)替換；將省略p型晶體管50和122，且由短路來(lái)替換。在圖16中，將省 略第二復(fù)位輸入RST2，并且去除或門(mén)158且由RST1輸入和或門(mén)156的第二
輸入之間的短路來(lái)替換。
構(gòu)成本發(fā)明各實(shí)施方式的多相位脈沖發(fā)生器可以在圖1所示類(lèi)型的有源
矩陣裝置中，如在液晶裝置中使用。例如，該發(fā)生器可以用作這些裝置的掃描 驅(qū)動(dòng)器和/或數(shù)據(jù)驅(qū)動(dòng)器內(nèi)的多相位時(shí)鐘發(fā)生器。
權(quán)利要求
1.一種包含n級(jí)的多相位脈沖發(fā)生器，其中n大于1，并且對(duì)于滿(mǎn)足1≤i≤n的所有i，每第i級(jí)包含具有第一存儲(chǔ)元件的第一子級(jí)和具有第二存儲(chǔ)元件的第二子級(jí)，對(duì)于滿(mǎn)足每個(gè)1＜j≤n的所有j，每第j級(jí)的第一存儲(chǔ)元件被安排成由第(j-1)級(jí)置位，每第i級(jí)的第一子級(jí)被安排成在所述第一存儲(chǔ)元件被置位時(shí)提供級(jí)輸出脈沖，每第i級(jí)的第二存儲(chǔ)元件被安排成由所述級(jí)輸出脈沖置位，并且每個(gè)第i級(jí)的第二子級(jí)被安排成在所述第二存儲(chǔ)元件被置位時(shí)在所述級(jí)輸出脈沖之后保持所述第一存儲(chǔ)元件復(fù)位。
2. 如權(quán)利要求1所述的發(fā)生器，其特征在于，n大于2。
3. 如權(quán)利要求1或2所述的發(fā)生器，其特征在于，所述第一存儲(chǔ)元件包 含復(fù)位優(yōu)先置位觸發(fā)器。
4. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，所述第二存儲(chǔ) 元件包含復(fù)位-置位觸發(fā)器。
5. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，所述第一子級(jí) 包含第一門(mén)裝置，所述第一門(mén)裝置連接至所述第一存儲(chǔ)元件和時(shí)鐘輸入，并且 被安排成在所述第一存儲(chǔ)元件被置位時(shí)將來(lái)自所述時(shí)鐘輸入的時(shí)鐘脈沖作為 所述級(jí)輸出脈沖來(lái)傳送。
6. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，所述第二子級(jí) 包含第二門(mén)裝置，所述第二門(mén)裝置連接在所述第二存儲(chǔ)元件和所述第一存儲(chǔ)元 件的復(fù)位輸入之間，并被安排成禁止在所述級(jí)輸出脈沖期間復(fù)位所述第一存儲(chǔ) 元件。
7. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，每第j級(jí)的第一存儲(chǔ)元件的置位輸入連接至每第(j-l)級(jí)的第二子級(jí)的輸出。
8. 如權(quán)利要求1至6中任一項(xiàng)所述的發(fā)生器，其特征在于，每第j級(jí)的 第一存儲(chǔ)元件的置位輸入被連接來(lái)接收來(lái)自第(j-l)級(jí)的級(jí)輸出脈沖。
9. 如權(quán)利要求8所述的發(fā)生器，其特征在于，所述各級(jí)中的交替的級(jí)被安排成接收來(lái)自時(shí)鐘脈沖源的交替時(shí)鐘脈沖。
10. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，對(duì)于滿(mǎn)足1《 k《(n-a)，其中a》l的所有k，每第k級(jí)的第一和第二存儲(chǔ)元件被安排成由第 (k+a)級(jí)復(fù)位。
11. 如權(quán)利要求10在從屬于權(quán)利要求8或9時(shí)所述的發(fā)生器，其特征在 于，第k級(jí)的第一和第二存儲(chǔ)元件被安排成由第(k+a)級(jí)的級(jí)輸出脈沖復(fù)位，其 中a>2。
12. 如權(quán)利要求10在從屬于權(quán)利要求7時(shí)所述的發(fā)生器，其特征在于， 每第k級(jí)的第一和第二存儲(chǔ)元件被安排成由第(k+a)級(jí)的第二子級(jí)的輸出復(fù)位。
13. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，所述第一級(jí)的 第一存儲(chǔ)元件被安排成由第一起動(dòng)脈沖來(lái)置位。
14. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，對(duì)于滿(mǎn)足1《 l<n的所有1，每第1級(jí)的第一存儲(chǔ)元件被安排成由第(1+1)級(jí)來(lái)置位。
15. 如權(quán)利要求14所述的發(fā)生器，其特征在于，第n級(jí)的第一元件被安 排成由第二起動(dòng)脈沖來(lái)置位。
16. 如權(quán)利要求14或15所述的發(fā)生器，其特征在于，每第l級(jí)的第一存儲(chǔ)元件的置位輸入連接至每第(1+1)級(jí)的第二子級(jí)的輸出。
17. 如權(quán)利要求14或15所述的發(fā)生器，其特征在于，每第l級(jí)的第一存 儲(chǔ)元件的置位輸入被連接來(lái)接收來(lái)自第(1+1)級(jí)的級(jí)輸出脈沖。
18. 如權(quán)利要求14至17中任一項(xiàng)所述的發(fā)生器，其特征在于，對(duì)于滿(mǎn)足 (b+l)<m《n，其中b^l的所有m，每第m級(jí)的第一和第二存儲(chǔ)元件被安排 成由第(m-b)級(jí)來(lái)復(fù)位。
19. 如權(quán)利要求18在從屬于權(quán)利要求17時(shí)所述的發(fā)生器，其特征在于， 每第m級(jí)的第一和第二存儲(chǔ)元件被安排成由第(m-b)級(jí)的級(jí)輸出脈沖來(lái)復(fù)位， 其中b》2。
20. 如權(quán)利要求18在從屬于權(quán)利要求16時(shí)所述的發(fā)生器，其特征在于， 每第m級(jí)的第一和第二存儲(chǔ)元件被安排成由第(m-b)級(jí)的第二子級(jí)的輸出來(lái)復(fù)位。
21. 如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器，其特征在于，所有級(jí)的第一 和第二元件被安排成由一公共復(fù)位信號(hào)來(lái)復(fù)位。
22. —種包括如上述權(quán)利要求中任一項(xiàng)所述的發(fā)生器的裝置。
23. 如權(quán)利要求22所述的裝置，其特征在于，所述裝置包含顯示器。
24. 如權(quán)利要求22或23所述的裝置，其特征在于，所述裝置包含有源矩 陣裝置。
25. 如權(quán)利要求22至24中任一項(xiàng)所述的裝置，其特征在于，所述裝置包 含液晶裝置。
全文摘要
一種多相位脈沖發(fā)生器包含n級(jí)，其中每一級(jí)包含第一子級(jí)(34、38、39、40)和第二子級(jí)(36、42、44)。第一子級(jí)具有第一存儲(chǔ)元件(34)，第二子級(jí)具有第二存儲(chǔ)元件(36)。每一級(jí)的第一存儲(chǔ)元件被安排成由前一級(jí)置位。第一子級(jí)(34、38、39、40)被安排成在第一存儲(chǔ)元件被置位時(shí)提供級(jí)輸出脈沖(OUT)。第二存儲(chǔ)元件(36)被安排成由級(jí)輸出脈沖(OUT)置位。第二子級(jí)(36、42、44)被安排成在第二存儲(chǔ)元件被置位時(shí)在級(jí)輸出脈沖(OUT)后保持第一存儲(chǔ)元件復(fù)位。
文檔編號(hào)H03K5/00GK101589552SQ20088000207
公開(kāi)日2009年11月25日 申請(qǐng)日期2008年1月25日 優(yōu)先權(quán)日2007年1月30日
發(fā)明者P·澤貝迪 申請(qǐng)人:夏普株式會(huì)社