專利名稱：放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于比較器的輸入級(jí)等的放大電路。
技術(shù)背景分別具有兩個(gè)輸入端子和輸出端子的全差動(dòng)型運(yùn)算放大器用于比較器的輸入級(jí)等各種電路。全差動(dòng)型運(yùn)算放大器與單端(single end)型相比， 抗噪性高，抗時(shí)鐘饋通(clock feed-through)性也高。全差動(dòng)型的運(yùn)算放 大器為了使兩個(gè)系統(tǒng)的輸出電壓的平均值恒定，大多添加了共模反饋 (CMFB)電路。專利文獻(xiàn)1特開(kāi)2005—354172號(hào)公報(bào)但是，若使用CMFB電路，則需要考慮反饋環(huán)路的延遲。因此，尤其 是在開(kāi)環(huán)中使用運(yùn)算放大器時(shí)，該延遲是妨礙高速化的原因之一。發(fā)明內(nèi)容本發(fā)明鑒于這種狀況而作出的，其目的是提供一種使輸出共模電壓穩(wěn) 定，同時(shí)可進(jìn)行高速動(dòng)作的放大電路。為了解決上述問(wèn)題，本發(fā)明的某一方式的放大電路，包括運(yùn)算放大 器，其具有差動(dòng)輸入端子；取樣電容，分別與差動(dòng)輸入端子相連，并對(duì)輸入信號(hào)進(jìn)行取樣；和調(diào)整電容，其在取樣電容的一端上與取樣電容并聯(lián)連接，并對(duì)向運(yùn)算放大器輸入的差動(dòng)輸入電壓的共模電壓進(jìn)行調(diào)整。根據(jù)該方式，通過(guò)調(diào)整輸入信號(hào)的共模電壓，可以使輸出共模電壓穩(wěn) 定。另外，由于不使用共模反饋系統(tǒng)，所以不會(huì)有因該系統(tǒng)引起的延遲，可以進(jìn)行高速動(dòng)作。調(diào)整電容可以包含源極端子和漏極端子與連接運(yùn)算放大器和取樣電容的路徑相連的MOS開(kāi)關(guān)的柵極一溝道間電容。MOS開(kāi)關(guān)可以是CMOS開(kāi)關(guān)，也可以是N溝道MOS開(kāi)關(guān)，也可以是P溝道MOS開(kāi)關(guān)。MOS開(kāi)關(guān)在該放大電路的放大期間接通而產(chǎn)生柵極一溝道間電容， 在該放大電路的取樣期間斷開(kāi)而使柵極一溝道間電容消除。由此，可以通 過(guò)柵極一溝道間電容的產(chǎn)生和消除，抑制與運(yùn)算放大器對(duì)應(yīng)的差動(dòng)輸入電 壓的共模電壓的改變。也可進(jìn)一步具有短路開(kāi)關(guān)，使運(yùn)算放大器的輸出端子和輸入端子短 路；MOS開(kāi)關(guān)通過(guò)使短路開(kāi)關(guān)斷開(kāi)，從而利用柵極一溝道間電容來(lái)抵消 向路徑釋放的電荷，同時(shí)調(diào)整所述路徑的電位。利用柵極一溝道間電容來(lái) 進(jìn)行抵消的電荷可以是從短路開(kāi)關(guān)釋放的電荷的全部或一部分。由此，還 可將為降低短路開(kāi)關(guān)的噪聲而設(shè)置的MOS開(kāi)關(guān)用于共模電壓的改變的抑 制。調(diào)整電容的一端可以與連接運(yùn)算放大器和取樣電容的路徑相連，可以 在本放大電路的放大期間和取樣期間向所述調(diào)整電容的另一端輸入不同 的電壓。由此，可以使上述路徑的電位穩(wěn)定。取樣電容可以在放大期間被輸入?yún)⒖茧妷??？梢詫?duì)調(diào)整電容的另一端 在放大期間輸入輸入信號(hào)，在取樣期間輸入?yún)⒖茧妷?。由此，向參考電?和調(diào)整電容輸入了反相的電壓，可以抑制共模電壓的改變。另外，以上構(gòu)成要素的任意的組合或在方法、裝置、系統(tǒng)等之間相互 轉(zhuǎn)換本發(fā)明的構(gòu)成要素和表現(xiàn)的情況都作為本發(fā)明的形態(tài)有效。


圖1是表示本發(fā)明的實(shí)施方式1涉及的放大器的結(jié)構(gòu)的電路圖；圖2是說(shuō)明實(shí)施方式1涉及的放大電路的動(dòng)作用的定時(shí)圖；圖3是表示本發(fā)明的實(shí)施方式2涉及的放大電路的結(jié)構(gòu)的電路圖；圖4是表示本發(fā)明的實(shí)施方式3涉及的放大電路的結(jié)構(gòu)的電路圖；圖5是表示本發(fā)明的實(shí)施方式4涉及的放大電路的結(jié)構(gòu)的電路圖；圖6是說(shuō)明實(shí)施方式4涉及的放大電路的動(dòng)作用的定時(shí)圖；圖7是表示本發(fā)明的實(shí)施方式5涉及的放大電路的結(jié)構(gòu)的電路圖；圖8是表示本發(fā)明的實(shí)施方式6涉及的放大電路的結(jié)構(gòu)的電路圖；圖9是表示本發(fā)明的實(shí)施方式7涉及的放大電路的結(jié)構(gòu)的電路圖；圖10是說(shuō)明實(shí)施方式7涉及的放大電路的動(dòng)作用的定時(shí)圖。 圖中C1一第一取樣電容，C2 —第二取樣電容，C3 —第一調(diào)整電容， C4一第二調(diào)整電容，C5 —第三調(diào)整電容，C6 —第四調(diào)整電容，OP—運(yùn)算 放大器，IO —第一虛擬開(kāi)關(guān)，ll一第三虛擬開(kāi)關(guān)，12 —第二虛擬開(kāi)關(guān)，13 一第四虛擬開(kāi)關(guān)，14一第一短路開(kāi)關(guān)，16 —第二短路開(kāi)關(guān)，100 —放大電 路。
具體實(shí)施方式
下面，以最佳實(shí)施方式為基礎(chǔ)并參考附圖來(lái)說(shuō)明本發(fā)明。設(shè)對(duì)各附圖 所示的相同或類(lèi)似的構(gòu)成元素、部件、處理添加同一附圖標(biāo)記，并適當(dāng)省 略重復(fù)的說(shuō)明。實(shí)施方式不限定發(fā)明，僅是示例，實(shí)施方式中描述的所有 特征及其組合不見(jiàn)得必然是本發(fā)明的本質(zhì)。圖1是表示本發(fā)明的實(shí)施方式1涉及的放大電路110的結(jié)構(gòu)的電路圖。 放大電路110具有全差動(dòng)型運(yùn)算放大器OP。運(yùn)算放大器OP的正相輸入端 子與第一取樣電容C1的一端相連。第一取樣電容C1的另一端與第一開(kāi)關(guān) SW1和第二開(kāi)關(guān)SW2的一端并聯(lián)連接。對(duì)第一開(kāi)關(guān)SW1的另一端施加差 動(dòng)輸入信號(hào)中的正的輸入信號(hào)Vin十，對(duì)第二開(kāi)關(guān)SW2的另一端施加正的 參考電壓Vref+。運(yùn)算放大器0P的反相輸入端子與第二取樣電容C2的一端相連。第 二取樣電容C2的另一端與第三開(kāi)關(guān)SW3和第四開(kāi)關(guān)SW4的一端并聯(lián)連 接。對(duì)第三開(kāi)關(guān)SW3的另一端施加負(fù)的輸入信號(hào)Vin—，對(duì)第四開(kāi)關(guān)SW4 的另一端施加負(fù)的參考電壓Vref—。在運(yùn)算放大器OP的正相輸入端子和第一取樣電容Cl的一端之間的 第一節(jié)點(diǎn)A上并聯(lián)連接第一調(diào)整電容C3和第二調(diào)整電容C4的一端。第 一調(diào)整電容C3的另一端與第五開(kāi)關(guān)SW5和第六開(kāi)關(guān)SW6的一端并聯(lián)連 接。對(duì)第五開(kāi)關(guān)SW5的另一端施加正的輸入信號(hào)Vin+，對(duì)第六開(kāi)關(guān)SW6 的另一端施加正的參考電壓Vref+。第二調(diào)整電容C4的另一端與第七開(kāi) 關(guān)SW7和第八開(kāi)關(guān)SW8的一端并聯(lián)連接。對(duì)第七開(kāi)關(guān)SW7的另一端施 加負(fù)的輸入信號(hào)Vin—，對(duì)第八開(kāi)關(guān)SW8的另一端施加負(fù)的參考電壓Vref5在運(yùn)算放大器OP的反相輸入端子和第二取樣電容C2的一端之間的第二節(jié)點(diǎn)B上并聯(lián)連接第三調(diào)整電容C5和第四調(diào)整電容C6的一端。第 三調(diào)整電容C5的另一端與第五開(kāi)關(guān)SW5和第六開(kāi)關(guān)SW6的一端并聯(lián)連 接。對(duì)第五開(kāi)關(guān)SW5的另一端施加正的輸入信號(hào)Vin+，對(duì)第六開(kāi)關(guān)SW6 的另一端施加正的參考電壓Vref+。第四調(diào)整電容C6的另一端與第七開(kāi) 關(guān)SW7和第八開(kāi)關(guān)SW8的一端并聯(lián)連接。對(duì)第七開(kāi)關(guān)SW7的另一端施 加負(fù)的輸入信號(hào)Vin—，對(duì)第八開(kāi)關(guān)SW8的另一端施加負(fù)的參考電壓Vref運(yùn)算放大器OP具有自動(dòng)調(diào)零(auto zero)狀態(tài)和放大狀態(tài)。本說(shuō)明 書(shū)中，所謂自動(dòng)調(diào)零狀態(tài)是指輸入端子的電壓和輸出端子的電壓實(shí)質(zhì)上相 等，運(yùn)算放大器OP為單位增益緩沖(unity gain buffer)狀態(tài)。第一開(kāi)關(guān)SW1 第八開(kāi)關(guān)SW8采用N溝道MOSFET (Metal Oxide Semiconductor Field Effect Transistor金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。 設(shè)第一取樣電容CI和第二取樣電容C2的電容值實(shí)質(zhì)上相等，第一調(diào)整電 容C3和第二調(diào)整電容C4的電容值也實(shí)質(zhì)上相等，第三調(diào)整電容C5和第 四調(diào)整電容C6的電容值也實(shí)質(zhì)上相等。在第一節(jié)點(diǎn)A上并聯(lián)連接第一取樣電容Cl、第一調(diào)整電容C3和第二 調(diào)整電容C4。與第一節(jié)點(diǎn)A相連的電容值CAv用下述式1來(lái)表示。 CAv = Cv+2*D*Cv ... (1)Cv表示取樣電容的電容值。(D*Cv)表示調(diào)整電容的電容值。D是 第一變量，式l忽略了寄生電容，下面，以取理想值的式子為前提來(lái)加以 說(shuō)明。第二節(jié)點(diǎn)B上并聯(lián)連接第二取樣電容C2、第三調(diào)整電容C5和第四調(diào) 整電容C6。由于分別與第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B相連的相互對(duì)應(yīng)的電容 的電容值實(shí)質(zhì)上相等，所以與第二節(jié)點(diǎn)B相連的電容值CBv與上述式1 表示的與第一節(jié)點(diǎn)A相連的電容值CAv實(shí)質(zhì)上相等(參考式2)。CBv二CAv ... (2)下面，說(shuō)明實(shí)施方式l的放大電路iio的動(dòng)作。圖2是說(shuō)明實(shí)施方式1的放大電路110的動(dòng)作用的定時(shí)圖。圖2中，上面第一行表示放大電路110的狀態(tài)，交替重復(fù)取樣SMP期間和放大AMP期間。在取樣SMP期間內(nèi)，運(yùn)算放大器OP為自動(dòng)調(diào)零AZ狀態(tài)。將第一開(kāi) 關(guān)SW1和第三開(kāi)關(guān)SW3控制為接通(ON)，將第二開(kāi)關(guān)SW2和第四開(kāi) 關(guān)SW4控制為斷開(kāi)(OFF)。另外，將第五開(kāi)關(guān)SW5和第七開(kāi)關(guān)SW7 控制為斷開(kāi)，將第六開(kāi)關(guān)SW6和第八開(kāi)關(guān)SW8控制為接通。取樣SMP期間內(nèi)，第一取樣電容Cl取樣正的輸入信號(hào)Vin+，而存 儲(chǔ){ (Vin+) —Vaz"CW的電荷。第二取樣電容C2取樣負(fù)的輸入信號(hào) Vin—，而存儲(chǔ){ (Vin—) 一Vaz}*C2v的電荷。第一調(diào)整電容C3接受正 的參考電壓Vref+，而存儲(chǔ){ (Vref+) —Vaz"C3v的電荷。第二調(diào)整電 容C4接受負(fù)的參考電壓Vref—，而存儲(chǔ){ (Vref—) 一Vaz}*C4v的電荷。 第三調(diào)整電容C5接受正的參考電壓Vref+，而存儲(chǔ)((Vref+)—Vaz"C4v 的電荷。第四調(diào)整電容C6接受負(fù)的參考電壓Vref—，而存儲(chǔ){ (Vref—) —Vaz}*C6v的電荷。取樣SMP期間內(nèi)，第一節(jié)點(diǎn)A中充電的電荷由下述式3表示。 { (Vin+) —Vaz}Clv+{ (Vref+) —Vaz}*D*C3v+{ (Vref-)一Vaz}*D*C4v ... (式3)同樣，在取樣SMP期間內(nèi)，第二節(jié)點(diǎn)B中充電的電荷由下述式4來(lái)表不o { (Vin—) 一Vaz}C2v+{ (Vref+) —Vaz}*D*C5v+{ (Vref—)一 Vaz}*D*C6v …(式4)放大AMP期間中，運(yùn)算放大器OP為放大AMP狀態(tài)。將第一開(kāi)關(guān) SW1和第三開(kāi)關(guān)SW3控制為斷開(kāi)，將第二開(kāi)關(guān)SW2和第四開(kāi)關(guān)SW4控 制為接通。另外，將第五開(kāi)關(guān)SW5和第七開(kāi)關(guān)SW7控制為接通，將第六 開(kāi)關(guān)SW6和第八開(kāi)關(guān)SW8控制為斷開(kāi)。放大AMP期間中，第一節(jié)點(diǎn)A中充電的電荷由下述式5來(lái)表示。 { (Vref+) —VAampl}Clv+{ (Vin+) —VAampl}*D*C3v+{ (Vin—)—VAampl}*D*C4v ...(式5)VAampl表示放大AMP期間中的第一節(jié)點(diǎn)A的電壓。 同樣，放大AMP期間中，第二節(jié)點(diǎn)B中充電的電荷由下述式6表示。 { (Vref—) —VBampl}C2v+{ (Vin+) — VBampl}*D*C5v+{ (Vin—)—VBampl}*D*C6v ...(式6)VBampl表示放大AMP期間中的第二節(jié)點(diǎn)B的電壓。 下面，進(jìn)行更具體地說(shuō)明。放大AMP期間中，第一取樣電容C1接受 正的參考電壓Vref+，第二取樣電容C2接受正的參考電壓Vref—。第一 取樣電容C1在第一節(jié)點(diǎn)A上充電((Vref+) —VAampl}*Clv的電荷。 同樣，第二取樣電容C2在第二節(jié)點(diǎn)B上充電((Vref—) 一VBampl"C2v 的電荷。放大AMP期間中，第一調(diào)整電容C3取樣正的輸入信號(hào)Vin+，第二 調(diào)整電容C4取樣負(fù)的輸入信號(hào)Vin—，第三調(diào)整電容C5取樣正的輸入信 號(hào)Vin+，第四調(diào)整電容C取樣負(fù)的輸入信號(hào)Vin—。第一調(diào)整電容C3 在第一節(jié)點(diǎn)A上充電((Vin+) — VAampl}iDW3v的電荷。第二調(diào)整電 容C4在第一節(jié)點(diǎn)A上充電{ (Vin—) 一VAampl}*D*C4v的電荷。第三 調(diào)整電容C5在第二節(jié)點(diǎn)B上充電((Vin+) —VBampipDW5v的電荷。 第四調(diào)整電容C6在第二節(jié)點(diǎn)B上充電((Vin—) — VBampl}*D*C6v的 電荷。由于根據(jù)電荷存儲(chǔ)規(guī)則，式3 =式5成立，所以放大AMP期間中的 第一節(jié)點(diǎn)A的電壓VAampl由下述式7來(lái)表示。下面，為了簡(jiǎn)化標(biāo)記，而將上述式l和式2中的CAv和CBv標(biāo)記為 Cab，將Cv標(biāo)記為C。VAampl=Vaz+{ (Vref+) — (Vin+) }*C/Cab+{ (Vin+) — (Vref + ) }*D*C/Cab+{ (Vin—) — (Vref—) }*D*C/Cab …(式7)同樣，由于根據(jù)電荷存儲(chǔ)規(guī)則，式4 =式6成立，所以放大AMP期 間中的第二節(jié)點(diǎn)B的電壓VBampl由下述式8表示。 VBampl=Vaz+{ (Vref—) 一 (Vin—) }*C/Cab+{ (Vin+) — (Vref+ ) }*D*C/Cab+{ (Vin—) — (Vref—) }*D*C/Cab …(式8)通過(guò)上述式7和式8，對(duì)實(shí)施方式1涉及的運(yùn)算放大器OP的放大AMP 狀態(tài)時(shí)的第一節(jié)點(diǎn)A的電壓VAampl和第二節(jié)點(diǎn)B的電壓VBampl進(jìn)行 合計(jì)后的電壓Vsuml由下述表9表示。Vsuml=2Vaz+ (1—2D) *C/Cab*{ (Vref+) + (Vref—) — (Vin+)—(Vin—) } …(式9)對(duì)上述式9所示的合計(jì)后電壓Vsuml進(jìn)行平均化的電壓為實(shí)施方式1 涉及的運(yùn)算放大器OP的放大AMP狀態(tài)中的輸入共模電壓Vcml 。若設(shè)自 動(dòng)調(diào)零AZ狀態(tài)的輸入共模電壓Vcml的理想值是上述式7 9中的自動(dòng)調(diào) 零電壓Vaz，則通過(guò)將上述式9中的第一變量D設(shè)置為1/2，從而可以將 放大AMP狀態(tài)下的輸入共模電壓Vcml設(shè)置為該自動(dòng)調(diào)零電壓Vaz。艮P， 通過(guò)將第一變量D設(shè)為1/2，則可以使自動(dòng)調(diào)零AZ狀態(tài)和放大AMP狀態(tài) 的輸入共模電壓Vcml實(shí)質(zhì)上相等。第一變量D如上述式1所示，表示調(diào) 整用電容的電容值相對(duì)取樣電容的電容值的比值。另外，在想要將輸入共 模電壓Vcml的值設(shè)置為上述自動(dòng)調(diào)零電壓Vaz之外的值的情況下，也可 以將第一變量D設(shè)置為1/2之外的值。如上所述，根據(jù)實(shí)施方式l，可以抑制輸入共模電壓的變化。更具體 的，若正的輸入信號(hào)Vin+和負(fù)的輸入信號(hào)Vin—的輸入共模電壓與正的 參考電壓Vref+和負(fù)的參考電壓Vref+的輸入共模電壓大大不同，則有可 能輸出共模電壓變得過(guò)大，或變得過(guò)小。在這種狀況下，運(yùn)算放大器內(nèi)的 晶體管的動(dòng)作區(qū)域離開(kāi)飽和區(qū)域，這肘，不能得到充分的特性。對(duì)此，根據(jù)實(shí)施方式l，與取樣電容相分離地設(shè)置了調(diào)整電容，而通 過(guò)在取樣期間和放大期間中將不同的電壓輸入到第一節(jié)點(diǎn)A和第二節(jié)點(diǎn) B，從而可以抑制實(shí)際輸入到取樣電容的差動(dòng)電壓的共模電壓的改變。通 過(guò)使該共模電壓處于可保證運(yùn)算放大器內(nèi)的晶體管在飽和區(qū)域內(nèi)動(dòng)作的 范圍內(nèi)，而可以良好地保證運(yùn)算放大器的特性。由此，即使不使用共模反饋環(huán)，也可以使輸出共模電壓穩(wěn)定。另外， 由于不使用共模反饋環(huán)，所以不需要考慮該部分的延遲，可以進(jìn)行高速動(dòng) 作。圖3是表示本發(fā)明的實(shí)施方式2的放大電路120的結(jié)構(gòu)的電路圖。實(shí)與實(shí)施方式1的放大電路110的基本結(jié)構(gòu)相同。 下面，說(shuō)明不同點(diǎn)。實(shí)施方式2的放大電路120與實(shí)施方式1的放大電路110相比，為省 略了第二調(diào)整電容C4、第四調(diào)整電容C6、第五開(kāi)關(guān)SW5、第六開(kāi)關(guān)SW6、 第七開(kāi)關(guān)SW7和第八開(kāi)關(guān)SW8的結(jié)構(gòu)，并追加了第九開(kāi)關(guān)SW9和第十 開(kāi)關(guān)SW10的結(jié)構(gòu)。第一調(diào)整電容C3的一端與第一節(jié)點(diǎn)A相連，另一端 與第九開(kāi)關(guān)SW9和第十開(kāi)關(guān)SW10的一端并聯(lián)連接。向第九開(kāi)關(guān)SW9的 另一端施加第一控制電壓VI，向第十開(kāi)關(guān)SW10的另一端施加第二控制 電壓V2。同樣，第三調(diào)整電容C5的一端與第二節(jié)點(diǎn)B相連，另一端與第 九開(kāi)關(guān)SW9和第十開(kāi)關(guān)SW10的一端并聯(lián)連接。第一控制電壓VI和第二控制電壓V2設(shè)置為滿足下述式10所示的關(guān)系。V1—V2二E" (Vin+) + (Vin—) _ (Vref+) + (Vref 一)} …(式10)E是第二變量。第一控制電壓VI是在運(yùn)算放大器OP為自動(dòng)調(diào)零AZ狀態(tài)時(shí)，施加到 第一調(diào)整電容C3和第三調(diào)整電容C5的電壓，第二控制電壓V2是在運(yùn)算 放大器P為放大AMP狀態(tài)時(shí)，施加到第一調(diào)整電容C3和第三調(diào)整電容 C5的電壓。本實(shí)施方式的放大電路120的動(dòng)作與圖2所示的除第五開(kāi)關(guān)SW5 第 八開(kāi)關(guān)SW8的動(dòng)作之外的定時(shí)圖所示的動(dòng)作基本上相同。追加點(diǎn)是在取 樣SMP期間將第九開(kāi)關(guān)SW9控制為接通，將第十開(kāi)關(guān)SW10控制為斷開(kāi)。 在放大AMP期間將第九開(kāi)關(guān)SW9控制為斷開(kāi)，將第十開(kāi)關(guān)SW10控制為 接通。實(shí)施方式2的運(yùn)算放大器OP在放大AMP狀態(tài)時(shí)的第一節(jié)點(diǎn)A的電 位VAamp2如下述式11所示。VAamp2=Vaz+{ (Vref+) — (Vin+) }*C/Cab+E*{ (Vin+) + (Vin —)—(Vref+) + (Vref—) }*D* C/Cab ...(式ll)同樣，實(shí)施方式2的運(yùn)算放大器OP在放大AMP狀態(tài)時(shí)的第二斷開(kāi)B的電位VBamp2由下述式12來(lái)表示。VBamp2 = Vaz+{ (Vref-) — (Vin-) }*C/Cab+E*{ (Vin+) + (Vin—) 一 (Vref+) + (Vref—) }*D* C/Cab …(式12)根據(jù)上述式11和式12，對(duì)實(shí)施方式2的運(yùn)算放大器OP在放大AMP 狀態(tài)時(shí)的第一節(jié)點(diǎn)A的電壓VAamp2和第二節(jié)點(diǎn)B的電位VBamp2進(jìn)行 合計(jì)后的電壓Vsum2由下述式13來(lái)表示。Vsum2二2Vaz十(1—E*D) *{ (Vref+) + (Vref—) 一 (Vin+) + (Vin 一)}*C/Cab ...(式13)對(duì)上述式13所示的總計(jì)出的電壓Vsum2進(jìn)行平均化后的電壓為實(shí)施 方式2的運(yùn)算放大器OP在放大AMP狀態(tài)中的輸入共模電壓Vcm2。若設(shè) 自動(dòng)調(diào)零AZ狀態(tài)的輸入共模電壓Vcm2的理想值是上述式11 13中的自 動(dòng)調(diào)零電壓Vaz，則上述式13中，通過(guò)設(shè)置第一變量D和第二變量E， 使得(E*D) =1，則可以將放大AMP狀態(tài)中的輸入共模電壓Vcm2設(shè)置 為該自動(dòng)調(diào)零電壓Vaz。另外，在想要將輸入共模電壓Vcm2的值設(shè)置為上述自動(dòng)調(diào)零電壓 Vaz之外的值的情況下，也可將(E*D)設(shè)置為1之外的值。另外，在輸 入信號(hào)Vin+、輸入信號(hào)Vin—的值預(yù)先區(qū)分的情況下，可以通過(guò)調(diào)整第 一變量D和第二變量E的至少一個(gè)，從而對(duì)第一控制電壓VI分配電源電 壓，對(duì)第二控制電壓V2分配接地電壓。此時(shí)，不需要設(shè)置電平偏移電路 等，來(lái)生成第一控制電壓V1和第二控制電壓V2，可以簡(jiǎn)化電路。如上所說(shuō)明的，根據(jù)實(shí)施方式2，與實(shí)施方式l相同，可以抑制輸入 共模電壓的變化。因此，即使不使用共模反饋環(huán)，也可使輸出共模電壓穩(wěn) 定。還可進(jìn)行高速動(dòng)作。另外，與實(shí)施方式l的電路結(jié)構(gòu)相比，不需要設(shè) 置第五開(kāi)關(guān)SW5 第八開(kāi)關(guān)SW8，所以可以簡(jiǎn)化電路。另外，若將第一 控制電壓VI和第二控制電壓V2的電壓差設(shè)定得較大，則可以減小調(diào)整 電容的電容值，而可以縮小電路面積。圖4是表示本發(fā)明的實(shí)施方式3的放大電路130的結(jié)構(gòu)的電路圖。實(shí) 施方式3的放大電路130與實(shí)施方式2的放大電路120基本結(jié)構(gòu)相同。下 面，說(shuō)明不同點(diǎn)。實(shí)施方式3的放大電路130是在實(shí)施方式2的放大電路120上添加了 放大器AP的結(jié)構(gòu)。將第一調(diào)整電容C3的一端與第一節(jié)點(diǎn)A相連，將另 一端與放大器AP的輸出端子相連。同樣，第三調(diào)整電容C5的一端與第 二節(jié)點(diǎn)B相連，另一端與放大器AP的輸出端子相連。放大器AP的輸入 端子與第九開(kāi)關(guān)SW9和第十開(kāi)關(guān)SW10的一端并聯(lián)連接。將第一控制電 壓V1施加到第九開(kāi)關(guān)SW9的另一端，將第二控制電壓V2施加到第十開(kāi) 關(guān)SW10的另一端。放大器AP的放大率是E倍。該放大率與第二變量E 對(duì)應(yīng)。實(shí)施方式3的放大電路130的動(dòng)作、第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電 位與實(shí)施方式2的放大電路120相同。如以上所說(shuō)明的，根據(jù)實(shí)施方式3，實(shí)現(xiàn)了與實(shí)施方式2相同的效果。 另外，若很高地設(shè)置放大器AP的放大率E，則可以減小調(diào)整電容的電容 值，可以進(jìn)一步縮小電路面積。圖5是表示本發(fā)明的實(shí)施方式4的放大電路140的結(jié)構(gòu)的電路圖。實(shí) 施方式4的放大電路140與實(shí)施方式1的放大電路IIO基本結(jié)構(gòu)相同。下 面，說(shuō)明不同點(diǎn)。實(shí)施方式4的放大電路140與實(shí)施方式1的放大電路110相比，為省 略了第二調(diào)整電容C4、第四調(diào)整電容C6、第五開(kāi)關(guān)SW5、第六開(kāi)關(guān)SW6、 第七開(kāi)關(guān)SW7和第八開(kāi)關(guān)SW8的結(jié)構(gòu)。并且，代替第一調(diào)整電容C3而 設(shè)置了第一虛擬開(kāi)關(guān)10，代替第三調(diào)整電容C5而設(shè)置了第二虛擬開(kāi)關(guān)12。第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12使用CMOS (Complementary Metal Oxide Semiconductor互補(bǔ)性氧化金屬半導(dǎo)體)開(kāi)關(guān)。CMOS開(kāi)關(guān)通 過(guò)組合N溝道MOSFET和P溝道MOSFET來(lái)構(gòu)成。向N溝道MOSFET 的柵極端子輸入第一時(shí)鐘信號(hào)CLK，向P溝道MOSFET的柵極端子輸入 反轉(zhuǎn)該第一時(shí)鐘信號(hào)CLK的相位后的第一反相時(shí)鐘信號(hào)CLKb。在CMOS 開(kāi)關(guān)的接通狀態(tài)下，在柵極一溝道之間產(chǎn)生電容。第一虛擬開(kāi)關(guān)10的源極端子和漏極端子都與連接第一取樣電容C1和 運(yùn)算放大器OP的正相輸入端子的信號(hào)線相連。同樣，第二虛擬開(kāi)關(guān)12 的源極端子和漏極端子都與連接第二取樣電容C2和運(yùn)算放大器OP的反 相輸入端子的信號(hào)線相連。下面，說(shuō)明實(shí)施方式4的放大電路140的動(dòng)作。圖6是說(shuō)明實(shí)施方式4的放大電路140的動(dòng)作用的定時(shí)圖。圖6中， 上面第一行表示放大電路140的狀態(tài)，交替重復(fù)取樣SMP期間和放大AMP 期間。在下面的說(shuō)明中，將第一時(shí)鐘信號(hào)CLK和第一反相時(shí)鐘信號(hào)CLKb 的高電平設(shè)置為電源電壓，將低電平設(shè)置為接地電壓。取樣SMP期間中，運(yùn)算放大器OP為自動(dòng)調(diào)零AZ狀態(tài)。將第一時(shí)鐘 信號(hào)CLK控制為低電平Low，將第一反相時(shí)鐘信號(hào)CLKb控制為高電平 High。將第一開(kāi)關(guān)SW1和第三開(kāi)關(guān)SW3控制為接通，而將第二開(kāi)關(guān)SW2 和第四開(kāi)關(guān)SW4控制為斷開(kāi)。為了向N溝道MOSFET的柵極端子輸入低 電平Low，向P溝道MOSFET的柵極端子輸入高電平High，而將第一虛 擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12控制為斷開(kāi)。放大AMP期間中，運(yùn)算放大器OP為放大AMP狀態(tài)。將第一時(shí)鐘信 號(hào)CLK控制為高電平High，將第一反相時(shí)鐘信號(hào)CLKb控制為低電平 Low。將第一開(kāi)關(guān)SW1和第三開(kāi)關(guān)SW3控制為斷幵，將第二開(kāi)關(guān)SW2 和第四開(kāi)關(guān)SW4控制為接通。為了向N溝道MOSFET的柵極端子輸入高 電平High，向P溝道MOSFET的柵極端子輸入低電平Low，而將第一虛 擬開(kāi)關(guān)10和第二虛擬幵關(guān)12控制為接通。在由CMOS開(kāi)關(guān)構(gòu)成的第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的接通狀 態(tài)下，在CMOS開(kāi)關(guān)的柵極一溝道之間產(chǎn)生電容。因此，受到輸入到柵極 端子的時(shí)鐘信號(hào)的影響，而從溝道向源極端子和漏極端子傳送該影響。例 如，在輸入到P溝道MOSFET的柵極端子的時(shí)鐘信號(hào)從高電平High轉(zhuǎn)移 到低電平Low時(shí)，雖然最初沒(méi)有形成溝道，但是慢慢形成了溝道。這是， 隨著柵極端子電壓降低，源極端子和漏極端子的電壓也受到該影響而降 低。首先，考慮由CMOS開(kāi)關(guān)構(gòu)成的第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12 接通的情況。在第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位較低的情況下，構(gòu)成第 一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的N溝道MOSFET接通的期間變長(zhǎng)。 在CMOS開(kāi)關(guān)接通的情況下，由于柵極一溝道之間產(chǎn)生電容，所以受到柵 極端子電壓的影響，第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位升高。另一方面，在第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位較高的情況下，構(gòu)成13第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的P溝道MOSFET接通的期間變長(zhǎng)。 在CMOS開(kāi)關(guān)接通的期間，由于柵極一溝道之間產(chǎn)生電容，所以受到柵極 端子電壓的影響，第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位升高。接著，考慮由CMOS開(kāi)關(guān)構(gòu)成的第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12 斷開(kāi)的情況。在第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位較低的情況下，構(gòu)成第 一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的N溝道MOSFET接通的期間變長(zhǎng)。 在CMOS開(kāi)關(guān)接通的期間，由于在柵極一溝道之間發(fā)生電容，所以受到柵 極端子電壓的影響，第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位降低。另一方面，第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位較高的情況下，構(gòu)成第 一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的P溝道MOSFET接通的期間變長(zhǎng)。 在CMOS開(kāi)關(guān)接通的期間，由于在柵極一溝道間產(chǎn)生電容，所以受到柵極 端子電壓的影響，第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B的電位降低。另外，在可預(yù)測(cè)取樣SMP期間和放大AMP期間中的第一節(jié)點(diǎn)A和 第二節(jié)點(diǎn)B的電位的情況下，為了補(bǔ)償輸入信號(hào)Vin的共模電壓和參考電 壓Vref的共模電壓的偏差，需要算出必要的電容值。并且，可以將具有該 算出的電容值的電容與第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B相連。為了使上述柵極 一溝道間電容作為該電容起作用，而調(diào)整第一虛擬開(kāi)關(guān)IO和第二虛擬開(kāi) 關(guān)12的種類(lèi)、大小和第一時(shí)鐘信號(hào)CLK和第一反相時(shí)鐘信號(hào)CLKb向柵 極端子的輸入定時(shí)的至少一個(gè)以上。另外，在調(diào)整第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的大小的情況下， 最好通過(guò)溝道程度L，而不是通過(guò)溝道寬度W來(lái)進(jìn)行調(diào)整。若增加溝道寬 度W，則邊際(fringing)電容增大，容易產(chǎn)生偏差。與此相對(duì)，若增大 溝道程度L來(lái)調(diào)整柵極一溝道間電容，則可以形成很難產(chǎn)生偏差的電容。如上所說(shuō)明的，根據(jù)實(shí)施方式4，通過(guò)設(shè)置虛擬開(kāi)關(guān)，可以抑制輸入 共模電壓的變化。因此，即使不使用共模反饋環(huán)，也可穩(wěn)定輸出共模電壓。 另外，還可進(jìn)行高速動(dòng)作。圖7是表示本發(fā)明的實(shí)施方式5的放大電路150的結(jié)構(gòu)的電路圖。實(shí) 施方式5的放大電路150與實(shí)施方式4的放大電路140的基本結(jié)構(gòu)相同。 下面說(shuō)明不同點(diǎn)。實(shí)施方式5的放大電路150是在實(shí)施方式4的放大電路140上添加了第一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16的結(jié)構(gòu)。通過(guò)使第一短路開(kāi)關(guān)14接 通，而可以使運(yùn)算放大器OP的正相輸入端子和正相輸出端子短路。通過(guò)使第二短路開(kāi)關(guān)16接通，可以使運(yùn)算放大器OP的反相輸入端子和反相輸 出端子短路。即，若第一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16接通，則運(yùn)算放 大器OP變?yōu)閱挝辉鲆婢彌_狀態(tài)，而可產(chǎn)生自動(dòng)調(diào)零AZ狀態(tài)。第一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16使用CMOS開(kāi)關(guān)，向構(gòu)成CMOS 開(kāi)關(guān)的P溝道MOSFET的柵極輸入第一反相時(shí)鐘信號(hào)CLKb，向N溝道 MOSFET的柵極端子輸入第一時(shí)鐘信號(hào)CLK。輸入到第一短路開(kāi)關(guān)14和 第二短路開(kāi)關(guān)16的N溝道MOSFET和P溝道MOSFET的柵極端子的時(shí) 鐘信號(hào)和輸入到第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的N溝道MOSFET 和P溝道MOSFET的柵極端子的時(shí)鐘信號(hào)反相。實(shí)施方式4的放大電路140中，在取樣SMP期間，第一短路開(kāi)關(guān)14 和第二短路開(kāi)關(guān)16處于接通狀態(tài)，第一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16 產(chǎn)生柵極一溝道間電容。為了轉(zhuǎn)移到放大AMP期間，若第一短路開(kāi)關(guān)14 和第二短路開(kāi)關(guān)16斷開(kāi)，則產(chǎn)生溝道電荷注入噪聲和時(shí)鐘饋通噪聲。放大AMP期間中，第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12變?yōu)榻油?態(tài)，而產(chǎn)生柵極一溝道間電容。因該溝道一柵極間電容的影響，抵消了第 一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16斷開(kāi)時(shí)流出的電荷。相反，若假定從第 一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16向運(yùn)算放大器OP的輸入端子和輸出端 子平均釋放一半電荷，則流入向第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B釋放的電荷的 一半。若將第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的大小設(shè)計(jì)為第一短路開(kāi) 關(guān)M和第二短路開(kāi)關(guān)16的大小的一半，則可以彼此抵消流入到第一節(jié)點(diǎn) A和第二節(jié)點(diǎn)B的電荷。這樣，實(shí)施方式5的第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12具有抵消從 第一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16產(chǎn)生的噪聲成分的作用。使該第一短 路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16兼有如實(shí)施方式4中所說(shuō)明的抑制輸入共模 電壓的變化用的作用。因此，第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12的大小 可以不是第一短路開(kāi)關(guān)14和第二短路開(kāi)關(guān)16的大小的一半，可設(shè)置為與 所需的柵極一溝道間電容的大小相對(duì)應(yīng)的值。如以上所說(shuō)明的，根據(jù)實(shí)施方式5，實(shí)現(xiàn)了與實(shí)施方式4相同的效果。另外，由于可以使用抵消從運(yùn)算放大器的短路開(kāi)關(guān)產(chǎn)生的噪聲用的現(xiàn)有的 虛擬開(kāi)關(guān)，所以可以有效利用現(xiàn)有的結(jié)構(gòu)。圖8是表示本發(fā)明的實(shí)施方式6的放大電路160的結(jié)構(gòu)的電路圖。實(shí)施方式6的放大電路160是在實(shí)施方式4的放大電路140上添加了第三虛 擬開(kāi)關(guān)11和第四虛擬開(kāi)關(guān)13的結(jié)構(gòu)。實(shí)施方式4中，以存在多種輸入到 第一取樣電容Cl和第二取樣電容C2的輸入信號(hào)Vin和參考電壓Vref為 前提。第三虛擬開(kāi)關(guān)11和第四虛擬開(kāi)關(guān)13也使用CMOS開(kāi)關(guān)。向N溝 道MOSFET的柵極端子輸入第二時(shí)鐘信號(hào)CLK2，向P溝道MOSFET的 柵極端子輸入反轉(zhuǎn)該第二時(shí)鐘信號(hào)CLK2的相位的第二反相時(shí)鐘信號(hào)。第三虛擬開(kāi)關(guān)11和第四虛擬開(kāi)關(guān)13與第一虛擬開(kāi)關(guān)10和第二虛擬 開(kāi)關(guān)12同樣連接。即，第三虛擬開(kāi)關(guān)11的源極端子和漏極端子都與連接 第一取樣電容Cl和運(yùn)算放大器OP的正相輸入端子的信號(hào)線相連。同樣， 第四虛擬開(kāi)關(guān)13的源極端子和漏極端子都與連接第二取樣電容C2和運(yùn)算 放大器OP的反相輸入端子的信號(hào)線相連。第三虛擬開(kāi)關(guān)11和第四虛擬開(kāi)關(guān)13、第一虛擬開(kāi)關(guān)IO和第二虛擬開(kāi) 關(guān)12被設(shè)計(jì)為大小和時(shí)鐘信號(hào)的振幅電平的至少一個(gè)不同。因此，可以 使第三虛擬開(kāi)關(guān)11和第四虛擬開(kāi)關(guān)13上產(chǎn)生的柵極一溝道間電容的電容 值與第一虛擬開(kāi)關(guān)10和第二虛擬開(kāi)關(guān)12上產(chǎn)生的柵極一溝道間電容的電 容值不同?？筛鶕?jù)輸入到第一取樣電容C1和第二取樣電容C2的輸入信號(hào) Vin和參考電壓Vref的種類(lèi)，來(lái)選擇虛擬開(kāi)關(guān)。另外，圖8中假定兩種輸入，設(shè)置了兩種虛擬開(kāi)關(guān)，但是在假定三種 以上的輸入的情況下，可以設(shè)置三種以上的虛擬開(kāi)關(guān)。如以上所說(shuō)明的，根據(jù)實(shí)施方式6，實(shí)現(xiàn)了與實(shí)施方式4相同的效果。 另外，對(duì)于取樣電容有多種輸入的結(jié)構(gòu)，也可有效對(duì)應(yīng)。圖9是表示本發(fā)明的實(shí)施方式7的放大電路170的結(jié)構(gòu)的電路圖。實(shí) 施方式7的放大電路170與實(shí)施方式1的放大電路110基本結(jié)構(gòu)相同。下 面，說(shuō)明不同點(diǎn)。實(shí)施方式7的放大電路170中，第一調(diào)整電容C3、第二調(diào)整電容C4、 第三調(diào)整電容C5和第四調(diào)整電容C6不與第一取樣電容Cl和第二取樣電 容C2的運(yùn)算放大器OP側(cè)、即輸出側(cè)的端子相連，而與輸入側(cè)的端子相連。圖10是說(shuō)明實(shí)施方式7的放大電路170的動(dòng)作用的定時(shí)圖。圖10中， 上面第一行表示放大電路110的狀態(tài)，交替重復(fù)取樣SMP期間和放大AMP 期間。但是，將對(duì)取樣SMP期間的終止定時(shí)的瞬間值進(jìn)行取樣后不進(jìn)行 放大而僅僅保持取樣值的保持期間插入到取樣SMP期間和放大AMP期間 之間。取樣SMP期間中，自動(dòng)放大器OP為自動(dòng)調(diào)零AZ狀態(tài)。第一開(kāi)關(guān) SW1和第三開(kāi)關(guān)SW3被控制為接通。第二開(kāi)關(guān)SW2和第四開(kāi)關(guān)SW4被 控制為維持從放大AMP期間起的斷開(kāi)狀態(tài)。另外，將第五開(kāi)關(guān)SW5和第 七開(kāi)關(guān)SW7控制為斷開(kāi)，將第六開(kāi)關(guān)SW6和第八開(kāi)關(guān)SW8控制為接通。第一取樣電容Cl對(duì)取樣SMP期間的終止定時(shí)中的正的輸入信號(hào)Vin 十進(jìn)行取樣，而存儲(chǔ)Clv(Vaz— (Vin+) }的電荷。第二取樣電容C2對(duì) 取樣SMP期間的終止定時(shí)中的負(fù)的輸入信號(hào)Vin —進(jìn)行取樣，而存儲(chǔ) C2v(Vaz— (Vin—) }的電荷。第一調(diào)整電容C3將正的參考電壓Vref十 施加到輸入側(cè)端子，將正的輸入信號(hào)Vin+施加到第一取樣電容Cl側(cè)端 子，而存儲(chǔ)C3v( (Vref+) — (Vref+) }的電荷。第二調(diào)整電容C4將負(fù) 的參考電壓Vref—施加到輸入側(cè)端子，將負(fù)的輸入信號(hào)Vin—輸入到第一 取樣電容C1側(cè)端子，而存儲(chǔ)C4v( (Vin—) — (Vref—) }的電荷。第三 調(diào)整電容C5將正的參考電壓Vref+輸入到輸入側(cè)端子，將正的輸入信號(hào) Vin+輸入到第二取樣電容C2側(cè)端子，而存儲(chǔ)C5v{ (Vin+) — (Vref+) } 的電荷。第四調(diào)整電容C6將負(fù)的參考電壓Vref—施加到輸入側(cè)端子，將 負(fù)的輸入信號(hào)Vin—施加到第二取樣電容C2側(cè)端子，而存儲(chǔ)C6v{ (Vin 一)_ (Vref—) }的電荷。在從取樣SMP期間向放大AMP期間轉(zhuǎn)移之前，轉(zhuǎn)移到保持期間。將 第一開(kāi)關(guān)SW1和第三開(kāi)關(guān)SW3控制為斷開(kāi)，將第二開(kāi)關(guān)SW2和第四開(kāi) 關(guān)SW4控制為接通。即使取樣SMP期間結(jié)束，也控制為第五開(kāi)關(guān)SW5 和第七開(kāi)關(guān)SW7維持?jǐn)嚅_(kāi)狀態(tài)，第六開(kāi)關(guān)SW6和第八開(kāi)關(guān)SW8維持接 通狀態(tài)。第一取樣電容C1和第二取樣電容C2以保持取樣值不變的方式等待放 大AMP期間的開(kāi)始。這時(shí)，第一調(diào)整電容C3和第二調(diào)整電容C4中存儲(chǔ)的電荷流入到第三節(jié)點(diǎn)AA，從而調(diào)整第一取樣電容Cl的輸入側(cè)端子電壓。同樣，第三調(diào)整電容C5和第四調(diào)整電容C6中存儲(chǔ)的電荷流入到第四 節(jié)點(diǎn)BB，從而調(diào)整第二取樣電容C2的輸入側(cè)端子電壓。放大AMP期間中，運(yùn)算放大器OP為放大AMP狀態(tài)?？刂茷榈谝婚_(kāi) 關(guān)SW1和第三開(kāi)關(guān)SW3維持?jǐn)嚅_(kāi)狀態(tài)。第二開(kāi)關(guān)SW2和第四開(kāi)關(guān)SW4 斷開(kāi)。另外，控制第五開(kāi)關(guān)SW5和第七開(kāi)關(guān)SW7為接通，第六開(kāi)關(guān)SW6 和第八開(kāi)關(guān)SW8為斷開(kāi)。第三節(jié)點(diǎn)AA和第四節(jié)點(diǎn)BB為浮置狀態(tài)。如上所說(shuō)明的，根據(jù)實(shí)施方式7，即使不是在取樣電容的輸出側(cè)，而 在輸入側(cè)連接調(diào)整電容，也可實(shí)現(xiàn)與實(shí)施方式1相同的效果。以上，以實(shí)施方式為基礎(chǔ)說(shuō)明了本發(fā)明。但是本領(lǐng)域內(nèi)普通技術(shù)人員 應(yīng)理解實(shí)施方式僅是示例，這些各構(gòu)成要素和各處理流程的組合可以有各 種變形例，而這種變形例也處于本發(fā)明的范圍中。所有實(shí)施方式1 7的放大電路110 170可適用于放大器和比較器的 預(yù)放大部。進(jìn)一步，還可適用于取樣與保持電路、四則運(yùn)算電路、微分電 路、積分電路、濾波電路等的輸入級(jí)等。另外，實(shí)施方式4 6中，作為虛擬開(kāi)關(guān)，說(shuō)明了使用CMOS開(kāi)關(guān)的 例子。在這方面，若第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B所假定的電位和時(shí)鐘信號(hào) CLK的振幅電平的關(guān)系中，是N溝道MOSFET正常動(dòng)作的范圍，則可以 僅使用N溝道MOSFET，而不是CMOS開(kāi)關(guān)。對(duì)于P溝道MOSFET也相 同，也可僅使用P溝道MOSFET，而不是CMOS開(kāi)關(guān)。這時(shí)，可以縮小 電路面積。18
權(quán)利要求
1.一種放大電路，包括運(yùn)算放大器，其具有差動(dòng)輸入端子；取樣電容，分別與所述差動(dòng)輸入端子相連，并對(duì)輸入信號(hào)進(jìn)行取樣；和調(diào)整電容，其在所述取樣電容的一端上與所述取樣電容并聯(lián)連接，對(duì)向所述運(yùn)算放大器輸入的差動(dòng)輸入電壓的共模電壓進(jìn)行調(diào)整。
2. 根據(jù)權(quán)利要求l所述的放大電路，其特征在于， 所述調(diào)整電容包含源極端子和漏極端子與連接所述運(yùn)算放大器和所述取樣電容的路徑相連的MOS開(kāi)關(guān)的柵極一溝道間電容。
3. 根據(jù)權(quán)利要求2所述的放大電路，其特征在于，所述MOS開(kāi)關(guān)，在該放大電路的放大期間接通而產(chǎn)生所述柵極一溝 道間電容，在該放大電路的取樣期間斷開(kāi)而使所述柵極一溝道間電容消 除。
4. 根據(jù)權(quán)利要求3所述的放大電路，其特征在于， 還具備短路開(kāi)關(guān)，其使所述運(yùn)算放大器的輸出端子和輸入端子短路； 所述MOS開(kāi)關(guān)通過(guò)使所述短路開(kāi)關(guān)斷開(kāi)，從而利用所述柵極一溝道間電容來(lái)抵消向所述路徑釋放的電荷，同時(shí)調(diào)整所述路徑的電位。
5. 根據(jù)權(quán)利要求l所述的放大電路，其特征在于，所述調(diào)整電容的一 端與連接所述運(yùn)算放大器和所述取樣電容的路徑相連，在該放大電路的放 大期間和取樣期間將不同的電壓輸入到所述調(diào)整電容的另一端。
6. 根據(jù)權(quán)利要求5所述的放大電路，其特征在于， 所述取樣電容在所述放大期間內(nèi)被輸入?yún)⒖茧妷海?對(duì)所述調(diào)整電容的另一端，在所述放大期間輸入所述輸入信號(hào)，在所述取樣期間輸入所述參考電壓。
全文摘要
本發(fā)明提供一種放大電路，其中在運(yùn)算放大器(OP)的差動(dòng)輸入端子上分別連接取樣電容(C1、C2)。取樣電容(C1、C2)對(duì)輸入信號(hào)進(jìn)行取樣。虛擬開(kāi)關(guān)(10、12)的源極端子和漏極端子與連接運(yùn)算放大器OP和取樣電容(C1、C2)的路徑相連，通過(guò)柵極-漏極間電容來(lái)調(diào)整與運(yùn)算放大器(OP)對(duì)應(yīng)的差動(dòng)輸入電壓的共模電壓。因此可以解決若不使用共模反饋環(huán)、則運(yùn)算放大器的共模電壓容易改變的問(wèn)題。
文檔編號(hào)H03F3/45GK101262206SQ200810083460
公開(kāi)日2008年9月10日 申請(qǐng)日期2008年3月7日 優(yōu)先權(quán)日2007年3月8日
發(fā)明者和田淳, 小林重人 申請(qǐng)人:三洋電機(jī)株式會(huì)社