專利名稱：放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及放大電路，特別涉及全數(shù)字方式的D級功率放大電路。
背景技術(shù)：
以往，在數(shù)字音頻技術(shù)中，一般使用D/A轉(zhuǎn)換電路將以PCM方式編碼化后的數(shù)字音頻數(shù)據(jù)(以下稱為PCM數(shù)據(jù))轉(zhuǎn)換為模擬信號。此外，在使用這樣生成的模擬信號驅(qū)動揚(yáng)聲器時，一般在功率放大器(power amplifier)中對該模擬信號進(jìn)行功率放大。
此外，近年來，作為在音頻頻帶中使用的D/A轉(zhuǎn)換電路，廣泛利用Δ∑調(diào)制方式。進(jìn)而，作為功率放大器，一般是B級輸出級結(jié)構(gòu)的模擬放大器，但是，在謀求功率效率的用途中，多是使用利用了D級輸出結(jié)構(gòu)的功率放大器(以下稱為D級功率放大器)。
在這樣的D級功率放大器中，多是使用將模擬輸入轉(zhuǎn)換為脈沖寬度調(diào)制(Pulse Width Modulation以下稱為PWM)后的二值數(shù)據(jù)的方式(例如參照以下示出的專利文獻(xiàn)1)。但是，在利用了Δ∑調(diào)制方式的D/A轉(zhuǎn)換電路中，對輸出信號進(jìn)行脈沖寬度調(diào)制(PWM處理)的情況較多。以下，將這樣的PWM處理后的輸出信號稱為PWM信號。利用該P(yáng)WM信號作為驅(qū)動D級功率放大器的輸出級用的信號(以下稱為驅(qū)動信號)，由此，也能夠構(gòu)成全數(shù)字方式的D級功率放大器(例如參照以下所示的專利文獻(xiàn)2)。由于這樣的全數(shù)字方式的D級功率放大器不需要在信號處理的途中經(jīng)過模擬信號，故可簡化電路。
專利文獻(xiàn)1日本專利公開特開2004-312594號公報專利文獻(xiàn)2日本專利公開特開2005-86611號公報但是，由于在以往的D級功率放大器中，作為最終輸出信號的模擬信號的音頻頻帶下的振幅，由Δ∑調(diào)制后的信號與向D級輸出級供給的電源電壓VDD之積來提供，所以存在電源電壓VDD的變動影響模擬信號的問題。
為了解決這樣的問題，需要抑制電源電壓VDD的變動。作為用于此的電源穩(wěn)定化電路，一般考慮串聯(lián)調(diào)節(jié)器和開關(guān)式調(diào)節(jié)器。但是，對于串聯(lián)調(diào)節(jié)器來說，供給電壓與輸出電壓之差成為功率損失。為此，產(chǎn)生了功率效率降低的問題。此外，開關(guān)式調(diào)節(jié)器雖然功率效率高，但是卻需要使用線圈。為此，還存在安裝體積以及重量增大的問題。根據(jù)這樣的理由，使用串聯(lián)調(diào)節(jié)器或者開關(guān)式調(diào)節(jié)器等，在要求較高的功率效率或者安裝體積以及重量的降低等的設(shè)備、例如便攜設(shè)備中是不合適的。
另外，在如上所述的專利文獻(xiàn)1中，公開了在模擬方式的D級功率放大器中防止輸出信號受電源電壓VDD的變動的影響的技術(shù)。但是，由于模擬方式的D級功率放大器與數(shù)字方式的D級功率放大器在電路結(jié)構(gòu)上不同，所以不能將專利文獻(xiàn)1的技術(shù)應(yīng)用于數(shù)字方式的D級功率放大器中。
此外，在如上所述的專利文獻(xiàn)2中公開了如下技術(shù)將輸出信號與預(yù)定的參照信號進(jìn)行比較，根據(jù)該比較結(jié)果對PCM數(shù)據(jù)進(jìn)行反饋校正，由此，防止輸出信號受電源電壓VDD的變動的影響。但是，在該技術(shù)中，由于需要構(gòu)成包含Δ∑調(diào)制電路的比較大的反饋回路，所以存在延遲較大、難以實(shí)現(xiàn)穩(wěn)定工作的問題。

發(fā)明內(nèi)容
因此，本發(fā)明是鑒于上述問題而作成的，其目的在于提供一種可防止輸出信號受電源電壓VDD的變動的影響并且可抑制功率損失、安裝體積、重量的增加且可穩(wěn)定工作的數(shù)字方式的放大電路。
為達(dá)到此目的，本發(fā)明的放大電路構(gòu)成為具有第一時鐘生成電路，生成第一時鐘，該第一時鐘的頻率依賴于電源電壓的電壓電平；以及脈沖寬度調(diào)制電路，基于第一時鐘生成具有與數(shù)據(jù)成比例的時間寬度的信號。
通過使第一時鐘的頻率依賴于電源電壓的電壓電平，能夠使基于第一時鐘生成的信號的時間寬度依賴于電源電壓的電壓電平。因此，例如在電源電壓的電壓電平降低時，通過使第一時鐘的頻率降低，可增寬信號的時間寬度。此時，通過針對電源電壓的變動調(diào)整第一時鐘的頻率變動的量以使電源電壓與信號的時間寬度相乘后的值保持恒定，從而可將例如設(shè)置在脈沖寬度調(diào)制電路的后級并基于電源電壓進(jìn)行工作的驅(qū)動電路(輸出驅(qū)動器等)的輸出信號的平均電壓保持恒定。其結(jié)果是，可防止輸出信號受電源電壓的變動的影響。此外，在本發(fā)明中，由于不需要開關(guān)式調(diào)節(jié)器或串聯(lián)調(diào)節(jié)器等，所以可抑制功率損失或者安裝體積或者重量等的增加。進(jìn)而，在本發(fā)明中，由于不需要構(gòu)成包含Δ∑調(diào)制電路的比較大的反饋回路，所以可抑制延遲，由此，可實(shí)現(xiàn)穩(wěn)定的工作。
此外，本發(fā)明的放大電路構(gòu)成為具有第一脈沖寬度調(diào)制電路，基于預(yù)定時鐘來生成具有與第一數(shù)據(jù)成比例的時間寬度的第一信號；第二脈沖寬度調(diào)制電路，基于預(yù)定時鐘來生成具有與第二數(shù)據(jù)成比例的時間寬度的第二信號；誤差積分電路，輸出對第一值和第二值之差進(jìn)行積分后的第三值，該第一值是將與電源電壓成比例的第一電流和第一信號的時間寬度相乘后的值，該第二值是將不依賴于電源電壓的第二電流和第二信號的時間寬度相乘后的值；以及校正電路，在第三值超過第一預(yù)定值時或者第三值低于第二預(yù)定值時，校正第二數(shù)據(jù)，生成第一數(shù)據(jù)。
與電源電壓成比例的第一電流和第一信號的時間寬度相乘后的第一值，表示從設(shè)置在第一脈沖寬度調(diào)制電路后級的驅(qū)動電路(輸出驅(qū)動器等)實(shí)際輸出的輸出信號的電流量。此外，不依賴于電源電壓的第二電流與第二信號的時間寬度相乘后的第二值，表示電源電壓的電壓電平處于通常狀態(tài)時從設(shè)置在第一脈沖寬度調(diào)制電路后級的驅(qū)動電路(輸出驅(qū)動器等)實(shí)際輸出的輸出信號的電流量。因此，求出這兩個值之差，對其進(jìn)行積分后的第三值超過或者低于某一定量時，基于此對第二數(shù)據(jù)進(jìn)行校正，由此，可將例如設(shè)置在第一脈沖寬度調(diào)制電路后級并基于電源電壓進(jìn)行工作的驅(qū)動電路(輸出驅(qū)動器等)的輸出信號的平均電壓保持恒定。其結(jié)果是，在本發(fā)明中，不需要開關(guān)式調(diào)節(jié)器或者串聯(lián)調(diào)節(jié)器等，可抑制功率損失或者安裝體積或者重量等的增加。進(jìn)而，由于在本發(fā)明中，不需要構(gòu)成包含Δ∑調(diào)制電路的較大的反饋回路，所以可抑制延遲，由此，可實(shí)現(xiàn)穩(wěn)定的工作。
按照本發(fā)明，能夠?qū)崿F(xiàn)一種可防止輸出信號受電源電壓VDD的變動的影響并且可抑制功率損失、安裝體積、重量的增加且可穩(wěn)定工作的數(shù)字方式的放大電路。


圖1是表示本發(fā)明實(shí)施例1的放大器100的結(jié)構(gòu)的框圖。
圖2是本發(fā)明實(shí)施例1的放大器100中各信號的工作波形圖，是電源電壓VDD表示通常的電壓電平時的工作波形圖。
圖3是本發(fā)明實(shí)施例1的放大器100中各信號的工作波形圖，是電源電壓VDD變得比通常的電壓電平高時的工作波形圖。
圖4是本發(fā)明實(shí)施例1的放大器100中各信號的工作波形圖，是電源電壓VDD變得比通常的電壓電平低時的工作波形圖。
圖5是表示本發(fā)明實(shí)施例2的放大器200的結(jié)構(gòu)的框圖。
圖6是表示本發(fā)明實(shí)施例2的脈沖寬度調(diào)制電路230的結(jié)構(gòu)例的框圖。
圖7是表示本發(fā)明實(shí)施例2的脈沖寬度調(diào)制電路230中誤差積分電路232的結(jié)構(gòu)例的電路圖。
圖8中，(a)是表示圖7中第一電流源232-1的結(jié)構(gòu)例的電路圖，(b)是表示圖7中第二電流源232-3的結(jié)構(gòu)例的電路圖。
圖9是本發(fā)明實(shí)施例2的放大器200中各信號的工作波形圖。
具體實(shí)施例方式
下面，與附圖一起對實(shí)施本發(fā)明用的優(yōu)選方式進(jìn)行詳細(xì)說明。
實(shí)施例1首先，使用附圖對本發(fā)明實(shí)施例1進(jìn)行詳細(xì)說明。另外，在本實(shí)施例中，舉例說明基于具有反相關(guān)系的兩個PWM信號進(jìn)行工作的全數(shù)字方式的D級放大電路100(以下只稱為放大器100)，但是，本發(fā)明并不限于此，也可以是基于單一的PWM信號進(jìn)行工作的全數(shù)字方式的D級放大電路。
圖1是表示本實(shí)施例的放大器100的框圖。圖2到圖4是放大器100中的各信號的工作波形圖。另外，圖2是電源電壓VDD表示通常的電壓電平時的工作波形圖，圖3是電源電壓VDD變?yōu)楸韧ǔ５碾妷弘娖礁邥r的工作波形圖，圖4是電源電壓VDD變?yōu)楸韧ǔ５碾妷弘娖降蜁r的工作波形圖。
·整體結(jié)構(gòu)首先，對本實(shí)施例的放大器100的整體結(jié)構(gòu)進(jìn)行說明。如圖1所示，放大器100除了具有定時控制電路110、超取樣(over sample)/Δ∑調(diào)制電路120、脈沖寬度調(diào)制電路130、輸出驅(qū)動器140之外，還具有壓控振蕩器(Voltage Controlled Oscillator以下稱為VCO)160、VCO控制電壓發(fā)生電路170和VCO振蕩控制電路180，使用來自輸出驅(qū)動器140的輸出信號AMPOUTP以及AMPOUTN對揚(yáng)聲器150進(jìn)行驅(qū)動。
在該結(jié)構(gòu)中，定時控制電路110(第二時鐘生成電路)從外部電路輸入系統(tǒng)時鐘(第三時鐘)，以預(yù)定的分頻比對其進(jìn)行分頻，由此，生成n*fs時鐘(第二時鐘)。所生成的n*fs時鐘分別輸入到后述的脈沖寬度調(diào)制電路130和VCO振蕩控制電路180。另外，n*fs時鐘是指用于規(guī)定脈沖寬度調(diào)制電路130所輸出的PWM信號PWMOUTP以及PWMOUTN的一個周期(以下稱為超取樣周期)的信號。如后述，該n*fs時鐘具有PWM時鐘的預(yù)定周期以上的周期。
超取樣/Δ∑調(diào)制電路120從外部電路輸入PCM數(shù)據(jù)和系統(tǒng)時鐘。此外，超取樣/Δ∑調(diào)制電路120以輸入的系統(tǒng)時鐘提高PCM數(shù)據(jù)的取樣頻率之后，通過對其進(jìn)行Δ∑調(diào)制從而進(jìn)行量化。由此，將PCM數(shù)據(jù)轉(zhuǎn)換為PWM數(shù)據(jù)。將由此生成的PWM數(shù)據(jù)輸入到脈沖寬度調(diào)制電路130中。
脈沖寬度調(diào)制電路130除了如上所述的n*fs時鐘與PWM數(shù)據(jù)之外，還輸入VCO160的振蕩信號作為PWM時鐘。另外，PWM時鐘是指脈沖寬度調(diào)制電路130的工作頻率。脈沖寬度調(diào)制電路130基于輸入的PWM時鐘、PWM數(shù)據(jù)和n*fs時鐘，以預(yù)定的周期生成具有與PWM數(shù)據(jù)成比例的脈沖寬度(時間寬度)的PWM信號PWMOUTP以及PWMOUTN，將其輸入給后級的輸出驅(qū)動器140。這樣，脈沖寬度調(diào)制電路130基于PWM時鐘生成具有與PWM數(shù)據(jù)成比例的時間寬度的PWM信號PWMOUTP以及PWMOUTN。
輸出驅(qū)動器140是用于驅(qū)動后級的揚(yáng)聲器150等的電路。該輸出驅(qū)動器140將從脈沖寬度調(diào)制電路130輸入的PWM信號PWMOUTP以及PWMOUTN轉(zhuǎn)換為電流信號之后進(jìn)行放大，由此，生成用于驅(qū)動后級的揚(yáng)聲器150的驅(qū)動信號AMPOUTP以及AMPOUTN。
此外，如上所述，VCO160是用于生成成為脈沖寬度調(diào)制電路130的工作頻率的PWM時鐘(第一時鐘)的振蕩單元。VCO160基于從后述的VCO控制電壓發(fā)生電路170輸入的控制電壓進(jìn)行振蕩，將其作為PWM時鐘向脈沖寬度調(diào)制電路130輸出。這樣，在本實(shí)施例中，使得由n*fs時鐘規(guī)定的超取樣頻率和用于生成PWM信號PWMOUTP以及PWMOUTN的PWM時鐘的頻率做成獨(dú)立的頻率。由此，可不依賴于系統(tǒng)時鐘等來自外部的時鐘地對PWM信號PWMOUTP以及PWMOUTN的脈沖寬度進(jìn)行調(diào)制。
VCO控制電壓發(fā)生電路170是生成以目標(biāo)頻率使VCO160進(jìn)行振蕩用的控制電壓的電路。VCO控制電壓發(fā)生電路170輸入作為輸出驅(qū)動器140的工作電力的電源電壓VDD，基于此生成控制電壓。即，VCO控制電壓發(fā)生電路170生成具有與電源電壓VDD的電壓電平成比例的電壓電平的控制電壓。因此，從VCO160輸出的PWM時鐘的周期與電源電壓VDD的變動連動地進(jìn)行變動。例如，電源電壓VDD比通常的電壓電平低時，VCO控制電壓發(fā)生電路170減少施加在VCO160上的控制電壓的電壓電平，從而降低VCO160的振蕩頻率。由此，從VCO160輸出的PWM時鐘的周期變長。另一方面，電源電壓VDD比通常的電壓電平高時，VCO控制電壓發(fā)生電路170增加施加在VCO160上的控制電壓的電壓電平，從而增加VCO160的振蕩頻率。由此，從VCO160輸出的PWM時鐘的周期變短。
這樣，VCO160與VCO控制電壓發(fā)生電路170起到生成PWM時鐘的電路(第一時鐘生成電路)的作用，該P(yáng)WM時鐘的頻率依賴于電源電壓VDD的電壓電平。
VCO振蕩控制電路180是用于控制VCO160的接通/斷開的電路。VCO振蕩控制電路180輸入如上所述從定時控制電路110輸出的n*fs時鐘，并且也輸入從VCO160輸出的PWM時鐘。VCO振蕩控制電路180若輸入n*fs時鐘，則向VCO160輸出許可振蕩用的振蕩許可信號OSCEN，并且使用未圖示的計(jì)數(shù)器對PWM時鐘進(jìn)行計(jì)數(shù)。然后，若PWM時鐘的計(jì)數(shù)值到達(dá)預(yù)定數(shù)，則VCO振蕩控制電路180對計(jì)數(shù)器值進(jìn)行復(fù)位，并且停止輸出振蕩許可信號OSCEN。另外，VCO160構(gòu)成為具有控制接通/斷開用的控制端子，只在輸入振蕩許可信號OSCEN期間進(jìn)行振蕩。這樣，對于VCO振蕩控制電路180來說，n*fs時鐘上升后，經(jīng)過PWM時鐘的預(yù)定周期(在本實(shí)施例中，如后述為4.5個周期)以上時，使VCO160停止，直至下一n*fs時鐘的上升為止。
·PWM信號的平均電壓然后，在本實(shí)施例中，對從脈沖寬度調(diào)制電路130輸出的PWM信號PWMOUTP以及PWMOUTN的一個超取樣周期中的平均電壓進(jìn)行說明。另外，由于正相側(cè)的PWM信號PWMOUTP與負(fù)相側(cè)的PWM信號PWMOUTN如上所述處于反相關(guān)系，所以此處只對正相側(cè)的PWM信號PWMOUTP進(jìn)行說明。
若設(shè)PWM時鐘的周期為tC、設(shè)PWM數(shù)據(jù)為Dpwm，則PWM信號PWMOUTP的脈沖寬度tWP可通過以下的式1求出。
(式1)tWP＝tC×(Dpwm+0.5)…(式1)因此，若將超取樣周期設(shè)為tCS、將電源電壓VDD的電壓電平設(shè)為VDD，則可通過以下的式2求出PWM信號PWMOUTP的一個超取樣周期中的平均電壓Vo。
(式2)Vo=VDD×tWPtCS]]>=VDD×(Dpwm+0.5)×tCtCS]]>...(式2)=(VDD×tC)×(Dpwm+0.5tCS)]]>此處，在本實(shí)施例中，決定VCO控制電壓發(fā)生電路170的特性，以使得tC＝k1/VDD(k1為常數(shù))。由此，如上所述的式2成為以下的式3，其結(jié)果是，平均電壓Vo變得不依賴于電源電壓VDD的變化。
(式3)
Vo=k1×(Dpwm+0.5tCS)]]>...(式3)這樣，在本實(shí)施例中，通過決定VCO控制電壓發(fā)生電路170的特性以使得tC＝k1/VDD(k1為常數(shù))，由此，可構(gòu)成PWM信號PWMOUTP的一個超取樣周期中的平均電壓Vo，使其不依賴于電源電壓VDD的變化。其結(jié)果是，可以使從輸出驅(qū)動器140輸出的輸出信號AMPOUTP穩(wěn)定。另外，這對負(fù)相側(cè)的PWM信號PWMOUTN也相同，由此，可以使從輸出驅(qū)動器140輸出的輸出信號AMPOUTN穩(wěn)定。
·工作然后，對本實(shí)施例中的放大器100的工作進(jìn)行說明。另外，在以下的說明中，舉例說明PWM數(shù)據(jù)為5值數(shù)據(jù)的情況。此外，在脈沖寬度調(diào)制電路130中生成的PWM信號PWMOUTP以及PWMOUTN的脈沖寬度，在例如PWM數(shù)據(jù)為“0”時，分別為PWM時鐘的0.5周期以及4.5周期，在PWM數(shù)據(jù)為“1”時，分別為PWM時鐘的1.5周期以及3.5周期，在PWM數(shù)據(jù)為“2”時，分別為PWM時鐘的2.5周期以及2.5周期，在PWM數(shù)據(jù)為“3”時，分別為PWM時鐘的3.5周期以及1.5周期，在PWM數(shù)據(jù)為“4”時，分別為PWM時鐘的4.5周期以及0.5周期。此時，PWM信號PWMOUTP以及PWMOUTN的脈沖寬度變?yōu)镻WM時鐘的4.5周期以內(nèi)。進(jìn)而，在本實(shí)施例中，如上所述，VCO160的振蕩頻率根據(jù)電源電壓的電壓電平進(jìn)行變化。即，PWM時鐘的一個周期的脈沖寬度(以下只稱為PWM時鐘的周期)tC根據(jù)電源電壓VDD的電壓電平進(jìn)行變化。因此，在本實(shí)施例中，將用于輸出一對PWM信號PWMOUTP以及PWMOUTN用的超取樣周期tCS，設(shè)定為比取預(yù)測電源電壓VDD后的最大值時的PWM時鐘的4.5周期長的周期。即，在本實(shí)施例中，超取樣周期tCS包含對應(yīng)于PWM時鐘的變化用的余量(將其稱為剩余期間)。換言之，以具有PWM時鐘的預(yù)定周期(在本例中為4.5周期)以上的周期的方式生成在定時控制電路110中生成的n*fs時鐘。
··電源電壓VDD為通常的電壓電平時的工作首先，使用圖2對向輸出驅(qū)動器140供給的電源電壓VDD為通常的電壓電平的情況進(jìn)行說明。在本工作中，VCO控制電壓發(fā)生電路170輸出基于作為通常的電壓電平的電源電壓VDD的、電壓電平的控制電壓。此時，將從VCO160輸出的PWM時鐘的周期設(shè)為tC1。
此處，如圖2所示，若從定時控制電路110輸出表示超采樣周期的開始的n*fs時鐘，則輸入其的VCO振蕩控制電路180在n*fs時鐘的上升沿將未圖示的計(jì)數(shù)器進(jìn)行復(fù)位，并且向VCO160賦予(assert)振蕩許可信號OSCEN。由此，VCO160基于從VCO控制電壓發(fā)生電路170輸入的控制電壓即具有通常時的電壓電平的控制電壓而開始振蕩。在VCO160中振蕩后的信號作為周期為tC1的PWM時鐘，向脈沖寬度調(diào)制電路130和VCO振蕩控制電路180輸入。
如上所述，輸入PWM時鐘的VCO振蕩控制電路180以未圖示的計(jì)數(shù)器對PWM時鐘的輸入數(shù)進(jìn)行計(jì)數(shù)。例如，VCO振蕩控制電路180在PWM時鐘的下降沿使計(jì)數(shù)器的計(jì)數(shù)增加1。此外，VCO振蕩控制電路180若輸入了生成1個周期的PWM信號PWMOUTP以及PWMOUTN所需的數(shù)目的PWM時鐘，則對賦予VCO160的振蕩許可信號OSCEN進(jìn)行去賦予。在本實(shí)施例中，計(jì)數(shù)器的值若達(dá)到“5”，則VCO振蕩控制電路160停止輸出振蕩許可信號OSCEN。由此，使VCO160中的振蕩停止。
這樣，在本實(shí)施例中，在超取樣周期中的剩余期間使VCO160停止、使PWM時鐘的輸出停止，由此，消除了下一超取樣周期的開始定時與PWM時鐘的上升沿偏離的不良情況。
此外，也向輸入PWM時鐘的脈沖寬度調(diào)制電路130中輸入從超取樣/Δ∑調(diào)制電路120輸出的PWM數(shù)據(jù)。
此處，例如在PWM數(shù)據(jù)為“0”時，如上所述，脈沖寬度調(diào)制電路130輸出具有PWM時鐘的0.5周期的脈沖寬度的PWM信號作為正相側(cè)的PWM信號PWMOUTP，此外，輸出具有PWM時鐘的4.5周期的脈沖寬度的PWM信號作為負(fù)相側(cè)的PWM信號PWMOUTN。因此，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP0為周期tC1的0.5倍即0.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP0，根據(jù)如上所述的式3成為VoP0＝k1×(0+0.5)/tCS＝k1×0.5/tCS。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN0為周期tC1的4.5倍即4.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN0，根據(jù)如上所述的式3成為VoN0＝k1×(4+0.5)/tCS＝k1×4.5/tCS。
此外，例如在PWM數(shù)據(jù)為“1”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP1為周期tC1的1.5倍即1.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP1，根據(jù)如上所述的式3成為VoP1＝k1×(1+0.5)/tCS＝k1×1.5/tCS。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN1為周期tC1的3.5倍即3.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN1，根據(jù)如上所述的式3成為VoN1＝k1×(3+0.5)/tCS＝k1×3.5/tCS。
此外，例如在PWM數(shù)據(jù)為“2”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP2為周期tC1的2.5倍即2.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP2，根據(jù)如上所述的式3成為VoP2＝k1×(2+0.5)/tCS＝k1×2.5/tCS。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN2為周期tC1的2.5倍即2.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN2，根據(jù)如上所述的式3成為VoN2＝k1×(2+0.5)/tCS＝k1×2.5/tCS。
進(jìn)而，例如在PWM數(shù)據(jù)為“3”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP3為周期tC1的3.5倍即3.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP3，根據(jù)如上所述的式3成為VoP3＝k1×(3+0.5)/tCS＝k1×3.5/tCS。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN3為周期tC1的1.5倍即1.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN3，根據(jù)如上所述的式3成為VoN3＝k1×(1+0.5)/tCS＝k1×1.5/tCS。
另外，例如在PWM數(shù)據(jù)為“4”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP4為周期tC1的4.5倍即4.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP4，根據(jù)如上所述的式3成為VoP4＝k1×(4+0.5)/tCS＝k1×4.5/tCS。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN4為周期tC1的0.5倍即0.5tC1。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN4，根據(jù)如上所述的式3成為VoN4＝k1×(0+0.5)/tCS＝k1×0.5/tCS。
··電源電壓VDD比通常的電壓電平高時的工作然后，使用圖3對向輸出驅(qū)動器140供給的電源電壓VDD比通常的電壓電平高的情況進(jìn)行說明。在本工作中，VCO控制電壓發(fā)生電路170輸出基于比通常電壓電平高的電源電壓VDD的、電壓電平的控制電壓。因此，從VCO160輸出的PWM時鐘的周期變?yōu)楸入娫措妷篤DD為通常的電壓電平時短的周期tC1’(＜tC1)。
此處，如圖3所示，若從定時控制電路110輸出表示超取樣周期的開始的n*fs時鐘，則輸入其的VCO振蕩控制電路180在n*fs時鐘的上升沿將未圖示的計(jì)數(shù)器進(jìn)行復(fù)位，并且向VCO160賦予振蕩許可信號OSCEN。由此，VCO160基于從VCO控制電壓發(fā)生電路170輸入的控制電壓即具有比通常時的電壓電平高的電壓電平的控制電壓而開始振蕩。VCO160中振蕩后的信號作為周期為tC1’(＜tC1)的PWM時鐘，向脈沖寬度調(diào)制電路130和VCO振蕩控制電路180進(jìn)行輸入。
如上所述，輸入PWM時鐘的VCO振蕩控制電路180以未圖示的計(jì)數(shù)器對PWM時鐘的輸入數(shù)進(jìn)行計(jì)數(shù)。例如，VCO振蕩控制電路180在PWM時鐘的下降沿使計(jì)數(shù)器的計(jì)數(shù)增加1。此外，若VCO振蕩控制電路180輸入了生成一個周期的PWM信號PWMOUTP以及PWMOUTN所需的數(shù)目的PWM時鐘，則對賦予VCO160的振蕩許可信號OSCEN進(jìn)行去賦予。在本實(shí)施例中，若計(jì)數(shù)器的值達(dá)到“5”，則VCO振蕩控制信號160停止輸出振蕩許可信號OSCEN。由此，VCO160中的振蕩停止。
這樣，在本實(shí)施例中，在超取樣周期中的剩余期間使VCO160停止、使PWM時鐘的輸出停止，由此，消除了下一超取樣周期的開始定時和PWM時鐘的上升沿偏離的不良情況。
此外，也向輸入PWM時鐘的脈沖寬度調(diào)制電路130輸入從超取樣/Δ∑調(diào)制電路120輸出的PWM數(shù)據(jù)。
此處，例如在PWM數(shù)據(jù)為“0”時，如上所述，脈沖寬度調(diào)制電路130輸出具有PWM時鐘的0.5周期的脈沖寬度的PWM信號作為正相側(cè)的PWM信號PWMOUTP，此外，輸出具有PWM時鐘的4.5周期的脈沖寬度的PWM信號作為負(fù)相側(cè)的PWM信號PWMOUTN。因此，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP0’為周期tC1’的0.5倍即0.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP0’，根據(jù)如上所述的式3成為VoP0’＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP0’與電壓電平為通常時輸出的平均電壓VoP0相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN0’為周期tC1’的4.5倍即4.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN0’，根據(jù)如上所述的式3成為VoN0’＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN0’也與電壓電平為通常時輸出的平均電壓VoN0相同。即，不受電源電壓VDD的變動的影響。
此外，例如在PWM數(shù)據(jù)為“1”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP1’為周期tC1’的1.5倍即1.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP1’，根據(jù)如上所述的式3成為VoP1’＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP1’與電壓電平為通常時輸出的平均電壓VoP1相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN1’為周期tC1’的3.5倍即3.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN1’，根據(jù)如上所述的式3成為VoN1’＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN1’也與電壓電平為通常時輸出的平均電壓VoN1相同。即，不受電源電壓VDD的變動的影響。
此外，例如在PWM數(shù)據(jù)為“2”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP2’為周期tC1’的2.5倍即2.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP2’，根據(jù)如上所述的式3成為VoP2’＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP2’與電壓電平為通常時輸出的平均電壓VoP2相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN2’為周期tC1’的2.5倍即2.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN2’，根據(jù)如上所述的式3成為VoN2’＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN2’也與電壓電平為通常時輸出的平均電壓VoN2相同。即，不受電源電壓VDD的變動的影響。
進(jìn)而，例如在PWM數(shù)據(jù)為“3”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP3’為周期tC1’的3.5倍即3.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP3’，根據(jù)如上所述的式3成為VoP3’＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP3’與電壓電平為通常時輸出的平均電壓VoP3相同。即，不受電源電壓VDD的變動的影響。此外，在負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN3’為周期tC1’的1.5倍即1.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN3’，根據(jù)如上所述的式3成為VoN3’＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN3’也與電壓電平為通常時輸出的平均電壓VoN3相同。即，不受電源電壓VDD的變動的影響。
另外，例如在PWM數(shù)據(jù)為“4”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP4’為周期tC1’的4.5倍即4.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP4’，根據(jù)如上所述的式3成為VoP4’＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP4’與電壓電平為通常時輸出的平均電壓VoP4相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN4’為周期tC1’的0.5倍即0.5tC1’。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN4’，根據(jù)如上所述的式3成為VoN4’＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN4’也與電壓電平為通常時輸出的平均電壓VoN4相同。即，不受電源電壓VDD的變動的影響。
··電源電壓VDD比通常的電壓電平低時的工作然后，使用圖4對向輸出驅(qū)動器140供給的電源電壓VDD比通常的電壓電平低的情況進(jìn)行說明。在本工作中，VCO控制電壓發(fā)生電路170輸出基于比通常電壓電平低的電源電壓VDD的、電壓電平的控制電壓。因此，從VCO160輸出的PWM時鐘的周期變?yōu)楸入娫措妷篤DD為通常的電壓電平時長的周期tC1”(＞tC1)。
此處，如圖4所示，若從定時控制電路110輸出表示超取樣周期的開始的n*fs時鐘，則輸入其的VCO振蕩控制電路180在n*fs時鐘的上升沿將未圖示的計(jì)數(shù)器進(jìn)行復(fù)位，并且向VCO160賦予振蕩許可信號OSCEN。由此，VCO160基于從VCO控制電壓發(fā)生電路170輸入的控制電壓即具有比通常時的電壓電平低的電壓電平的控制電壓而開始振蕩。VCO160中振蕩后的信號作為周期為tC1”(＞tC1)的PWM時鐘，向脈沖寬度調(diào)制電路130和VCO振蕩控制電路180進(jìn)行輸入。
如上所述，輸入PWM時鐘的VCO振蕩控制電路180以未圖示的計(jì)數(shù)器對PWM時鐘的輸入數(shù)進(jìn)行計(jì)數(shù)。例如，VCO振蕩控制電路180在PWM時鐘的下降沿使計(jì)數(shù)器的計(jì)數(shù)增加1。此外，若VCO振蕩控制電路180輸入了生成一個周期的PWM信號PWMOUTP以及PWMOUTN所需的數(shù)目的PWM時鐘，則對賦予VCO160的振蕩許可信號OSCEN進(jìn)行去賦予。在本實(shí)施例中，若計(jì)數(shù)器的值達(dá)到“5”，則VCO振蕩控制信號160停止輸出振蕩許可信號OSCEN。由此，使VCO160中的振蕩停止。
這樣，在本實(shí)施例中，在超取樣周期中的剩余期間使VCO160停止、使PWM時鐘的輸出停止，由此，消除了下一超取樣周期的開始定時和PWM時鐘的上升沿偏離的不良情況。
此外，也向輸入PWM時鐘的脈沖寬度調(diào)制電路130輸入從超取樣/Δ∑調(diào)制電路120輸出的PWM數(shù)據(jù)。
此處，例如在PWM數(shù)據(jù)為“0”時，如上所述，脈沖寬度調(diào)制電路130輸出具有PWM時鐘的0.5周期的脈沖寬度的PWM信號作為正相側(cè)的PWM信號PWMOUTP，此外，輸出具有PWM時鐘的4.5周期的脈沖寬度的PWM信號作為負(fù)相側(cè)的PWM信號PWMOUTN。因此，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP0”為周期tC1”的0.5倍即0.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP0”，根據(jù)如上所述的式3成為VoP0”＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP0”與電壓電平為通常時輸出的平均電壓VoP0相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN0”為周期tC1”的4.5倍即4.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN0”，根據(jù)如上所述的式3成為VoN0”＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN0”也與電壓電平為通常時輸出的平均電壓VoN0相同。即，不受電源電壓VDD的變動的影響。
此外，例如在PWM數(shù)據(jù)為“1”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP1”為周期tC1”的1.5倍即1.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP1”，根據(jù)如上所述的式3成為VoP1”＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP1”與電壓電平為通常時輸出的平均電壓VoP1相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN1”為周期tC1’的3.5倍即3.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN1”，根據(jù)如上所述的式3成為VoN1”＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN1”也與電壓電平為通常時輸出的平均電壓VoN1相同。即，不受電源電壓VDD的變動的影響。
此外，例如在PWM數(shù)據(jù)為“2”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP2”為周期tC1”的2.5倍即2.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP2”，根據(jù)如上所述的式3成為VoP2”＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP2”與電壓電平為通常時輸出的平均電壓VoP2相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN2”為周期tC1”的2.5倍即2.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN2”，根據(jù)如上所述的式3成為VoN2”＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN2”也與電壓電平為通常時輸出的平均電壓VoN2相同。即，不受電源電壓VDD的變動的影響。
進(jìn)而，例如在PWM數(shù)據(jù)為“3”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP3”為周期tC1”的3.5倍即3.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP3”，根據(jù)如上所述的式3成為VoP3”＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP3”與電壓電平為通常時輸出的平均電壓VoP3相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN3”為周期tC1”的1.5倍即1.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN3”，根據(jù)如上所述的式3成為VoN3”＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN3”也與電壓電平為通常時輸出的平均電壓VoN3相同。即，不受電源電壓VDD的變動的影響。
另外，例如在PWM數(shù)據(jù)為“4”時，正相側(cè)的PWM信號PWMOUTP的脈沖寬度tWP4”為周期tC1”的4.5倍即4.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP4”，根據(jù)如上所述的式3成為VoP4”＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由該值可知，正相側(cè)的輸出信號AMPOUTP的一個超取樣周期中的平均電壓VoP4”與電壓電平為通常時輸出的平均電壓VoP4相同。即，不受電源電壓VDD的變動的影響。此外，負(fù)相側(cè)的PWM信號PWMOUTN的脈沖寬度tWN4”為周期tC1”的0.5倍即0.5tC1”。其結(jié)果是，從輸出驅(qū)動器140輸出的負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN4”，根據(jù)如上所述的式3成為VoN4”＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由該值可知，負(fù)相側(cè)的輸出信號AMPOUTN的一個超取樣周期中的平均電壓VoN4”也與電壓電平為通常時輸出的平均電壓VoN4相同。即，不受電源電壓VDD的變動的影響。
·作用效果如上所述，本實(shí)施例的放大器100構(gòu)成為具有VCO控制電壓發(fā)生電路170以及VCO160，生成依賴于電源電壓VDD的電壓電平的頻率的PWM時鐘；以及脈沖寬度調(diào)制電路130，基于PWM時鐘而生成具有與PWM數(shù)據(jù)成比例的脈沖寬度的PWM信號PWMOUTP以及PWMOUTN。
通過使PWM時鐘的頻率依賴于電源電壓VDD的電壓電平，可使基于PWM時鐘生成的PWM信號PWMOUTP以及PWMOUTN的脈沖寬度依賴于電源電壓VDD的電壓電平。因此，例如，在電源電壓VDD的電壓電平降低時，可降低PWM時鐘的頻率，由此，可擴(kuò)大或者縮小PWM信號PWMOUTP以及PWMOUTN的時間寬度。此時，針對電源電壓VDD的變動調(diào)整PWM時鐘的頻率變動的量，以使電源電壓VDD與PWM信號PWMOUTP或者PWMOUTN的脈沖寬度相乘后的值保持恒定，由此，例如，可使設(shè)置在脈沖寬度調(diào)制電路130的后級、基于電源電壓VDD工作的驅(qū)動電路(輸出驅(qū)動器140等)的輸出信號AMPOUTP以及AMPOUTN的平均電壓保持恒定。即，本實(shí)施例中，若電源電壓VDD變高，則使PWM時鐘變窄，由此，使輸出信號AMPOUTP以及AMPOUTN的面積保持恒定，此外，若電源電壓VDD變低，則使PWM時鐘變寬，由此，使輸出信號AMPOUTP以及AMPOUTN的面積保持恒定。其結(jié)果是，可防止輸出信號AMPOUTP以及AMPOUTN受電源電壓VDD的變動的影響。此外，在實(shí)施例中，因?yàn)椴恍枰_關(guān)式調(diào)節(jié)器或者串聯(lián)調(diào)節(jié)器等，所以可抑制功率損失或者安裝體積或者重量等的增加。進(jìn)而，在本實(shí)施例中，因?yàn)椴恍枰獦?gòu)成包含Δ∑調(diào)制電路的比較大的反饋回路，所以可抑制延遲，由此，能夠?qū)崿F(xiàn)穩(wěn)定的工作。
此外，如上所述，在本實(shí)施例中，根據(jù)輸出驅(qū)動器140的電源電壓VDD使PWM時鐘的頻率改變，由此，即使電源電壓VDD進(jìn)行變動，也可抑制來自輸出驅(qū)動器140的輸出信號AMPOUTP以及AMPOUTN的平均電壓，所以可容許更大的電源變動。
進(jìn)而，在本實(shí)施例中具有如下效果由于在各超取樣周期以內(nèi)進(jìn)行針對電源電壓VDD的變動的PWM信號PWMOUTP以及PWMOUTN的校正，所以較難產(chǎn)生在跨多個超取樣周期離散地進(jìn)行校正時易成為問題的音調(diào)等。
實(shí)施例2然后，使用附圖對本發(fā)明的實(shí)施例2進(jìn)行詳細(xì)說明。另外，在以下的說明中，對與實(shí)施例1相同的結(jié)構(gòu)付以同一符號，省略其詳細(xì)說明。此外，未特別記載的結(jié)構(gòu)與實(shí)施例1相同。
在本實(shí)施例中，舉例說明基于單一的PWM信號進(jìn)行工作的全數(shù)字方式的D級放大電路200(以下只稱為放大器200)。但是，本發(fā)明不限定于此，與實(shí)施例1相同，也可以是基于具有反相關(guān)系的兩個PWM信號進(jìn)行工作的全數(shù)字方式的D級放大電路。
圖5是表示實(shí)施例的放大器200的結(jié)構(gòu)的框圖。圖6是表示本實(shí)施例的脈沖寬度調(diào)制電路230的結(jié)構(gòu)例的框圖。圖7是表示本實(shí)施例的脈沖寬度調(diào)制電路230中的誤差積分電路232的結(jié)構(gòu)例的電路圖。圖8(a)是表示圖7中的第一電流源232-1的結(jié)構(gòu)例的電路圖，圖8(b)是表示圖7中的第二電流源232-3的結(jié)構(gòu)例的電路圖。圖9是放大器200中的各信號的工作波形圖。
·整體結(jié)構(gòu)首先，對本實(shí)施例的放大器200的整體結(jié)構(gòu)進(jìn)行說明。另外，在本實(shí)施例中，對與實(shí)施例1相同的結(jié)構(gòu)付以同一符號，省略其詳細(xì)說明。
如圖5所示，放大器200具有定時控制電路110、超采樣/Δ∑調(diào)制電路120、脈沖寬度調(diào)制電路230、輸出驅(qū)動器140，使用來自輸出驅(qū)動器140的輸出信號AMPOUT驅(qū)動揚(yáng)聲器150。
在該結(jié)構(gòu)中，由于定時控制電路110、超采樣/Δ∑調(diào)制電路120和輸出驅(qū)動器140的結(jié)構(gòu)與實(shí)施例1的放大器100相同，所以此處省略詳細(xì)說明。
此外，本實(shí)施例的脈沖寬度調(diào)制電路230存儲在理想狀態(tài)時從輸出驅(qū)動器140輸出的輸出信號AMPOUT和實(shí)際從輸出驅(qū)動器140輸出的輸出信號AMPOUT的差分，基于該存儲的差分對PWM數(shù)據(jù)進(jìn)行校正，基于校正后的PWM數(shù)據(jù)(以下將其稱為校正PWM數(shù)據(jù))生成PWM信號PWMOUT。另外，理想狀態(tài)是指電源電壓VDD為通常的電壓電平的狀態(tài)。
··脈沖寬度調(diào)制電路的結(jié)構(gòu)此處，與附圖一起詳細(xì)說明脈沖寬度調(diào)制電路230的結(jié)構(gòu)例。如圖6所示，脈沖寬度調(diào)制電路230具有第二脈沖寬度調(diào)制電路231以及第一脈沖寬度調(diào)制電路236、誤差積分電路232、比較器233、234和脈沖寬度校正電路235。
在該結(jié)構(gòu)中，將從超取樣/Δ∑調(diào)制電路120輸出的PWM數(shù)據(jù)直接原樣向第二脈沖寬度調(diào)制電路231輸入。還向第二脈沖寬度調(diào)制電路231輸入在定時控制電路110中根據(jù)系統(tǒng)時鐘生成的PWM時鐘(預(yù)定時鐘)和n*fs時鐘。另外，對本實(shí)施例的PWM時鐘可直接原樣地使用系統(tǒng)時鐘。第二脈沖寬度調(diào)制電路231基于PWM時鐘而生成具有與PWM數(shù)據(jù)(第二數(shù)據(jù))成比例的脈沖寬度(時間寬度)的PWM信號(第二信號以下將其稱為基準(zhǔn)PWM信號PWMOUTR)。
此外，向第一脈沖寬度調(diào)制電路236輸入在后述的脈沖寬度校正電路235中將值校正后的校正PWM數(shù)據(jù)。與第二脈沖寬度調(diào)制電路231相同，也向第一脈沖寬度調(diào)制電路236輸入在定時控制電路110中根據(jù)系統(tǒng)時鐘生成的PWM時鐘(預(yù)定時鐘)與n*fs時鐘。第一脈沖寬度調(diào)制電路236基于PWM時鐘而生成具有與校正PWM數(shù)據(jù)(第一數(shù)據(jù))成比例的脈沖寬度(時間寬度)的PWM信號PWMOUT(第一信號)。
將在第二脈沖寬度調(diào)制電路231中生成的基準(zhǔn)PWM信號PWMOUTR向誤差積分電路232中輸入。同樣，也將在第一脈沖寬度調(diào)制電路236中生成的PWM信號PWMOUT向誤差積分電路232中輸入。本實(shí)施例的誤差積分電路232是如下的電路求出在理想狀態(tài)時從輸出驅(qū)動器140輸出的輸出信號AMPOUT即電源電壓VDD是通常的電壓電平時的輸出信號AMPOUT，和實(shí)際從輸出驅(qū)動器140輸出的輸出信號AMPOUT即依賴于電源電壓VDD的變動而實(shí)際從輸出驅(qū)動器140輸出的輸出信號AMPOUT的電流量的差分，并對其進(jìn)行積分。此外，誤差積分電路232輸出所求出的差分的積分值作為誤差信號Verr(第三值)。
將從誤差積分電路232輸出誤差信號Verr分別向兩個比較器233以及234輸入。還向一個比較器233輸入正相側(cè)的基準(zhǔn)電壓Vref1(第一預(yù)定值)。比較器233對誤差信號Verr與基準(zhǔn)電壓Vref1進(jìn)行比較，誤差信號Verr超過基準(zhǔn)電壓Vref1時，輸出將PWM數(shù)據(jù)減1用的校正信號Scomp1。向另一比較器234除了輸入如上所述的誤差信號Verr之外，還輸入負(fù)相側(cè)的基準(zhǔn)電壓Vref2(第二預(yù)定值)。比較器234對誤差信號Verr與基準(zhǔn)電壓Vref2進(jìn)行比較，誤差信號Verr低于基準(zhǔn)電壓Vref2時，輸出將PWM數(shù)據(jù)加1用的校正信號Scomp2。
將從比較器233輸出的校正信號Scomp1與從比較器234輸出的校正信號Scomp2向脈沖寬度校正電路235輸入。還向脈沖寬度校正電路235輸入從超取樣/Δ∑調(diào)制電路120輸出的PWM數(shù)據(jù)。脈沖寬度校正電路235例如從比較器233輸入校正信號Scomp1時，將PWM數(shù)據(jù)減1，并將其作為校正PWM數(shù)據(jù)進(jìn)行輸出。此外，脈沖寬度校正電路235在例如從比較器234輸入校正信號Scomp2時，將PWM數(shù)據(jù)加1，將其作為校正PWM數(shù)據(jù)進(jìn)行輸出。
但是，如將本實(shí)施例的PWM數(shù)據(jù)以及校正PWM數(shù)據(jù)與例如實(shí)施例1相同設(shè)為5值，則在PWM數(shù)據(jù)在最大值“4”時，不能將其加1。此外，例如PWM數(shù)據(jù)為最小值“0”時，不能將其減1。因此，本實(shí)施例的脈沖寬度校正電路235具有將校正留待接下來的PWM數(shù)據(jù)中處理用的待處理(carry over延后)電路235a。
待處理電路235a包含判定PWM數(shù)據(jù)是否是“4”或者“0”的判定電路。此外，待處理電路235a包括下述這樣的計(jì)數(shù)器基于PWM數(shù)據(jù)為“4”時所輸入的校正信號Scomp2而將計(jì)數(shù)值加1，基于PWM數(shù)據(jù)為“0”時所輸入的校正信號Scomp1而將計(jì)數(shù)值減1。另外，該計(jì)數(shù)器存儲初始狀態(tài)的值(將其稱為初始值)，基于校正信號Scomp1或者Scomp2對該值進(jìn)行增減。
此外，本實(shí)施例的脈沖寬度校正電路235在PWM數(shù)據(jù)不是“4”時，待處理電路235a中的計(jì)數(shù)值比初始值大的情況下，使PWM數(shù)據(jù)增加它們的差分。此時，待處理電路235a使計(jì)數(shù)器的值減去PWM數(shù)據(jù)增加的部分。但是，脈沖寬度校正電路235在PWM數(shù)據(jù)達(dá)到最大值(本實(shí)施例中是“4”)時，將余下的差分留待接下來的PWM數(shù)據(jù)中解決。另一方面，在PWM數(shù)據(jù)不是“0”時，待處理電路235a中的計(jì)數(shù)值比初始值小的情況下，使PWM數(shù)據(jù)減去它們的差分。此時，待處理電路235a使計(jì)數(shù)器的值增加PWM數(shù)據(jù)減去的部分。但是，脈沖寬度校正電路235在PWM數(shù)據(jù)達(dá)到最小值(在本例中是“0”)時，將余下的差分留待接下來的PWM數(shù)據(jù)中解決。
將從如上所述的脈沖寬度校正電路235輸出的校正PWM數(shù)據(jù)向第一脈沖寬度調(diào)制電路236輸入。如上所述，第一脈沖寬度調(diào)制電路236基于所輸入的PWM時鐘而生成具有與校正PWM數(shù)據(jù)成比例的脈沖寬度的PWM信號PWMOUT。此外，將所生成的PWM信號PWMOUT向圖5所示的輸出驅(qū)動器140輸出，并且反饋到如上所述的誤差積分電路232中。
···誤差積分電路的結(jié)構(gòu)此處，使用圖7對本實(shí)施例的誤差積分電路232的具體例進(jìn)行說明。如圖7所示，誤差積分電路232具有第一電流源232-1，輸出與電源電壓VDD大致成比例的電流；第一開關(guān)232-2，基于PWM信號PWMOUT而接通/斷開第一電流源的輸出；第二電流源232-3，不依賴于電源電壓VDD并且輸出與第一電流源232-1相反極性的電流；第二開關(guān)232-4，基于基準(zhǔn)PWM信號PWMOUTR而接通/斷開第二電流源232-3的輸出；以及電容232-5，對從第一電流源232-1輸出的電流Iref1(第一電流)以及從第二電流源232-3輸出的電流Iref2(第二電流)進(jìn)行相加以及積分。
第一電流源232-1連接在電源電壓VDD與節(jié)點(diǎn)n之間。如圖8(a)所示，第一電流源232-1具有電阻232-1a、232-1d以及232-1e、運(yùn)算放大器232-1b和晶體管232-1c。向晶體管232-1c的柵極施加運(yùn)算放大器232-1b的輸出。將電源電壓VDD經(jīng)電阻232-1a向運(yùn)算放大器232-1b的一個輸入進(jìn)行輸入。此外，向運(yùn)算放大器232-1b的另一輸入輸入晶體管232-1c的漏極。通過這樣的結(jié)構(gòu)，在輸入PWM信號PWMOUT而接通第一開關(guān)232-2時，與電源電壓VDD大致成比例的電流Iref1經(jīng)晶體管232-1c以及電阻232-1d流向節(jié)點(diǎn)n。
第二電流源232-3連接在地與節(jié)點(diǎn)n之間。如圖8(b)所示，第二電流源232-3具有恒壓源232-3a、運(yùn)算放大器232-3b、晶體管232-3c和電阻232-3d。向晶體管232-3c的柵極施加運(yùn)算放大器232-3b的輸出。向運(yùn)算放大器的一個輸入輸入恒壓源232-3a的正極。此外，向運(yùn)算放大器232-3b的另一輸入輸入晶體管232-3c的漏極。通過這樣的結(jié)構(gòu)，在輸入基準(zhǔn)PWM信號PWMOUTR并使第二開關(guān)232-4接通時，不依賴于電源電壓VDD的電流Iref2從節(jié)點(diǎn)n經(jīng)晶體管232-3c以及電阻232-3d流向地。
另外，在本實(shí)施例中，第一電流源232-1中流過的電流Iref1在電源電壓VDD處于通常的電壓電平(以下稱為通常電平)時，被設(shè)定為與第二電流源232-3中流過的電流Iref2相等。
此外，如上所述，第一電流源232-1中流過的電流Iref1根據(jù)PWM信號PWMOUT只在第一開關(guān)232-2接通的期間流經(jīng)節(jié)點(diǎn)n。因此，在相當(dāng)于基于校正PWM數(shù)據(jù)生成的PWM信號PWMOUT的脈沖寬度的期間，在設(shè)置在節(jié)點(diǎn)n的后級的電容232-5中蓄積依賴于電源電壓VDD的電流Iref1。換言之，在電容232-5中蓄積與基于校正PWM數(shù)據(jù)生成的PWM信號PWMOUT的脈沖寬度tW和與電源電壓VDD大致成比例的電流Iref1相乘后的值相應(yīng)的電荷(tW×Iref1第一值)。
此外，如上所述，第二電流源232-3中流過的電流Iref2根據(jù)基準(zhǔn)PWM信號PWMOUTR只在第二開關(guān)232-4接通的期間流經(jīng)節(jié)點(diǎn)n。但是，如上所述，電流Iref2與電流Iref1為相反極性。因此，從設(shè)置在節(jié)點(diǎn)n的后級的電容232-5放出與基于未被校正的PWM數(shù)據(jù)生成的基準(zhǔn)PWM信號PWMOUTR的脈沖寬度(tWR)和不依賴于電源電壓VDD的電流Iref2相乘后的值相應(yīng)的電荷(tWR×Iref2第二值)。
此處，作為誤差信號Verr對從誤差積分電路232輸出的電壓電平進(jìn)行說明。例如，在不需要校正PWM數(shù)據(jù)時，即，當(dāng)誤差信號Vref的電壓電平(為簡化將其記為Verr)未超過比較器233中的基準(zhǔn)電壓Vref1且不低于比較器234中的基準(zhǔn)電壓Vref2時，誤差信號Verr的一個超取樣周期tCS(預(yù)定周期)中的電位變化ΔVerr可以由以下的式4表示。另外，在以下的式4中，tC表示PWM時鐘的一個周期，Dpwm表示PWM數(shù)據(jù)，Iref1表示電流Iref1的電流值，Iref2表示電流Iref2的電流值。
(式4)ΔVerr＝(Dpwm+0.5)×tC×Iref1-(Dpwm+0.5)×tC×Iref2＝(Dpwm+0.5)×tC×(Iref1-Iref2)…(式4)此外，若將實(shí)際的電源電壓VDD的電壓電平記為VDD、將通常的電源電壓VDD的電壓電平記為VDDa，則電流Iref1可以由以下的式5表示。另外，在以下的式5中，k2、VDDa分別是常數(shù)。
(式5)Iref1＝k2×(VDD-VDDa)+Iref2 …(式5)將以上的式5代入到式4中，由此，可由以下的式6表示誤差信號Verr的一個超取樣周期tCS中的電位變化ΔVerr。
(式6)ΔVerr＝Dpwm+0.5)×tC×k2×(VDD-VDDa) …(式6)參照該式6可知，例如，在電源電壓VDD較高時，電位變化ΔVerr為正，因此，誤差信號Verr的電壓電平上升。另一方面，例如，電源電壓VDD較低時，電位變化ΔVerr為負(fù)，因此，誤差信號Verr的電壓電平下降。
·工作然后，對本實(shí)施例的放大器200的工作進(jìn)行說明。另外，在以下的說明中，以PWM數(shù)據(jù)為“2”的情況為例。
首先，向輸出驅(qū)動器140供給的電源電壓VDD為通常的電壓電平(通常電平)時，誤差積分電路232中的誤差信號Verr的電位變化ΔVerr為“0”。因此，從誤差積分電路232輸出的誤差信號Verr的電壓電平是恒定的。因此，不會在脈沖寬度調(diào)制電路230中對PWM數(shù)據(jù)進(jìn)行校正，由此輸出具有與原來的PWM數(shù)據(jù)成比例的脈沖寬度(將其記為tW0)的PWM信號PWMOUT(參照圖9中的超取樣周期tCS1以及tCS2)。
此外，在電源電壓VDD比通常電平低時，誤差積分電路232中的誤差信號Verr的電位變化ΔVerr為負(fù)。因此，從誤差積分電路232輸出的誤差信號Verr的電壓電平降低，然后，在某個定時t1低于輸入到脈沖寬度調(diào)制電路230中的比較器234的基準(zhǔn)電壓Vref2。誤差電壓Verr若低于基準(zhǔn)電壓Vref2，則脈沖寬度校正電路235生成PWM數(shù)據(jù)被加1后的校正PWM數(shù)據(jù)。在本實(shí)施例中，生成作為“3”的校正PWM數(shù)據(jù)。因此，從第一脈沖寬度調(diào)制電路236輸出具有與校正PWM數(shù)據(jù)成比例的脈沖寬度(將其記為tW1)的PWM信號PWMOUT，即，輸出PWM時鐘一個周期脈沖寬度比在電源電壓VDD為通常電平時輸出的PWM信號PWMOUT寬的PWM信號PWMOUT(參照圖9中的超取樣周期tCS2)。
此外，電源電壓VDD比通常電平高時，誤差積分電路232中的誤差信號Verr的電位變化ΔVerr為正。因此，從誤差積分電路232輸出的誤差信號Verr的電壓電平上升，然后，在某定時t2超過輸入到脈沖寬度調(diào)制電路230的比較器233中的基準(zhǔn)電壓Vref1。誤差電壓Verr若超過基準(zhǔn)電壓Vref1，則脈沖寬度校正電路235生成PWM數(shù)據(jù)被減1后的校正PWM數(shù)據(jù)。在本實(shí)施例中，生成作為“1”的校正PWM數(shù)據(jù)。因此，從第一脈沖寬度調(diào)制電路236輸出具有與校正PWM數(shù)據(jù)成比例的脈沖寬度(將其記為tW2)的PWM信號PWMOUT，即，輸出PWM時鐘一個周期脈沖寬度比電源電壓VDD是通常電平時輸出的PWM信號PWMOUT窄的PWM信號PWMOUT(參照圖9中的超取樣周期tCS2)。
·作用效果如上所述，本實(shí)施例的放大器200構(gòu)成為具有第一脈沖寬度調(diào)制電路236，基于PWM時鐘而生成具有與校正PWM數(shù)據(jù)成比例的脈沖寬度的PWM信號PWMOUT；第二脈沖寬度調(diào)制電路231，基于PWM時鐘而生成具有與PWM數(shù)據(jù)成比例的脈沖寬度的基準(zhǔn)PWM信號PWMOUTR；誤差積分電路232，輸出誤差信號Verr，該誤差信號Verr是對將與電源電壓VDD成比例的電流Iref1與PWM信號PWMOUT的脈沖寬度相乘后的值、和將與不依賴于電源電壓VDD的電流Iref2與基準(zhǔn)PWM信號PWMOUTR的脈沖寬度相乘后的值的差進(jìn)行積分后的信號；以及脈沖寬度校正電路235，誤差信號Verr超過基準(zhǔn)電壓Vref1時或者誤差信號Verr低于基準(zhǔn)電壓Vref2時，對PWM數(shù)據(jù)進(jìn)行校正，生成校正PWM數(shù)據(jù)。
與電源電壓VDD成比例的電流Iref1和PWM信號PWMOUT的脈沖寬度相乘后的值，表示從設(shè)置于第一脈沖寬度調(diào)制電路236后級的驅(qū)動電路(輸出驅(qū)動器140等)實(shí)際輸出的輸出信號AMPOUT的電流量。此外，不依賴于電源電壓VDD的電流Iref2和基準(zhǔn)PWM信號PWMOUTR的脈沖寬度進(jìn)行相乘后的值，表示電源電壓VDD的電壓電平處于通常狀態(tài)時從設(shè)置在第一脈沖寬度調(diào)制電路后級的驅(qū)動電路(輸出驅(qū)動器140等)實(shí)際輸出的輸出信號AMPOUT的電流量。因此，求出這兩個值之差，對其進(jìn)行積分后的誤差信號Verr在超過或者低于某一定量時，基于此對PWM數(shù)據(jù)進(jìn)行校正，由此，可將例如設(shè)置在第一脈沖寬度調(diào)制電路236后級的、基于電源電壓VDD進(jìn)行工作的驅(qū)動電路(輸出驅(qū)動器140等)的輸出信號AMPOUT的平均電壓保持恒定。即，在本實(shí)施例中，在從輸出驅(qū)動器140實(shí)際輸出的輸出信號AMPOUT與理想狀態(tài)時輸出的輸出信號AMPOUT的誤差的積分值超過某一定值(Vref1)時，對PWM數(shù)據(jù)進(jìn)行校正，使PWM信號PWMOUT的脈沖寬度變窄，由此，使輸出信號AMPOUT的面積保持恒定，此外，在從輸出驅(qū)動器140實(shí)際輸出的輸出信號AMPOUT與理想狀態(tài)時輸出的輸出信號AMPOUT的誤差的積分值低于某一定值(Vref2)時，對PWM數(shù)據(jù)進(jìn)行校正，使PWM信號PWMOUT的脈沖寬度變寬，由此，使輸出信號AMPOUT的面積保持恒定。其結(jié)果是，可防止輸出信號AMPOUT受電源電壓VDD的變動的影響。此外，在本實(shí)施例中，因?yàn)椴恍枰_關(guān)式調(diào)節(jié)器或者串聯(lián)調(diào)節(jié)器等，所以可抑制功率損失或者安裝體積或者重量等的增加。進(jìn)而，在本實(shí)施例中，因?yàn)椴恍枰獦?gòu)成包含Δ∑調(diào)制電路的比較大的反饋回路，所以可以抑制延遲，由此，可實(shí)現(xiàn)穩(wěn)定的工作。
此外，如上所述，在本實(shí)施例中，根據(jù)輸出驅(qū)動器140的電源電壓VDD對脈沖寬度進(jìn)行校正，由此，與無校正的狀態(tài)相比，會使從輸出驅(qū)動器140輸出的輸出信號AMPOUT的平均電壓的變化變少，所以可容許更大的電源變動。
另外，雖然在如上所述的實(shí)施例2中，是以對超取樣/Δ∑調(diào)制電路120的輸出(PWM數(shù)據(jù))進(jìn)行校正的方式構(gòu)成的情況為例，但是，本發(fā)明不限于此，也可以以對超取樣/Δ∑調(diào)制電路120中的反饋量化值進(jìn)行校正的方式構(gòu)成。另外，通過應(yīng)用上述結(jié)構(gòu)可容易進(jìn)行推測，所以此處省略詳細(xì)說明。
此外，上述實(shí)施例1以及實(shí)施例2只不過是用于實(shí)施本發(fā)明的例子，本發(fā)明并不被其限定，對這些實(shí)施例的各種變形都在本發(fā)明的范圍內(nèi)，進(jìn)而從上述記載可知當(dāng)然在本發(fā)明的范圍內(nèi)還可有其他各種各樣的實(shí)施例。
權(quán)利要求
1.一種放大電路，其特征在于，具有第一時鐘生成電路，生成第一時鐘，該第一時鐘的頻率依賴于電源電壓的電壓電平；以及脈沖寬度調(diào)制電路，基于第一時鐘來生成具有與數(shù)據(jù)成比例的時間寬度的信號。
2.如權(quán)利要求1記載的放大電路，其特征在于，所述第一時鐘生成電路包含控制電壓發(fā)生電路，生成與所述電源電壓成比例的控制電壓；以及壓控振蕩器，通過基于所述控制電壓進(jìn)行振蕩來生成所述第一時鐘。
3.如權(quán)利要求1或者2記載的放大電路，其特征在于，還具有第二時鐘生成電路，生成第二時鐘，該第二時鐘具有所述第一時鐘的預(yù)定周期以上的周期；以及振蕩控制電路，所述第二時鐘上升后，在經(jīng)過所述第一時鐘的所述預(yù)定周期以上時，使所述第一時鐘生成電路停止，直至下一所述第二時鐘的上升為止。
4.如權(quán)利要求3記載的放大電路，其特征在于，所述第二時鐘生成電路基于從外部輸入的第三時鐘來生成所述第二時鐘。
5.一種放大電路，其特征在于，具有第一脈沖寬度調(diào)制電路，基于預(yù)定時鐘來生成具有與第一數(shù)據(jù)成比例的時間寬度的第一信號；第二脈沖寬度調(diào)制電路，基于所述預(yù)定時鐘來生成具有與第二數(shù)據(jù)成比例的時間寬度的第二信號；誤差積分電路，輸出對第一值和第二值之差進(jìn)行積分后的第三值，該第一值是將與所述電源電壓成比例的第一電流和所述第一信號的時間寬度相乘后的值，該第二值是將不依賴于電源電壓的第二電流和所述第二信號的時間寬度相乘后的值；以及校正電路，在所述第三值超過第一預(yù)定值時或者所述第三值低于第二預(yù)定值時，校正所述第二數(shù)據(jù)，生成所述第一數(shù)據(jù)。
6.如權(quán)利要求5記載的放大電路，其特征在于，所述校正電路在所述第三值超過所述第一預(yù)定值時，減少所述第二數(shù)據(jù)，由此，生成所述第一數(shù)據(jù)，在所述第三值低于所述第二預(yù)定值時，使所述第二數(shù)據(jù)增加，由此，生成所述第一數(shù)據(jù)。
7.如權(quán)利要求5或6記載的放大電路，其特征在于，所述第一脈沖寬度調(diào)制電路按預(yù)定周期生成所述第一信號，所述第二脈沖寬度調(diào)制電路按所述預(yù)定周期生成所述第二信號，所述誤差積分電路按所述預(yù)定周期輸出所述第三值，所述校正電路按所述預(yù)定周期校正所述第二數(shù)據(jù)，生成所述第一數(shù)據(jù)，并且判定所述第二數(shù)據(jù)是否是最大值或者最小值，在所述第二數(shù)據(jù)是最大值或者最小值時，將所述第二數(shù)據(jù)的校正留待下一周期處理。
8.如權(quán)利要求5至7的任意一項(xiàng)記載的放大電路，其特征在于，所述誤差積分電路具有電容，蓄積所述第一和第二值；第一電流源，生成與所述電源電壓成比例的所述第一電流；第一開關(guān)，基于所述第一信號使所述第一電流源與所述電容之間接通/斷開；第二電流源，生成不依賴于所述電源電壓的所述第二電流；以及第二開關(guān)，基于所述第二信號使所述第二電流源與所述電容之間接通/斷開。
全文摘要
本發(fā)明提供一種可防止輸出信號受電源電壓VDD的變動的影響并且可抑制功率損失、安裝體積、重量的增加且可穩(wěn)定工作的數(shù)字方式的放大電路。放大器(100)構(gòu)成為具有VCO控制電壓發(fā)生電路(170)和VCO(160)，生成依賴于電源電壓VDD的電壓電平的頻率的PWM時鐘；以及脈沖寬度調(diào)制電路(130)，基于PWM時鐘來生成具有與PWM數(shù)據(jù)成比例的脈沖寬度的PWM信號(PWMOUTP和PWMOUTN)。
文檔編號H03F3/217GK1956320SQ20061013985
公開日2007年5月2日 申請日期2006年9月20日 優(yōu)先權(quán)日2005年10月28日
發(fā)明者清水信行 申請人:沖電氣工業(yè)株式會社