專利名稱：高速數(shù)模轉(zhuǎn)換器的制作方法
技術領域：
本發(fā)明一般涉及信號處理，更具體地說，本發(fā)明涉及高速數(shù)模轉(zhuǎn)換器。
背景技術：
數(shù)模(D/A)轉(zhuǎn)換器是本技術中眾所周知的。一般來說，D/A轉(zhuǎn)換器被設計為將N位數(shù)字值轉(zhuǎn)換為對應的模擬信號電平。組成N位數(shù)字值的位數(shù)(N)可低至2個，但是6和8位D/A轉(zhuǎn)換器是普遍存在的，并且16位D/A轉(zhuǎn)換器也不是罕見的。
如圖1所示，典型的D/A轉(zhuǎn)換器2利用精密電壓參考(Vref)驅(qū)動的梯形(或反向梯形)結(jié)構(gòu)4來平衡輸入數(shù)字字6的每一位(B1-B6)上的邏輯電平。然后加平衡位(使用例如基于常規(guī)運算放大器[Op-Amp]的模擬電壓加法器8來產(chǎn)生輸出模擬信號10的期望電平。從圖1中可看出，精確選擇輸入電阻值(R1-R6)提供了輸入定標，以使每一位(Bi)對模擬輸出10的總值(S)起適當(加法)貢獻(Si)。由此，例如總輸出信號電平(S)將由S=Σi=1NSi]]>給出，并且將選擇電阻值，以使每個輸入數(shù)據(jù)位(B1-B6)的響應服從2的常規(guī)二進制冪；也就是說，對于第i個輸入數(shù)據(jù)位(Bi)而言，按照總輸出信號電平(S)的貢獻(Si)的響應將與Si＝2i-1·Bi成比例。
其它D/A轉(zhuǎn)換器設計是已知的。所有常規(guī)D/A轉(zhuǎn)換器的限制是轉(zhuǎn)換器內(nèi)的傳播延遲施加了嚴重的速度限制。在低于幾MHz的數(shù)據(jù)速率上，這些速度限制并不產(chǎn)生嚴重的問題。然而，當數(shù)據(jù)速率超過幾十MHz時，傳播延遲越來越成問題。另外，當數(shù)據(jù)速率增加到射頻(rf)和微波范圍內(nèi)時，阻抗失配引起的增益/帶寬限制和信號反射逐漸變得顯著。所有這些效應使準確的高速D/A轉(zhuǎn)換變得非常困難。
1995年4月18日授權(quán)給Yoshida的美國專利5408498教導了串行信號傳輸系統(tǒng)，其中二進制串行數(shù)據(jù)信號被轉(zhuǎn)換為四進制串行信號用于傳輸。由此該二進制串行數(shù)據(jù)信號被作為連續(xù)的2位數(shù)字值串處理，這些數(shù)字值被轉(zhuǎn)換為對應的4級模擬符號用于傳輸。在接收機處，輸入4級模擬符號被解碼(例如通過比較每個符號和一組預定閾值電平)，以恢復原始2位數(shù)字值，并從而還原二進制串行數(shù)據(jù)信號。由此Yoshida的系統(tǒng)提供了能夠產(chǎn)生4級模擬輸出信號的2位D/A轉(zhuǎn)換器。該系統(tǒng)具有降低通過傳輸系統(tǒng)的符號率(2倍)而沒有數(shù)據(jù)損失的優(yōu)點。
用于傳輸?shù)?級模擬信號的使用意味著可相對廣泛地分離用于解碼符號的閾值電平。這提供了一些噪聲耐量，并且放松了對發(fā)射機中精確的D/A轉(zhuǎn)換的需求。由于D/A轉(zhuǎn)換準確度的一些降低是允許的，因此這又使D/A轉(zhuǎn)換器可以以更高的速度運行。
然而，在一些應用中，需要提供多位數(shù)字值的準確、并且以非常高數(shù)據(jù)速率的數(shù)模轉(zhuǎn)換。例如，2002年10月3日提交的、題為“光通信系統(tǒng)中光色散的電域補償”的申請人同時待審美國專利申請10/262944教導了用于通過使輸入二進制信號預失真、然后使用該預失真信號驅(qū)動光調(diào)制器的方式補償光通信中色散的系統(tǒng)。在該申請中，對于成功的色散補償而言，以2倍于位速率的采樣率D/A轉(zhuǎn)換到至少5位精度是必要的。在充分低的位速率上，已知的D/A轉(zhuǎn)換器可用于提供必要的功能性。然而，需要提供10.7GB/s的位速率，這意味著需要以21.4吉采樣/秒的采樣率運行的D/A轉(zhuǎn)換器。已知的設備不能夠提供該速度上的準確D/A轉(zhuǎn)換。
因此，仍然高度需要用于實現(xiàn)高速數(shù)模轉(zhuǎn)換的方法和系統(tǒng)。出于本發(fā)明的目的，“高速數(shù)模轉(zhuǎn)換”應理解為指的是其中N位數(shù)字值(N≥4)被鎖存在D/A轉(zhuǎn)換器中、并且對應的2N級模擬采樣以2吉采樣/秒或更快的采樣率自D/A轉(zhuǎn)換器輸出的數(shù)模轉(zhuǎn)換。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術數(shù)模(D/A)轉(zhuǎn)換器中的缺陷。通過所附獨立權(quán)利要求中定義的元件的組合來滿足該目的。在從屬權(quán)利要求中定義了本發(fā)明的其它可選特征。
由此，本發(fā)明的一個方面提供了高速數(shù)模(D/A)轉(zhuǎn)換器。該D/A轉(zhuǎn)換器包括相位對準器和向量求和塊。相位對準器操作，以確保具有至少2GHz的數(shù)據(jù)速率的并行N位數(shù)字信號的對應位之間的精確相位對準。向量加法塊執(zhí)行并行N位數(shù)字信號的相位對準位的向量加法。
在本發(fā)明的實施例中，向量加法塊包括用于加權(quán)并行N位數(shù)字信號的每一位的裝置，以及用于加并行N位數(shù)字信號的加權(quán)位的微波信號組合器網(wǎng)絡。微波信號組合器網(wǎng)絡可被提供為阻抗匹配連接的多級并行級聯(lián)、或者連接的線性級聯(lián)。加權(quán)裝置可由衰減器陣列和/或形成組合器網(wǎng)絡的每個連接的插入損失提供。
本發(fā)明的又一個方面提供了光發(fā)射機，其包括用于將并行N位數(shù)字信號轉(zhuǎn)換為對應的模擬信號的高速數(shù)模(D/A)轉(zhuǎn)換器。光信號發(fā)生器響應于模擬信號，用于基于該模擬信號產(chǎn)生調(diào)制光信號。
本發(fā)明的再一個方面提供了用于基本補償高速N位數(shù)模(D/A)轉(zhuǎn)換器的至少非線性響應的線性化電路。該線性化電路包括實現(xiàn)輸入并行M位數(shù)字信號M×N映射到提供給高速D/A轉(zhuǎn)換器的并行N位數(shù)字信號中的裝置。


從以下結(jié)合附圖的詳細描述，本發(fā)明的其它特征和優(yōu)點將變得顯然，其中
圖1是示意性地示出常規(guī)數(shù)模轉(zhuǎn)換器的框圖；圖2是示意性地示出根據(jù)本發(fā)明的高速數(shù)模轉(zhuǎn)換器中原理元件的框圖；圖3a-3b是示意性地示出圖2的D/A轉(zhuǎn)換器的向量加法塊的第一實施例的相位對準塊的各個備選實施例的框圖；圖4a-4d是圖2的D/A轉(zhuǎn)換器的向量加法塊的各個備選實施例的框圖；圖5是示意性地示出根據(jù)本發(fā)明第二實施例的高速數(shù)模轉(zhuǎn)換器中原理元件的框圖；圖6是示意性地示出在用于驅(qū)動常規(guī)光調(diào)制器的系統(tǒng)中根據(jù)本發(fā)明第三實施例的高速數(shù)模轉(zhuǎn)換器的框圖；圖7是示意性地示出用于使用根據(jù)圖6實施例的高速數(shù)模轉(zhuǎn)換器驅(qū)動2維光調(diào)制器的系統(tǒng)的框圖。
在整個附圖中，應該注意的是相同的特征是由相同的標號標識。
具體實施例方式
本發(fā)明提供了能夠?qū)⒉⑿卸辔粩?shù)字信號準確地數(shù)模轉(zhuǎn)換為對應模擬信號的高速數(shù)模(D/A)轉(zhuǎn)換器。以下參考圖2-6描述本發(fā)明的各種實施例。
如圖2所示，根據(jù)本發(fā)明的D/A轉(zhuǎn)換器12一般包括相位對準器14和向量加法塊16。相位對準器被耦合以通過對應的N位并行數(shù)據(jù)總線1717接收并行N位數(shù)字信號6。一般來說，并行N位數(shù)據(jù)信號6的位數(shù)(N)可低至2，但是一般4位或更多位精度是優(yōu)選的。在圖示實施例中，N＝8，雖然這決不是限制本發(fā)明。以常規(guī)方式格式化并行N位數(shù)據(jù)信號6，以使數(shù)字字20的每一位18被經(jīng)由數(shù)據(jù)總線1717的各條線路22并行鎖存在D/A轉(zhuǎn)換器中。對于鎖存在D/A轉(zhuǎn)換器12中的每個數(shù)字字20而言，從D/A轉(zhuǎn)換器12輸出對應的采樣24，該采樣具有從數(shù)字字20得到的模擬信號電平。將理解的是，D/A轉(zhuǎn)換器12的采樣率將等于輸入數(shù)據(jù)總線1717的線路速率(即連續(xù)的數(shù)字字20被鎖存在D/A轉(zhuǎn)換器12中的速率)，并將至少是2GHz。
一般來說，相位對準器操作以確保并行N位數(shù)字信號6的每個連續(xù)字20的對應位18之間的精確相位對準。各種方法可用于得到該結(jié)果。在圖3a所示的實施例中，相位對準器包括由公共主時鐘28控制的觸發(fā)電路26陣列。由此，插入相應觸發(fā)電路26以接收并行N位數(shù)字信號6的各位18。按主時鐘28的定時從觸發(fā)電路26輸出對應位18。通過適當解決主時鐘28和每個觸發(fā)電路26之間的傳播延遲，可得到數(shù)字信號6的每個字20的位18之間非常精確的對準(大約是百萬分之幾的相位誤差)。該方法的限制是相位對準器14接收的位18之間的最大相位差(Δ)必須小于脈沖持續(xù)時間。
其它方法可用于實現(xiàn)相位對準器14。例如，經(jīng)?？赏ㄟ^分析用于產(chǎn)生數(shù)字信號6的上游數(shù)字電路的設計或輸出來預先知道數(shù)字信號對應位之間的相位關系?；诘竭_相位對準器14的數(shù)字信號6的對應位18之間的已知相位失配。可通過用于將每一位18傳遞到向量加法塊16的信號傳輸線路30的路徑長度適當差來獲得精確的相位對準，如圖3b所示。備選地，已知的移相器可被插入每條傳輸線路，并且以已知方式驅(qū)動，以便將可控相移加到數(shù)字信號6的每一位18。
通過任意的以上裝置，相位對準器14操作，以確保并行N位數(shù)字信號6的每個字20的對應位18被提供給非常接近的公差內(nèi)相位對準的向量加法塊16。
如上所述，并行N位數(shù)字信號6具有至少2GHz的線路速率。由此并行總線17的每條線路22可被看作傳送位速率等于線路速率(即至少2Gb/s)的串行位流?？衫斫獾氖?，可通過正弦信號的傅立葉級數(shù)求和來算術近似串行位流。在2或更高Gb/s的位速率上，傅立葉級數(shù)近似的至少一些正弦信號將處于微波頻率范圍中。由此，根據(jù)本發(fā)明，微波信號組合技術可用于執(zhí)行輸入數(shù)字信號6的所有位18的向量求和。由于相位對準器14確保輸入數(shù)字信號6的每個字20的對應位18之間精確的對準，因此可忽略向量加法的相位分量，并且向量加法的大小分量將產(chǎn)生輸入數(shù)字信號6的每一位18的模擬大小的“線性”加法。以下參考圖3和4a-4d通過示例描述該現(xiàn)象用于實現(xiàn)輸入數(shù)字信號的準確D/A轉(zhuǎn)換的方式。
圖4a是示意性地示出圖2的向量加法塊的第一實施例的框圖。在圖4a的實施例中，向量加法塊16包括用于加權(quán)輸入數(shù)字信號6的每一位18的衰減器陣列32、以及微波組合器網(wǎng)絡34?？梢砸员炯夹g中已知的各種方式將衰減器陣列32構(gòu)建為為數(shù)字信號6的每一位18’提供選擇衰減。為了圖示的簡化，通過插入數(shù)據(jù)庫16的每條線路22中的電阻器R1-R8陣列示出衰減器陣列32。使用該布置，數(shù)字信號6的每一位18受到相應選擇衰減的控制。例如，電阻器R1可被設定為0值，以使數(shù)字信號6的最高有效位(MSB)無衰減地通過陣列32。剩余的電阻器(分別被插入總線17的線路2-8中的R2-R8)可被選擇為提供逐漸更大的衰減，以使邏輯1電壓電平服從數(shù)字信號6的最高有效位(MSB)和最低有效位(LSB)之間2的冪級數(shù)。由此，例如MSB(B1)無變化地通過衰減器陣列，從而出現(xiàn)具有例如3.5伏的邏輯1電壓。選擇下一個最高有效位(B2)的衰減器R2，以使相應位(B2)被衰減為(B1)的一半，并因此從衰減器陣列以1.75伏的邏輯1電壓出現(xiàn)。類似地，位B3被衰減為B2電平的一半，并因此從衰減器陣列32以0.875伏的邏輯1電壓出現(xiàn)。2的冪級數(shù)可在數(shù)字信號6的所有位18上繼續(xù)。
作為數(shù)字信號6的位18的以上加權(quán)的結(jié)果，從衰減器陣列32出現(xiàn)的加權(quán)位18”的線性和將產(chǎn)生與輸入數(shù)字信號6的相應字20的數(shù)值對應的期望模擬采樣值。為了實現(xiàn)加權(quán)位18”的所需線性和，微波組合器網(wǎng)絡34被提供為并行阻抗匹配連接36的多級級聯(lián)。使用已知的微波信號組合技術將每個連接36設計為具有選擇帶寬和插入損失。本技術中已知阻抗匹配連接的性能是帶寬和插入損失之間的折衷。帶寬最好被選擇為足夠?qū)挘员苊饷總€位流的過度失真，而不施加過度插入損失代價。通過確保每個阻抗匹配連接的插入損失基本相同，將通過組合器網(wǎng)絡保持衰減器陣列施加的每一位18”之間的加權(quán)關系。因此，按照每一加權(quán)位18”對模擬輸出信號的總信號電平的加法貢獻，網(wǎng)絡響應將服從數(shù)字信號6的MSB和LSB之間2的期望冪分布。當所有的加權(quán)位18”遍歷組合器網(wǎng)絡34時，可通過匹配整個網(wǎng)絡34的傳輸線路長度的方式確保所有加權(quán)位之間正確的相位對準。
如上所述，按照每一位18對總模擬輸出信號電平的加法貢獻，對每一位18的適當系統(tǒng)響應是由加到輸入數(shù)字信號6的每一位18的加權(quán)提供。在圖4a的實施例中，該加權(quán)是由布置為將選擇衰減加到數(shù)字信號6的每一位18的衰減器陣列32提供，以便隨后將得到的加權(quán)位18”提供給組合器網(wǎng)絡34，用于產(chǎn)生模擬輸出信號10。在具有非常精確相位對準的完全匹配邏輯電平(在數(shù)字信號6的所有位18上)、以及通過衰減器陣列32和信號組合器網(wǎng)絡34的傳播延遲的完全匹配的情況下，該結(jié)構(gòu)將在輸入數(shù)字信號6的任意期望數(shù)量的位18上產(chǎn)生期望的D/A轉(zhuǎn)換功能性。在實踐中，可使用已知的微波電路設計技術得到高度準確的相位對準和傳播延遲控制。原則上，可通過使用精密電壓參考得到數(shù)字信號6的位18上邏輯電平的匹配，如上所述的那樣。然而，在實踐中，由于導致不均衡傳輸線路阻抗的熱效應和制造偏差，因此難以獲得邏輯電平的完全匹配。另外，可用在衰減器陣列32中的那種類型的實際信號衰減器是非理想的，并引入了一些噪聲。使用圖4a的實施例，這些效應都可降低D/A轉(zhuǎn)換的準確度。圖4b-4d示出處理這些問題中至少一些的向量加法塊的備選實施例。如以下將對圖5和6描述的，可通過增加線性化電路來獲得大規(guī)模邏輯電平失配的補償。
圖4b示出向量加法塊16的實施例，其中位加權(quán)功能被集成在阻抗匹配信號組合器網(wǎng)絡34內(nèi)。在此情況下，組合器34被提供為阻抗匹配微波信號連接36的線性級聯(lián)。通過設計具有6dB插入損失的每個連接36，該線性級聯(lián)將固有地產(chǎn)生輸入數(shù)字信號的所有最高有效位的2的期望冪加權(quán)。唯一的例外將是最低有效位(在此情況下是B8)，其需要附加的6dB衰減器38，以獲得正確的加權(quán)。由于加到最低有效位的加權(quán)非常低，因此6dB衰減器38引入的任何噪聲將不可能在模擬輸出信號10中產(chǎn)生顯著的失真。在圖4a的實施例中，可通過適當選擇傳輸線路長度來得到通過組合器網(wǎng)絡34的每一位18之間的正確相位對準。圖4b實施例的主要優(yōu)點是通過使用每個連接36內(nèi)固有的插入損失，可在不使用衰減器陣列32的情況下獲得適當?shù)男盘柤訖?quán)。這避免了衰減器陣列32引入的噪聲和信號失真。
如以下將具體對圖6更詳細描述的，在一些情況下，可能需要得到在數(shù)字信號6的位上不服從2的常規(guī)二進制冪分布的響應。原則上，可通過改變每個連接36的插入損失和/或通過增加改變每一位18的加權(quán)的衰減器來得到響應的任何期望變差。在圖4c的實施例中，每個連接36的插入損失被維持在6dB(至少部分，以確保通過網(wǎng)絡34的一致帶寬和傳播延遲)，并且引入衰減器40，以改變每一位18的加權(quán)。圖4c所示的具體布置提供了相鄰位18之間的5dB變差，而不是圖4b的6dB變差。當該布置用于驅(qū)動光調(diào)制器(如圖6的實施例所示)時，發(fā)現(xiàn)除了通過網(wǎng)絡34的最高有效位受到12dB的衰減以外，該布置產(chǎn)生滿意的結(jié)果。如圖4d所示，為了得到匹配帶寬和傳播延遲，可通過使用單個三向組合器42代替級數(shù)的最終的兩個雙向組合器36的方式稍微降低最高有效位的該高衰減，該三向組合器將具有9.5dB的插入損失。可通過仔細的微波電路設計得到插入損失的額外微小改進。
如上所述，可通過使用線性化電路補償數(shù)字信號6的位18上顯著的邏輯電平失配。在圖5中示出該布置，圖5示出了M＝6位D/A轉(zhuǎn)換器12，其具有連接到相位對準器14和向量加法塊16的上游的線性化電路44。以已知的方式(例如使用隨機存取存儲器查找表)將線性化電路設計為使M位數(shù)字信號46映射到N位并行數(shù)字信號6中，用于由相位對準器14和相位求和塊16處理。一般來說，輸入數(shù)字信號46的位數(shù)(M)將小于相位對準器14和相位求和塊16處理的并行數(shù)字信號6的位數(shù)(N)。在圖示實施例中，M＝6和N＝8，理解到這些數(shù)決不是限制本發(fā)明。使用線性化電路的優(yōu)點是它使輸入數(shù)字信號46的每個M位字能夠被映射到補償任何邏輯電平失配的對應N位字，并從而在向量加法塊16的輸出10處產(chǎn)生模擬信號電平(S)，該模擬信號電平準確地反映鎖存在線性化電路44中的輸入數(shù)字信號46的M位字表示的數(shù)字值。在一些情況下，邏輯電平失配可能是靜態(tài)的，并且可通過例如分析產(chǎn)生M位輸入數(shù)字信號46的上游數(shù)字設備的設計或輸出的方式預先知道該邏輯電平失配。在此情況下，可預先計算線性化電路44實現(xiàn)的映射，并將其加載到線性化電路中，用于在運行時間期間使用。備選地，周期性地重新計算映射、以補償時間變化邏輯電平的改變可能是有利的。例如，可基于邏輯電平變化的期望時間速率、或相位對準器14和相位求和塊16的其它性能參數(shù)來選擇重新計算映射所在的頻率。圖5示出用于周期性地重新計算線性化電路44中實現(xiàn)的映射的示例性系統(tǒng)。由此，M位數(shù)字信號46被選擇并被提供給信號處理器48。模擬輸出信號(S)被模數(shù)轉(zhuǎn)換器50采樣，并被提供給信號處理器48。通過控制模數(shù)轉(zhuǎn)換器50檢測的采樣的定時，信號處理器48可接收輸入數(shù)字信號46的M位字，并可基于該M位字得到D/A轉(zhuǎn)換器12產(chǎn)生的對應模擬信號電平(S)的采樣。通過計算接收的M位字和采樣模擬輸出信號電平(S)之間的差，信號處理器48可容易計算輸入數(shù)字信號46的接收的M位字和得到期望輸出模擬信號電平所需的N位字之間的映射。
應該注意的是信號處理器48的操作獨立于D/A轉(zhuǎn)換器12的操作。相應地，雖然模數(shù)轉(zhuǎn)換器50需要采樣對應于單個M位字的模擬輸出信號電平(S)的離散電平，但并不需要為M位輸入數(shù)字信號46的每個連續(xù)字執(zhí)行該操作。由此，可以以顯著低于-位輸入數(shù)字信號46線路速率的速率執(zhí)行過程采樣模擬輸出信號電平(S)；確定采樣信號電平(S)和對應M位字之間差；重新計算映射、并將新的映射加載到線性化電路44中。
如果需要，從D/A轉(zhuǎn)換器12輸出的模擬信號可用于驅(qū)動光調(diào)制器52，以調(diào)制諸如例如窄帶激光器的光源54產(chǎn)生的光信號。在此情況下，線性化電路44還可用于補償光調(diào)制器52的非線性，如圖6所示。由此，例如，諸如例如Mach-Zehnder調(diào)制器的常規(guī)光調(diào)制器顯示對輸入控制信號的正弦響應。原則上，可在M位輸入數(shù)字信號46與相位對準器14和相位求和塊16處理的N位信號6之間定義映射，其補償通過D/A轉(zhuǎn)換器12的邏輯電平失配的組合非線性效應、以及調(diào)制器52的正弦響應。如圖6所示，可通過接收輸入數(shù)字信號的M位字、并以與以上參考圖5描述的直接類似的方式比較該M位字和調(diào)制器輸出56的檢測采樣來得到適當映射的計算。為了簡化映射，可從N位數(shù)字信號6的位上“正規(guī)”2的冪變差來調(diào)節(jié)向量求和塊16實現(xiàn)的位加權(quán)。由此，可使用例如以上參考圖4c和4d描述的相鄰位之間的5dB變差。這產(chǎn)生了非線性D/A轉(zhuǎn)換器響應，其部分偏置光調(diào)制器的正弦響應。D/A轉(zhuǎn)換器與光調(diào)制器的組合響應更接近線性，并可更容易被線性化電路44中的M×N映射校正。
本技術中已知的一些光調(diào)制器被設計為調(diào)制輸入光信號中的一對正交分量。該2維調(diào)制性能要求調(diào)制器52是由一對獨立控制信號驅(qū)動。例如，當已知的Mach-Zehnder調(diào)制器被相應同相和正交控制信號驅(qū)動時，這些調(diào)制器能夠調(diào)制光信號的幅度和相位分量。圖7是框圖，其中為用于驅(qū)動2維光調(diào)制器52的每個控制信號提供各自的D/A轉(zhuǎn)換器12。
由于各種因素(諸如例如調(diào)制器中的缺陷，或者電串擾)，同相和正交控制信號的效應可能不正交。相應地，在圖7的實施例中，對于每個A/D轉(zhuǎn)換器而言，使用單個2M×2N線性化電路44a代替單獨的M×N線性化電路。可以以與以上參考圖5和6描述的M×N線性化電路基本相同的方式構(gòu)建2M×2N線性化電路44a。由此，2M×2N線性化電路44a可被提供為RAM LUT。RAM LUT的22M個寄存器中的每一個存儲控制信號10a和10b的先前計算輸出值。可根據(jù)映射函數(shù)計算這些輸出值，基本上如以上參考圖5和6描述的。這里最顯著的差別是將基于從光調(diào)制器52出現(xiàn)的組合光波56的幅度和相位來計算映射函數(shù)。
如果需要，RAM LUT 44a還可用于實現(xiàn)不同維數(shù)之間的映射。例如，考慮為提供同相和正交控制信號而格式化的一對輸入M位數(shù)字信號46a和46b。除了補償A/D轉(zhuǎn)換器(和/或光調(diào)制器52)的非線性以外，線性化電路44a中實現(xiàn)的2M×2N映射還可用于將這些I和Q控制信號轉(zhuǎn)換為對應的極坐標控制信號。
在圖5-7的以上描述中，上述(或每個)高速A/D轉(zhuǎn)換器12產(chǎn)生的模擬輸出信號10用于驅(qū)動諸如例如Mach-Zehnder調(diào)制器的光調(diào)制器52。然而，本技術中已知諸如窄帶激光器的光信號源可被模擬信號直接控制。例如，已知在某個范圍內(nèi)，窄帶激光器發(fā)射的光功率與輸入電流成比例。由此，將理解以上參考圖5-7描述的技術同樣可用于單獨、或者與下游光調(diào)制器結(jié)合驅(qū)動光信號源。
上述本發(fā)明的實施例僅僅用于示例。因此，本發(fā)明的保護范圍僅僅由所附權(quán)利要求的保護范圍限定。
權(quán)利要求
1.一種高速數(shù)模(D/A)轉(zhuǎn)換器，包括相位對準器，用于確保具有至少2GHz的數(shù)據(jù)速率的并行N位數(shù)字信號的對應位之間的相位對準；以及向量加法塊，其包括適合執(zhí)行所述并行N位數(shù)字信號的對應位的向量加法的微波信號組合器網(wǎng)絡。
2.如權(quán)利要求1所述的D/A轉(zhuǎn)換器，其中所述相位對準器包括由主時鐘控制的觸發(fā)電路陣列，每個觸發(fā)電路操作地被連接，以處理所述并行N位數(shù)字信號的相應位。
3.如權(quán)利要求2所述的D/A轉(zhuǎn)換器，其中所述相位對準器還包括用于平衡所述并行N位數(shù)字信號的每一位的相應邏輯電平的裝置。
4.如權(quán)利要求3所述的D/A轉(zhuǎn)換器，其中用于平衡相應邏輯電平的所述裝置包括耦合到每個觸發(fā)電路的精密電壓參考，以使每個觸發(fā)電路的相應輸出邏輯電平是從所述精密電壓參考得到。
5.如權(quán)利要求1所述的D/A轉(zhuǎn)換器，其中所述相位對準器包括相位延遲元件陣列，每個相位延遲元件操作地被連接，以將選擇延遲加到所述并行N位數(shù)字信號的相應位上。
6.如權(quán)利要求5所述的D/A轉(zhuǎn)換器，其中每個相位延遲元件的選擇延遲是固定的。
7.如權(quán)利要求6所述的D/A轉(zhuǎn)換器，其中每個相位延遲元件包括傳輸線路長度。
8.如權(quán)利要求5所述的D/A轉(zhuǎn)換器，其中每個相位延遲元件的選擇延遲是可變的。
9.如權(quán)利要求8所述的D/A轉(zhuǎn)換器，其中每個相位延遲元件包括可控移相器。
10.如權(quán)利要求1所述的D/A轉(zhuǎn)換器，其中所述向量加法塊還包括用于加權(quán)所述并行N位數(shù)字信號的每一位的裝置。
11.如權(quán)利要求10所述的D/A轉(zhuǎn)換器，其中所述微波信號組合器網(wǎng)絡包括并行阻抗匹配連接的多級級聯(lián)，每個連接具有公共插入損失，以使所述并行N位數(shù)字信號的每一位通過所述組合器網(wǎng)絡受到基本相同的損失。
12.如權(quán)利要求11所述的D/A轉(zhuǎn)換器，其中用于加權(quán)的所述裝置包括衰減器陣列，每個衰減器操作地被連接，以將選擇衰減加到所述并行N位數(shù)字信號的對應位。
13.如權(quán)利要求12所述的D/A轉(zhuǎn)換器，其中加到每一位上的衰減被選擇為服從所述并行N位數(shù)字信號的最低有效位(LSB)和最高有效位(MSB)之間2的冪級數(shù)。
14.如權(quán)利要求10所述的D/A轉(zhuǎn)換器，其中所述微波信號組合器網(wǎng)絡包括阻抗匹配連接的線性級聯(lián)。
15.如權(quán)利要求14所述的D/A轉(zhuǎn)換器，其中用于加權(quán)的所述裝置包括每個連接的插入損失，以使所述并行N位信號的每一位通過所述組合器網(wǎng)絡受到相應的不同損失。
16.如權(quán)利要求15所述的D/A轉(zhuǎn)換器，其中每一位通過所述組合器網(wǎng)絡受到的相應損失被選擇為服從所述并行N位數(shù)字信號的最低有效位(LSB)和最高有效位(MSB)之間2的冪級數(shù)。
17.如權(quán)利要求15所述的D/A轉(zhuǎn)換器，其中用于加權(quán)的所述裝置包括衰減器陣列，每個衰減器操作地被連接，以將選擇衰減加到所述并行N位數(shù)字信號的對應位。
18.如權(quán)利要求17所述的D/A轉(zhuǎn)換器，其中每一位通過所述組合器網(wǎng)絡受到的相應損失被選擇為服從所述并行N位數(shù)字信號的最低有效位(LSB)和最高有效位(MSB)之間2的冪級數(shù)。
19.如權(quán)利要求1所述的D/A轉(zhuǎn)換器，還包括用于實現(xiàn)輸入并行M位數(shù)字信號到所述并行N位數(shù)字信號的M×N映射的線性化電路。
20.如權(quán)利要求19所述的D/A轉(zhuǎn)換器，其中所述M×N被計算以至少基本補償所述向量加法塊的非線性。
21.如權(quán)利要求20所述的D/A轉(zhuǎn)換器，還包括用于周期性地重新計算所述M×N映射的處理器。
22.如權(quán)利要求20所述的D/A轉(zhuǎn)換器，其中所述阻抗匹配信號組合器網(wǎng)絡產(chǎn)生的模擬輸出信號用于驅(qū)動光調(diào)制器，并且所述M×N映射被計算以基本補償所述信號組合器網(wǎng)絡和所述光調(diào)制器的組合非線性響應。
23.一種光發(fā)射機，包括高速數(shù)模(D/A)轉(zhuǎn)換器，用于將并行N位數(shù)字信號轉(zhuǎn)換為對應的模擬信號；以及光信號發(fā)生器，其響應于所述模擬信號，用于基于所述模擬信號產(chǎn)生調(diào)制光信號。
24.如權(quán)利要求23所述的光發(fā)射機，其中所述光信號發(fā)生器包括以下任意一個窄帶激光器，其適合發(fā)射具有與所述模擬信號成比例的至少一個信號參數(shù)的光信號；以及光調(diào)制器，用于調(diào)制基本固定的光源產(chǎn)生的光信號。
25.如權(quán)利要求23所述的光發(fā)射機，其中所述高速D/A轉(zhuǎn)換器包括產(chǎn)生適合至少部分偏置所述光信號發(fā)生器的非線性響應的所述D/A轉(zhuǎn)換器的預定非線性響應的裝置。
26.如權(quán)利要求25所述的光發(fā)射機，其中產(chǎn)生所述D/A轉(zhuǎn)換器的非線性響應的所述裝置包括用于加權(quán)所述并行N位數(shù)字信號的每一位的裝置。
27.如權(quán)利要求26所述的光發(fā)射機，其中用于加權(quán)的所述裝置包括衰減器陣列，每個衰減器操作地被連接，以將選擇衰減加到所述并行N位數(shù)字信號的對應位。
28.如權(quán)利要求27所述的光發(fā)射機，其中加在每一位上的選擇衰減定義相鄰位之間的5dB差。
29.如權(quán)利要求26所述的光發(fā)射機，其中所述高速D/A轉(zhuǎn)換器包括用于執(zhí)行所述并行N位數(shù)字信號的所述位的向量加法的阻抗匹配連接的線性級聯(lián)，并且其中用于加權(quán)的所述裝置包括每個連接的插入損失，以使所述并行N位數(shù)字信號的每一位通過所述D/A轉(zhuǎn)換器受到相應的不同損失。
30.一種用于至少基本補償高速N位數(shù)模(D/A)轉(zhuǎn)換器的非線性響應的線性化電路，所述線性化電路包括實現(xiàn)輸入并行M位數(shù)字信號到提供給所述高速D/A轉(zhuǎn)換器的并行N位數(shù)字信號的M×N映射的裝置。
31.如權(quán)利要求30所述的線性化電路，其中實現(xiàn)M×N映射的所述裝置包括隨機存取存儲器(RAM)查找表(LUT)。
32.如權(quán)利要求30所述的線性化電路，還包括用于周期性地重新計算所述M×N映射的處理器。
33.如權(quán)利要求32所述的線性化電路，其中所述處理器包括模數(shù)轉(zhuǎn)換器，用于采樣所述D/A轉(zhuǎn)換器的輸出的模擬電平；以及信號處理器，用于比較采樣模擬輸出電平與所述輸入并行M位數(shù)字信號的對應M位字；以及基于比較結(jié)果計算所述M×N映射。
34.如權(quán)利要求30所述的線性化電路，其中所述D/A轉(zhuǎn)換器產(chǎn)生的模擬輸出信號用于驅(qū)動光信號發(fā)生器，并且所述M×N映射被計算以基本補償所述D/A轉(zhuǎn)換器和所述光信號發(fā)生器的組合非線性響應。
35.如權(quán)利要求34所述的線性化電路，其中所述處理器包括模數(shù)轉(zhuǎn)換器，用于采樣所述光信號發(fā)生器的輸出的模擬電平；以及信號處理器，用于比較采樣模擬輸出電平與所述輸入并行M位數(shù)字信號的對應M位字；以及基于比較結(jié)果計算所述M×N映射。
36.如權(quán)利要求30所述的線性化電路，其中一對并行D/A轉(zhuǎn)換器產(chǎn)生用于驅(qū)動2維光信號發(fā)生器的相應模擬輸出信號，并且其中所述線性化電路執(zhí)行2M×2N映射計算以至少基本補償所述D/A轉(zhuǎn)換器和所述光信號發(fā)生器的組合非線性響應。
全文摘要
高速D/A轉(zhuǎn)換器包括相位對準器和向量求和塊。相位對準器操作，以確保數(shù)據(jù)速率為至少2GHz的并行N位數(shù)字信號的對應位之間的精確相位對準。向量加法塊執(zhí)行并行N位數(shù)字信號的相位對準位的向量加法。并行N位數(shù)字信號的每一位可被加權(quán)，以確保對出現(xiàn)在D/A轉(zhuǎn)換器輸出處的模擬信號電平的正確加法作用?？墒褂靡宰杩蛊ヅ溥B接的多級并行級聯(lián)、或連接的線性級聯(lián)形式的微波信號組合器網(wǎng)絡來實現(xiàn)加權(quán)位的向量加法。
文檔編號H03M1/08GK1802793SQ200480015907
公開日2006年7月12日 申請日期2004年5月25日 優(yōu)先權(quán)日2003年6月10日
發(fā)明者T·塔拉舒克, K·B·羅伯茨, L·L·斯特勞琴斯基 申請人:北方電訊網(wǎng)絡有限公司