專利名稱：電壓位準(zhǔn)位移電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓位準(zhǔn)位移電路(Level Shifter)，特別是涉及一種可以降低雜訊干擾的電壓位準(zhǔn)位移電路。
背景技術(shù)：
電壓位準(zhǔn)位移電路是將訊號(hào)在兩個(gè)不同的電壓供應(yīng)領(lǐng)域(Domain)中進(jìn)行轉(zhuǎn)換。例如，電壓位準(zhǔn)位移電路可以將由操作在低電壓(如1.2V)下的集成電路所產(chǎn)生的訊號(hào)，轉(zhuǎn)換到操作在高電壓(如3.3V)下的集成電路。當(dāng)需要同時(shí)使用兩個(gè)具有不同的操作電壓的集成電路時(shí)，電壓位準(zhǔn)位移電路就會(huì)被用來將其中一個(gè)集成電路所產(chǎn)生的訊號(hào)，轉(zhuǎn)換到另一個(gè)集成電路。
圖1是現(xiàn)有習(xí)知的電壓位準(zhǔn)位移電路圖。請(qǐng)參閱圖1所示，現(xiàn)有習(xí)知的電壓位準(zhǔn)位移電路是將輸入訊號(hào)Lo由輸入緩沖器100輸入，而輸入訊號(hào)Lo是在位移前電壓(Pre-shifting Voltage)VDDIN范圍內(nèi)變動(dòng)。另外，緩沖器100是由兩個(gè)反向器電路102和104以串接方式所組成，其中反向器電路102的輸入是接收輸入訊號(hào)Lo，而反向器電路104的輸入則耦接反向器電路102的輸出。因此，緩沖器100會(huì)依據(jù)輸入訊號(hào)Lo而產(chǎn)生第一緩沖輸出訊號(hào)Lo1，以及產(chǎn)生與第一緩沖輸出訊號(hào)Lo1反相的第二緩沖輸出訊號(hào)Lo2。
此外，現(xiàn)有習(xí)知的電壓位準(zhǔn)位移電路還包括第一NMOS晶體管121、第一PMOS晶體管123、第二NMOS晶體管125和第二PMOS晶體管127。其中，第一NMOS晶體管121和第二NMOS晶體管125的閘極端分別接收第二緩沖輸出訊號(hào)Lo2和第一緩沖輸出訊號(hào)Lo1。另外，第一NMOS晶體管121的第一源/汲極端是接地，而其第二源/汲極端耦接至第一PMOS晶體管123的第一源/汲極端，并且輸出第一電壓位移訊號(hào)NT1。另外，第一PMOS晶體管123的第二源/汲極端則耦接位移后電壓(Post-shifting Voltage)VPPIN，而其閘極端是耦接第二NMOS晶體管125的第二源/汲極端。第二NMOS晶體管125的第一源/汲極端接地，而其第二源/汲極端耦接第二PMOS晶體管127的第一源/汲極端，并且產(chǎn)生第二電壓位移訊號(hào)NT2。第二PMOS晶體管127的第二源/汲極端同樣耦接位移后電壓VPPIN，而其閘極端則耦接第一NMOS晶體管121的第二源/汲極端。在上述中，位移后電壓VPPIN是高于位移前電壓VDDIN。
當(dāng)輸入訊號(hào)Lo為低位準(zhǔn)狀態(tài)(Low State)時(shí)，則緩沖器100會(huì)分別輸出一個(gè)高位準(zhǔn)狀態(tài)(High State)的第一緩沖輸出訊號(hào)Lo1，以及輸出一個(gè)低位準(zhǔn)狀態(tài)的第二緩沖輸出訊號(hào)Lo2，其中第一緩沖輸出訊號(hào)Lo1的電壓位準(zhǔn)為位移前電壓VDDIN。此時(shí)，第二NMOS晶體管125會(huì)依據(jù)第一緩沖輸出訊號(hào)Lo1而被導(dǎo)通(Turn on)，而原先處于導(dǎo)通的狀態(tài)的第二PMOS晶體管127，會(huì)與此時(shí)導(dǎo)通的第二NMOS晶體管125進(jìn)行一爭(zhēng)競(jìng)(Fight)過程。但是在第二NMOS晶體管125設(shè)計(jì)上，會(huì)具有較強(qiáng)的驅(qū)動(dòng)力(Driving)下，因此第二電壓位移訊號(hào)NT2會(huì)下拉(Pull-down)成低位準(zhǔn)狀態(tài)，導(dǎo)致第一PMOS晶體管123導(dǎo)通，而使得第一電壓位移訊號(hào)NT1上拉(Pull-up)成高位準(zhǔn)狀態(tài)(其電壓位準(zhǔn)為位移后電壓VPPIN)，進(jìn)而將第二PMOS晶體管127關(guān)閉(Turn off)而使其不為導(dǎo)通。由此可知，第一緩沖輸出訊號(hào)Lo1的電壓位準(zhǔn)，是從位移前電壓VDDIN轉(zhuǎn)換成電壓位準(zhǔn)為位移后電壓VPPIN的第一電壓位移訊號(hào)NT1。
若是此時(shí)輸入訊號(hào)Lo變?yōu)楦呶粶?zhǔn)狀態(tài)，則相對(duì)地，第一緩沖輸出訊號(hào)Lo1會(huì)變成低位準(zhǔn)狀態(tài)，而第二緩沖輸出訊號(hào)Lo2會(huì)變成高位準(zhǔn)狀態(tài)。此時(shí)，第一NMOS晶體管121就會(huì)依據(jù)第二緩沖輸出訊號(hào)Lo2而被導(dǎo)通，而第二NMOS晶體管125會(huì)關(guān)閉，此時(shí)導(dǎo)通的第一NMOS晶體管121與之前導(dǎo)通的第一PMOS晶體管123會(huì)進(jìn)行爭(zhēng)競(jìng)過程，然而在第一NMOS晶體管121具有較大驅(qū)動(dòng)力的設(shè)計(jì)下，因此第一電壓位移訊號(hào)NT1下拉成為低位準(zhǔn)狀態(tài)，導(dǎo)致第二PMOS晶體管127導(dǎo)通，而使第二電壓位移訊號(hào)NT2上拉成為高位準(zhǔn)狀態(tài)，進(jìn)而將第一PMOS晶體管123關(guān)閉至截止?fàn)顟B(tài)。一般來說，當(dāng)?shù)谝籒MOS晶體管121由關(guān)閉轉(zhuǎn)為導(dǎo)通之后，因?yàn)榈谝籔MOS晶體管123也同時(shí)為導(dǎo)通狀態(tài)，因而會(huì)導(dǎo)致爭(zhēng)競(jìng)效應(yīng)(Fighting Effect)，所以第一NMOS晶體管121導(dǎo)通的力(Strength)必須大過第一PMOS晶體管123，才能夠在第一電壓位移訊號(hào)NT1為高位準(zhǔn)狀態(tài)時(shí)，強(qiáng)迫其下拉成為低位準(zhǔn)狀態(tài)，而同樣的理由也應(yīng)用在第二NMOS晶體管125和第二PMOS晶體管127上。但是，若是輸入訊號(hào)Lo因?yàn)殡s訊(雜訊即為噪聲，以下均稱為雜訊)的干擾，使得其位準(zhǔn)狀態(tài)產(chǎn)生上下抖動(dòng)，則會(huì)使第一NMOS晶體管121和第二NMOS晶體管125導(dǎo)通的力道產(chǎn)生變化，而導(dǎo)致第一電壓位移訊號(hào)NT1和第二電壓位移訊號(hào)NT2的轉(zhuǎn)換時(shí)間也會(huì)發(fā)生顫動(dòng)(Jitter)，而更進(jìn)一步造成最后輸出信號(hào)產(chǎn)生顫動(dòng)。
由此可見，上述現(xiàn)有的電壓位準(zhǔn)位移電路在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決電壓位準(zhǔn)位移電路存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的電壓位準(zhǔn)位移電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的電壓位準(zhǔn)位移電路，能夠改進(jìn)一般現(xiàn)有的電壓位準(zhǔn)位移電路，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的電壓位準(zhǔn)位移電路存在的缺陷，而提供一種新型結(jié)構(gòu)的電壓位準(zhǔn)位移電路，所要解決的技術(shù)問題是使其輸出的訊號(hào)，不會(huì)因?yàn)榫w管導(dǎo)通力道的不一致而產(chǎn)生變化，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，克服現(xiàn)有的電壓位準(zhǔn)位移電路存在的缺陷，而提供一種新型結(jié)構(gòu)的電壓位準(zhǔn)位移電路，所要解決的技術(shù)問題是使其輸出的訊號(hào)不會(huì)受到雜訊的影響，而使得其位準(zhǔn)狀態(tài)產(chǎn)生顫動(dòng)，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種新型結(jié)構(gòu)的電壓位準(zhǔn)位移電路，包括一緩沖器電路，用以接收一輸入訊號(hào)，而輸出一第一緩沖輸出訊號(hào)，并且輸出與該第一緩沖輸出訊號(hào)反相的一第二緩沖輸出訊號(hào)，其中該第一緩沖輸出訊號(hào)和該第二緩沖輸出訊號(hào)是在一位移前電壓范圍內(nèi)變動(dòng)；一第一NMOS晶體管，其閘極端接收該第二緩沖輸出訊號(hào)，而其第一源/汲極端接地；一第一PMOS晶體管，其閘極端耦接該第一NMOS晶體管的閘極端，而其第一源/汲極端則耦接該第一NMOS晶體管的第二源/汲極端，并輸出一第一電壓位移訊號(hào)；一第二PMOS晶體管，其第一源/汲極端耦接該第一PMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接不等于該位移前電壓的一位移后電壓；一第二NMOS晶體管，其閘極端接收該第一緩沖輸出訊號(hào)，而其第一源/汲極端接地；一第三PMOS晶體管，其閘極端耦接該第二NMOS晶體管的閘極端，而其第一源/汲極端則耦接該第二NMOS晶體管的第二源/汲極端和該第二PMOS晶體管的閘極端，并輸出一第二電壓位移訊號(hào)，其中該第一電壓位移訊號(hào)和該第二電壓位移訊號(hào)是在該位移后電壓范圍內(nèi)變動(dòng)；以及一第四PMOS晶體管，其第一源/汲極端耦接該第三PMOS晶體管的第二源/汲極端，其第二源/汲極端則耦接該位移后電壓，而其閘極端則耦接該第一NMOS晶體管的第二源/汲極端。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的電壓位準(zhǔn)位移電路，其中所述的緩沖器電路包括一第一輸入反向器電路，用以接收該輸入訊號(hào)而輸出該第一緩沖輸出訊號(hào)；以及一第二輸入反向器電路，用以接收該第一緩沖輸出訊號(hào)而輸出該第二緩沖輸出訊號(hào)。
前述的電壓位準(zhǔn)位移電路，其中所述的第一輸入反向器電路包括一NMOS晶體管，其閘極端接收該輸入訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端是輸出該第一緩沖輸出訊號(hào)；以及一PMOS晶體管，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，其第二源/汲極端耦接該位移前電壓，而其閘極端則耦接該NMOS晶體管的閘極端。
前述的電壓位準(zhǔn)位移電路，其中所述的第二輸入反向器電路包括一NMOS晶體管，其閘極端接收該第一緩沖輸出訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出該第二緩沖輸出訊號(hào)；以及一PMOS晶體管，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，其第二源/汲極端耦接該位移前電壓，而其閘極端則耦接該NMOS晶體管的閘極端。
前述的電壓位準(zhǔn)位移電路，更包括一第一輸出緩沖器電路，用以接收該第一電壓位移訊號(hào)，而輸出同相位的一第一輸出訊號(hào)，而該第一輸出緩沖器電路包括一第一輸出反相器電路，是接收該第一電壓位移訊號(hào)，而輸出反相后的該第一電壓位移訊號(hào)；及一第二輸出反相器電路，是接收反相后的該第一電壓位移訊號(hào)，而輸出一第一輸出訊號(hào)；以及一第二輸出緩沖器電路，用以接收該第二電壓位移訊號(hào)，而輸出同相位的一第二輸出訊號(hào)，該第二輸出緩沖器電路包括一第三輸出反相器電路，是接收該第二電壓位移訊號(hào)，而輸出反相后的該第二電壓位移訊號(hào)；及一第四輸出反相器電路，是接收反相后的該第二電壓位移訊號(hào)，而輸出一第二輸出訊號(hào)。
前述的電壓位準(zhǔn)位移電路，其中所述的第一輸出反相器電路包括一NMOS晶體管，其閘極端接收該第一電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出反相的該第一電壓位移訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
前述的電壓位準(zhǔn)位移電路，其中所述的第二輸出反相器電路包括一NMOS晶體管，其閘極端接收反相的該第一電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出該第一輸出訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
前述的電壓位準(zhǔn)位移電路，其中所述的第三輸出反相器電路包括一NMOS晶體管，其閘極端接收該第二電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出反相的該第二電壓位移訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
前述的電壓位準(zhǔn)位移電路，其中所述的第四輸出反相器電路包括一NMOS晶體管，其閘極端接收反相的該第二電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出該第二輸出訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
前述的電壓位準(zhǔn)位移電路，其中所述的第一輸出電壓和該第二輸出電壓是在該位移后電壓范圍內(nèi)變動(dòng)。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明提出一種電壓位準(zhǔn)位移電路，其包括了緩沖器電路，用來接收輸入訊號(hào)，而輸出第一緩沖輸出訊號(hào)，以及輸出與第一緩沖輸出訊號(hào)反相的第二緩沖輸出訊號(hào)。其中，第一緩沖輸出訊號(hào)和第二緩沖輸出訊號(hào)是在一個(gè)位移前電壓范圍內(nèi)變動(dòng)。此外，本發(fā)明還包括了第一NMOS晶體管、第一PMOS晶體管、第二PMOS晶體管、第二NMOS晶體管、第三PMOS晶體管和第四PMOS晶體管。其中第一NMOS晶體管的閘極端接收第二緩沖輸出訊號(hào)，而其第一源/汲極端則接地。第一PMOS晶體管的閘極端是耦接第一NMOS晶體管的閘極端，而第一源/汲極端則耦接第一NMOS晶體管的第二源/汲極端，并且輸出第一電壓位移訊號(hào)。第二PMOS晶體管的第一源/汲極端是耦接第一PMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接不等于位移前電壓的位移后電壓。此外，第二NMOS晶體管的閘極端接收第一緩沖輸出訊號(hào)，而其第一源/汲極端則接地。第三PMOS晶體管的閘極端耦接第二NMOS晶體管的閘極端，而其第一源/汲極端則耦接第二NMOS晶體管的第二源/汲極端和第二PMOS晶體管的閘極端，并且輸出第二電壓位移訊號(hào)。其中，第一電壓位移訊號(hào)和第二電壓位移訊號(hào)是在位移后電壓范圍內(nèi)變動(dòng)。另外，第四PMOS晶體管的第一源/汲極端耦接第三PMOS晶體管的第二源/汲極端，第二源/汲極端則耦接位移后電壓，而其閘極端則耦接第一NMOS晶體管的第二源/汲極端。
綜上所述，本發(fā)明所提供的電壓位準(zhǔn)位移電路，是包括了第一PMOS晶體管和第三PMOS晶體管，就可以使第一電壓位移訊號(hào)和第二電壓位移訊號(hào)快速地下拉，而不會(huì)受到第一NMOS晶體管和第二NMOS晶體管導(dǎo)通力道的不一致，而造成第一電壓位移訊號(hào)和第二電壓位移訊號(hào)下拉速度不一致，使其轉(zhuǎn)換時(shí)間發(fā)生顫動(dòng)。此外，也會(huì)使第一電壓位移訊號(hào)和第二電壓位移訊號(hào)的位準(zhǔn)狀態(tài)，不會(huì)受到輸入訊號(hào)的雜訊的影響而發(fā)生顫動(dòng)。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種電壓位準(zhǔn)位移電路，在傳統(tǒng)的電壓位準(zhǔn)位移電路中，在每一對(duì)NMOS晶體管與PMOS晶體管間，各加入一個(gè)PMOS晶體管。其中，加入的PMOS晶體管的第一源/汲極端和閘極端，是分別對(duì)應(yīng)耦接原有的NMOS晶體管的第二源/汲極端和閘極端，而加入的PMOS晶體管的第二源/汲極端，則與原有的PMOS晶體管的第一源/汲極端互相耦接。當(dāng)原有的NMOS晶體管由關(guān)閉狀態(tài)轉(zhuǎn)為導(dǎo)通狀態(tài)之后，加入的PMOS晶體管由導(dǎo)通狀態(tài)轉(zhuǎn)為關(guān)閉狀態(tài)，使得原有的NMOS晶體管和PMOS晶體管不會(huì)互相影響，而可以避免導(dǎo)致爭(zhēng)競(jìng)效應(yīng)。
借由上述技術(shù)方案，本發(fā)明電壓位準(zhǔn)位移電路至少具有下列優(yōu)點(diǎn)1、因?yàn)楸景l(fā)明所提供的電壓位準(zhǔn)位移電路是包括了第一和第三PMOS晶體管，因此第一和第二電壓位移訊號(hào)就不會(huì)受到第一和第二NMOS晶體管導(dǎo)通力道的影響而產(chǎn)生變化。
2、因?yàn)楸景l(fā)明所提供的電壓位準(zhǔn)位移電路是包括了第一和第三PMOS晶體管，因此就算輸入訊號(hào)受到雜訊的干擾，也不會(huì)影響到第一和第二電壓位移訊號(hào)。
3、本發(fā)明的電壓位準(zhǔn)位移電路僅需要加入第一和第三PMOS晶體管，就可以使第一和第二電壓位移訊號(hào)受到雜訊的影響降低，因此不用耗費(fèi)太多的成本，并且也不會(huì)增加電路的復(fù)雜度。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的電壓位準(zhǔn)位移電路，輸出的訊號(hào)，不會(huì)因?yàn)榫w管導(dǎo)通力道的不一致而產(chǎn)生變化。另外，本發(fā)明特殊結(jié)構(gòu)的電壓位準(zhǔn)位移電路，其輸出的訊號(hào)不會(huì)受到雜訊的影響，而使得其位準(zhǔn)狀態(tài)產(chǎn)生顫動(dòng)，其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計(jì)公開發(fā)表或使用而確屬創(chuàng)新，其不論在結(jié)構(gòu)上或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的電壓位準(zhǔn)位移電路具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下特舉多個(gè)較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1是現(xiàn)有習(xí)知的電壓位準(zhǔn)位移電路圖。
圖2是本發(fā)明的一較佳實(shí)施例的一種電壓位準(zhǔn)位移電路圖。
圖3是本發(fā)明的一較佳實(shí)施例的一種緩沖器電路圖。
圖4A是本發(fā)明的一較佳實(shí)施例的一種第一輸出緩沖器電路圖。
圖4B是本發(fā)明的一較佳實(shí)施例的一種第二輸出緩沖器電路圖。
100、200緩沖器電路 102、210、410第一反相器電路104、220、420第二反相器電路 121、231第一NMOS晶體管123、233第一PMOS晶體管 125、237第二NMOS晶體管127、235第二PMOS晶體管 239第三PMOS晶體管241第四PMOS晶體管 412、422NMOS晶體管414、424PMOS晶體管 430第三反相器電路
440第四反相器電路具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的電壓位準(zhǔn)位移電路其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
圖2是本發(fā)明的一較佳實(shí)施例的一種電壓位準(zhǔn)位移電路圖。請(qǐng)參閱圖2所示，緩沖器電路200是依據(jù)所接收的輸入訊號(hào)Lo，來輸出第一緩沖輸出訊號(hào)Lo1和第二緩沖輸出訊號(hào)Lo2。其中，第一緩沖輸出訊號(hào)Lo1和第二緩沖輸出訊號(hào)Lo2是在位移前電壓VDDIN(如1.2V)范圍內(nèi)變動(dòng)，并且彼此反相。
請(qǐng)繼續(xù)參閱圖2所示，第一NMOS晶體管231的閘極端，是接收第二緩沖輸出訊號(hào)Lo2，其第一源/汲極端接地，而其第二源/汲極端則耦接第一PMOS晶體管233的第一源/汲極端，并且輸出第一電壓位移訊號(hào)NT1。第一PMOS晶體管233的閘極端與第一NMOS晶體管231的閘極端彼此互相耦接，而第一PMOS晶體管233的第二源/汲極端則耦接第二PMOS晶體管235的第一源/汲極端，而第二PMOS晶體管235的第二源/汲極端則耦接不等于位移前電壓VDDIN的位移后電壓VPPIN，在本實(shí)施例中，位移后電壓VPPIN是高于位移前電壓VDDIN，例如為3.3V。此外，第二NMOS晶體管237的第一源/汲極端同樣也是接地，其閘極端是接收第一緩沖輸出訊號(hào)Lo1，而其第二源/汲極端則與第二PMOS晶體管235的閘極端彼此互相耦接，并且輸出第二電壓位移訊號(hào)NT2。另外，第三PMOS晶體管239的第一源/汲極端和閘極端，是分別對(duì)應(yīng)耦接第二NMOS晶體管237的第二源/汲極端和閘極端。而第四PMOS晶體管241的第一源/汲極端和閘極端，是分別對(duì)應(yīng)耦接第三PMOS晶體管239的第二源/汲極端和第一NMOS晶體管231的第二源/汲極端，而第四PMOS晶體管241的第二源/汲極端則同樣耦接位移后電壓VPPIN。
圖3是本發(fā)明的一較佳實(shí)施例的一種緩沖器電路圖。請(qǐng)參閱圖3所示，在本實(shí)施例中，緩沖器電路200可以利用第一反向器電路210和第二反向器電路220串接組成。其中第一反向器電路210是接收輸入訊號(hào)Lo，以輸出與輸入訊號(hào)Lo反相的第一緩沖輸出訊號(hào)Lo1。而第二反向器電路220則接收第一反向器電路210所輸出的第一緩沖輸出訊號(hào)Lo1，以輸出第二緩沖輸出訊號(hào)Lo2。其耦接架構(gòu)和運(yùn)作原理與圖1中的緩沖器電路100相同，在此不再重復(fù)說明。
請(qǐng)繼續(xù)參閱圖2所示，當(dāng)輸入訊號(hào)Lo為高位準(zhǔn)狀態(tài)時(shí)，以圖3的實(shí)施例為例，第一緩沖輸出訊號(hào)Lo1為低位準(zhǔn)狀態(tài)，而第二緩沖輸出訊號(hào)Lo2則為高位準(zhǔn)狀態(tài)。此時(shí)，第一NMOS晶體管231和第三PMOS晶體管239皆為導(dǎo)通狀態(tài)，第二NMOS晶體管237則為關(guān)閉狀態(tài)。當(dāng)?shù)谝籒MOS晶體管231導(dǎo)通時(shí)，其第二源/汲極端會(huì)短路接地，使得第一電壓位移訊號(hào)NT1往下拉至低準(zhǔn)位狀態(tài)，在下拉的過程中，由于第一PMOS晶體管233的閘極電壓為位移前電壓VDDIN，因此很快會(huì)將原為導(dǎo)通狀態(tài)的第一PMOS晶體管233關(guān)閉，進(jìn)而使下拉第一電壓位移訊號(hào)NT1的速度不會(huì)受到第一NMOS晶體管231的影響，并且導(dǎo)致第四PMOS晶體管241導(dǎo)通。此時(shí)，因?yàn)榈谌齈MOS晶體管239和第四PMOS晶體管241是同時(shí)導(dǎo)通，所以會(huì)使第二NMOS晶體管237的第二源/汲極端的電壓位準(zhǔn)上拉至位移后電壓VPPIN，因而輸出具有高位準(zhǔn)狀態(tài)的第二電壓位移訊號(hào)NT2(電壓位準(zhǔn)位移后電壓VPPIN)。因此由以上可知，具有位移前電壓VDDIN位準(zhǔn)的第二緩沖輸出訊號(hào)Lo2，是轉(zhuǎn)換成具有位移后電壓VPPIN位準(zhǔn)的第一電壓位移訊號(hào)NT2。
當(dāng)輸入訊號(hào)Lo轉(zhuǎn)變?yōu)榈臀粶?zhǔn)狀態(tài)，則第一緩沖輸出訊號(hào)Lo1就轉(zhuǎn)變?yōu)楦呶粶?zhǔn)狀態(tài)，而第二緩沖輸出訊號(hào)Lo2就會(huì)轉(zhuǎn)變?yōu)榈臀粶?zhǔn)狀態(tài)。此時(shí)，第一NMOS晶體管231會(huì)關(guān)閉，而第一PMOS晶體管233和第二NMOS晶體管237則會(huì)轉(zhuǎn)而導(dǎo)通。而雖然第四PMOS晶體管241目前還是導(dǎo)通狀態(tài)，但是因?yàn)榈谌齈MOS晶體管239在下拉第二電壓位移訊號(hào)NT2的過程中會(huì)很快的關(guān)閉，因而第二NMOS晶體管237導(dǎo)通的力道就不會(huì)受到第四PMOS晶體管241持續(xù)導(dǎo)通的影響。所以就算因?yàn)檩斎胗嵦?hào)Lo受雜訊的影響而導(dǎo)致為第二NMOS晶體管237導(dǎo)通的驅(qū)動(dòng)力發(fā)生變動(dòng)，也不會(huì)影響到第二電壓位移訊號(hào)NT2。而當(dāng)?shù)诙妷何灰朴嵦?hào)NT2變?yōu)榈臀粶?zhǔn)狀態(tài)時(shí)，第二PMOS晶體管235就會(huì)導(dǎo)通。因?yàn)榈谝籔MOS晶體管233與第二PMOS晶體管235同時(shí)導(dǎo)通，就會(huì)使第一電壓位移訊號(hào)NT1的電壓位準(zhǔn)上拉至為移前電壓VPPIN。
雖然上述的例子，是輸入訊號(hào)Lo從高位準(zhǔn)狀態(tài)到低位準(zhǔn)狀態(tài)。但熟習(xí)此技藝者當(dāng)可自行類推輸入訊號(hào)Lo從低位準(zhǔn)狀態(tài)到高位準(zhǔn)狀態(tài)的情形，并且也可以由此得知，第一NMOS晶體管231導(dǎo)通的驅(qū)動(dòng)力并不會(huì)影響第一電壓位移訊號(hào)NT1。
在另一選擇實(shí)施例中，本發(fā)明還可以包括第一輸出緩沖器電路和第二輸出緩沖器電路。其中第一輸出緩沖器電路是接收第一電壓位移訊號(hào)NT1，而輸出同相的第一輸出訊號(hào)。另外，第二輸出緩沖器電路則接收第二電壓位移訊號(hào)NT2，而產(chǎn)生第二輸出訊號(hào)。而以上的第一和第二輸出訊號(hào)，是在位移后電壓VPPIN范圍內(nèi)變動(dòng)。
圖4A是本發(fā)明的一較佳實(shí)施例的一種第一輸出緩沖器電路圖。請(qǐng)參閱圖4A所示，第一輸出緩沖器電路可以利用第一輸出反相器電路410和第二輸出反相器電路420互相串聯(lián)而成。其中，第一輸出反相器電路410是用來接收第一電壓位移訊號(hào)NT1，而輸出反相的第一電壓位移訊號(hào)NT1至第二輸出反相器電路420。而第二輸出反相器電路420則接收反相的第一電壓位移訊號(hào)NT1，來產(chǎn)生第一輸出訊號(hào)H1。
請(qǐng)繼續(xù)參閱圖4A所示，在第一輸出反相器電路410內(nèi)，NMOS晶體管412的閘極端接收第一電壓位移訊號(hào)NT1，而其第二源/汲極端是接地。PMOS晶體管414的第一源/汲極端和閘極端，是分別對(duì)應(yīng)耦接NMOS晶體管412的第二源/汲極端和閘極端，而PMOS晶體管414的第二源/汲極端則耦接位移后電壓VPPIN。而在第二輸出反相器電路420內(nèi)，NMOS晶體管422的閘極端，是接收反相的第一電壓位移訊號(hào)NT1，而其第一源/汲極端則接地。PMOS晶體管424的第一源/汲極端和閘極端，是分別對(duì)應(yīng)耦接至NMOS晶體管422的第二源/汲極端和閘極端。而PMOS晶體管424的第二源/汲極端則與PMOS晶體管414的第二源/汲極端彼此互相耦接。在本實(shí)施例中，第一輸出緩沖器電路的工作原理，可以參考圖1的緩沖器電路100的工作原理，在此不再多作敘述。
圖4B是本發(fā)明的一較佳實(shí)施例的一種第二輸出緩沖器電路圖。請(qǐng)參閱圖4B所示，第二輸出緩沖器電路可以利用第三輸出反相器電路430和第四輸出反相器電路440互相串聯(lián)而成。其中，第三輸出反相器電路430是用來接收第二電壓位移訊號(hào)NT2，而輸出反相的第二電壓位移訊號(hào)NT2至第四輸出反相器電路440。而第四輸出反相器電路440則依據(jù)反相的第二電壓位移訊號(hào)NT2，來產(chǎn)生第二輸出訊號(hào)H2。而本實(shí)施例中的第二輸出緩沖器電路內(nèi)的架構(gòu)與工作原理，是與圖4A的第一輸出緩沖器電路相同，在此不再多作敘述。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種電壓位準(zhǔn)位移電路，其特征在于其包括一緩沖器電路，用以接收一輸入訊號(hào)，而輸出一第一緩沖輸出訊號(hào)，并且輸出與該第一緩沖輸出訊號(hào)反相的一第二緩沖輸出訊號(hào)，其中該第一緩沖輸出訊號(hào)和該第二緩沖輸出訊號(hào)是在一位移前電壓范圍內(nèi)變動(dòng)；一第一NMOS晶體管，其閘極端接收該第二緩沖輸出訊號(hào)，而其第一源/汲極端接地；一第一PMOS晶體管，其閘極端耦接該第一NMOS晶體管的閘極端，而其第一源/汲極端則耦接該第一NMOS晶體管的第二源/汲極端，并輸出一第一電壓位移訊號(hào)；一第二PMOS晶體管，其第一源/汲極端耦接該第一PMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接不等于該位移前電壓的一位移后電壓；一第二NMOS晶體管，其閘極端接收該第一緩沖輸出訊號(hào)，而其第一源/汲極端接地；一第三PMOS晶體管，其閘極端耦接該第二NMOS晶體管的閘極端，而其第一源/汲極端則耦接該第二NMOS晶體管的第二源/汲極端和該第二PMOS晶體管的閘極端，并輸出一第二電壓位移訊號(hào)，其中該第一電壓位移訊號(hào)和該第二電壓位移訊號(hào)是在該位移后電壓范圍內(nèi)變動(dòng)；以及一第四PMOS晶體管，其第一源/汲極端耦接該第三PMOS晶體管的第二源/汲極端，其第二源/汲極端則耦接該位移后電壓，而其閘極端則耦接該第一NMOS晶體管的第二源/汲極端。
2.根據(jù)權(quán)利要求1所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的緩沖器電路包括一第一輸入反向器電路，用以接收該輸入訊號(hào)而輸出該第一緩沖輸出訊號(hào)；以及一第二輸入反向器電路，用以接收該第一緩沖輸出訊號(hào)而輸出該第二緩沖輸出訊號(hào)。
3.根據(jù)權(quán)利要求2所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的第一輸入反向器電路包括一NMOS晶體管，其閘極端接收該輸入訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端是輸出該第一緩沖輸出訊號(hào)；以及一PMOS晶體管，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，其第二源/汲極端耦接該位移前電壓，而其閘極端則耦接該NMOS晶體管的閘極端。
4.根據(jù)權(quán)利要求2所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的第二輸入反向器電路包括一NMOS晶體管，其閘極端接收該第一緩沖輸出訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出該第二緩沖輸出訊號(hào)；以及一PMOS晶體管，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，其第二源/汲極端耦接該位移前電壓，而其閘極端則耦接該NMOS晶體管的閘極端。
5.根據(jù)權(quán)利要求1所述的電壓位準(zhǔn)位移電路，其特征在于更包括一第一輸出緩沖器電路，用以接收該第一電壓位移訊號(hào)，而輸出同相位的一第一輸出訊號(hào)，而該第一輸出緩沖器電路包括一第一輸出反相器電路，是接收該第一電壓位移訊號(hào)，而輸出反相后的該第一電壓位移訊號(hào)；及一第二輸出反相器電路，是接收反相后的該第一電壓位移訊號(hào)，而輸出一第一輸出訊號(hào)；以及一第二輸出緩沖器電路，用以接收該第二電壓位移訊號(hào)，而輸出同相位的一第二輸出訊號(hào)，該第二輸出緩沖器電路包括一第三輸出反相器電路，是接收該第二電壓位移訊號(hào)，而輸出反相后的該第二電壓位移訊號(hào)；及一第四輸出反相器電路，是接收反相后的該第二電壓位移訊號(hào)，而輸出一第二輸出訊號(hào)。
6.根據(jù)權(quán)利要求5所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的第一輸出反相器電路包括一NMOS晶體管，其閘極端接收該第一電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出反相的該第一電壓位移訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
7.根據(jù)權(quán)利要求5所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的第二輸出反相器電路包括一NMOS晶體管，其閘極端接收反相的該第一電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出該第一輸出訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
8.根據(jù)權(quán)利要求5所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的第三輸出反相器電路包括一NMOS晶體管，其閘極端接收該第二電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出反相的該第二電壓位移訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
9.根據(jù)權(quán)利要求5所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的第四輸出反相器電路包括一NMOS晶體管，其閘極端接收反相的該第二電壓位移訊號(hào)，其第一源/汲極端接地，而其第二源/汲極端則輸出該第二輸出訊號(hào)；以及一PMOS晶體管，其閘極端耦接該NMOS晶體管的閘極端，其第一源/汲極端耦接該NMOS晶體管的第二源/汲極端，而其第二源/汲極端則耦接該位移后電壓。
10.根據(jù)權(quán)利要求5所述的電壓位準(zhǔn)位移電路，其特征在于其中所述的第一輸出電壓和該第二輸出電壓是在該位移后電壓范圍內(nèi)變動(dòng)。
全文摘要
本發(fā)明是有關(guān)于一種電壓位準(zhǔn)位移電路，在傳統(tǒng)的電壓位準(zhǔn)位移電路中，在每一對(duì)NMOS晶體管與PMOS晶體管間，各加入一個(gè)PMOS晶體管。其中，加入的PMOS晶體管的第一源/汲極端和閘極端，是分別對(duì)應(yīng)耦接原有的NMOS晶體管的第二源/汲極端和閘極端，而加入的PMOS晶體管的第二源/汲極端，則與原有的PMOS晶體管的第一源/汲極端互相耦接。當(dāng)原有的NMOS晶體管由關(guān)閉狀態(tài)轉(zhuǎn)為導(dǎo)通狀態(tài)之后，加入的PMOS晶體管由導(dǎo)通狀態(tài)轉(zhuǎn)為關(guān)閉狀態(tài)，使得原有的NMOS晶體管和PMOS晶體管不會(huì)互相影響，而可以避免導(dǎo)致爭(zhēng)競(jìng)效應(yīng)。
文檔編號(hào)H03K19/0185GK1588802SQ20041005848
公開日2005年3月2日 申請(qǐng)日期2004年8月19日 優(yōu)先權(quán)日2004年8月19日
發(fā)明者黃超圣 申請(qǐng)人:威盛電子股份有限公司