一種基于fpga的電流環(huán)控制系統(tǒng)和伺服裝置的制造方法
【專利摘要】本發(fā)明涉及交流伺服矢量控制技術(shù)領(lǐng)域，公開(kāi)了一種基于FPGA的電流環(huán)控制系統(tǒng)和伺服裝置。本發(fā)明通過(guò)基于FPGA硬件邏輯并行處理方式的電流環(huán)控制實(shí)現(xiàn)了將電流給定量與電流采樣模塊發(fā)送的信號(hào)輸入電流控制器模塊進(jìn)行PID計(jì)算及解耦補(bǔ)償處理，輸出旋轉(zhuǎn)坐標(biāo)系下電壓矢量參考值；根據(jù)編碼器反饋模塊輸出的轉(zhuǎn)子角度值和輸出旋轉(zhuǎn)坐標(biāo)系下電壓矢量參考值，輸出靜止坐標(biāo)系下電壓矢量參考值；空間矢量脈寬調(diào)制模塊將所述靜止坐標(biāo)系下的電壓矢量參考值轉(zhuǎn)換為三路有效的占空比；經(jīng)由帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊將三路有效的占空比轉(zhuǎn)化為經(jīng)過(guò)死區(qū)補(bǔ)償?shù)牧访}寬調(diào)制方波信號(hào)。采用本發(fā)明縮短了電流環(huán)控制時(shí)間，提高了電流環(huán)帶寬。
【專利說(shuō)明】
一種基于FPGA的電流環(huán)控制系統(tǒng)和伺服裝置
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及交流伺服矢量控制技術(shù)領(lǐng)域，特別涉及一種基于FPGA的電流環(huán)控制系 統(tǒng)和伺服裝置。
【背景技術(shù)】
[0002] 隨著電力電子技術(shù)，微電子技術(shù)，新型電機(jī)控制理論的快速發(fā)展，交流伺服驅(qū)動(dòng)技 術(shù)已經(jīng)成為現(xiàn)代化機(jī)電裝備的關(guān)鍵技術(shù)之一。伺服控制通常為三環(huán)控制系統(tǒng)，從內(nèi)到外依 次是電流環(huán)，速度環(huán)，位置環(huán)。其中，電流環(huán)為系統(tǒng)內(nèi)環(huán)，速度環(huán)和位置環(huán)為系統(tǒng)外環(huán)，作為 多環(huán)控制系統(tǒng)，外環(huán)的表現(xiàn)依賴于內(nèi)環(huán)的性能。電流環(huán)是伺服控制系統(tǒng)中提高控制精度和 響應(yīng)速度的關(guān)鍵。為了提高伺服系統(tǒng)的動(dòng)態(tài)和靜態(tài)性能，高頻響和高精度的電流環(huán)控制是 必要的。
[0003] 在現(xiàn)有的伺服控制技術(shù)中，電流環(huán)一般是通過(guò)MCU或者DSP純軟件的方式實(shí)現(xiàn)，其 中控制算法的執(zhí)行過(guò)程采用基于系統(tǒng)時(shí)鐘的串行執(zhí)行模式。
[0004] 然而，在現(xiàn)有伺服控制系統(tǒng)的電流環(huán)控制實(shí)現(xiàn)過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至 少存在如下問(wèn)題：
[0005] 現(xiàn)有的伺服控制系統(tǒng)的電流環(huán)受限于代碼串行執(zhí)行的運(yùn)行模式，使得電流環(huán)算法 執(zhí)行時(shí)間較長(zhǎng)，導(dǎo)致從電流采樣到脈寬調(diào)制占空比更新之間的延時(shí)較長(zhǎng)，從而使得整個(gè)伺 服控制系統(tǒng)的控制精度不高且動(dòng)態(tài)響應(yīng)較慢，嚴(yán)重時(shí)還可能導(dǎo)致系統(tǒng)不穩(wěn)定。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的在于提供一種基于FPGA的電流環(huán)控制系統(tǒng)和伺服裝置，使得電流環(huán) 控制算法計(jì)算時(shí)間縮短，提高電流環(huán)的帶寬。
[0007] 為解決上述技術(shù)問(wèn)題，本發(fā)明的實(shí)施方式提供了一種基于FPGA的電流環(huán)控制系 統(tǒng)，包括：電流采樣模塊，編碼器反饋模塊，坐標(biāo)變換模塊，電流控制器模塊，空間矢量脈寬 調(diào)制模塊和帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊；
[0008] 所述電流采樣模塊，用于接收電流采樣信號(hào)，并將所述電流采樣信號(hào)經(jīng)過(guò)處理后 發(fā)送到所述電流控制器模塊；
[0009] 所述編碼器反饋模塊，用于實(shí)時(shí)監(jiān)測(cè)編碼器的運(yùn)行狀態(tài)并解析編碼器數(shù)據(jù)幀，將 采集到的編碼器位置信號(hào)進(jìn)行定標(biāo)處理，轉(zhuǎn)化為有效的角度值，將所述角度值發(fā)送到所述 坐標(biāo)變換模塊；
[0010] 所述坐標(biāo)變換模塊，用于根據(jù)所述接收的角度值和當(dāng)前坐標(biāo)系下的電流、電壓矢 量值，轉(zhuǎn)換成目標(biāo)坐標(biāo)系下的電流、電壓矢量值輸出給所述電流控制器模塊或所述空間矢 量脈寬調(diào)制模塊；
[0011]所述電流控制器模塊，用于將電流給定量與所述坐標(biāo)變換模塊發(fā)送的信號(hào)進(jìn)行 PID計(jì)算，并將PID的結(jié)果進(jìn)行解耦和補(bǔ)償處理，輸出旋轉(zhuǎn)坐標(biāo)系下的電壓參考矢量值到所 述坐標(biāo)變換模塊；
[0012] 所述空間矢量脈寬調(diào)制模塊，用于將所述靜止坐標(biāo)的電壓矢量值轉(zhuǎn)換為三路有效 的占空比信號(hào)，并將其發(fā)送到所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊；
[0013] 所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊，首先將所述三路有效的占空比信號(hào) 進(jìn)行死區(qū)補(bǔ)償，然后轉(zhuǎn)化為六路脈寬調(diào)制方波信號(hào)。
[0014] 本發(fā)明的實(shí)施方式還提供了一種伺服裝置，包括如上所述基于FPGA的電流環(huán)控制 系統(tǒng)。
[0015] 本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，本發(fā)明采用基于FPGA硬件邏輯的并行處理 方式實(shí)現(xiàn)了電流環(huán)控制所需的各個(gè)算法模塊，縮短了電流環(huán)算法的執(zhí)行時(shí)間，有效的提高 了電流環(huán)的刷新頻率，拓展了伺服系統(tǒng)的帶寬。此外，還通過(guò)采用帶有對(duì)稱死區(qū)插入的互補(bǔ) 輸出脈寬調(diào)制模塊將三路有效的占空比信號(hào)轉(zhuǎn)化為經(jīng)過(guò)死區(qū)補(bǔ)償?shù)牧访}寬調(diào)制方波信 號(hào)，從而提高了整個(gè)伺服控制系統(tǒng)的穩(wěn)速精度和動(dòng)態(tài)響應(yīng)。
[0016] 另外，所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊采用對(duì)稱插入方式進(jìn)行死區(qū)補(bǔ) 償。
[0017] 本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，本 發(fā)明采用中心對(duì)稱方式插入死區(qū)時(shí)間，將需要插入的死區(qū)時(shí)間等分插入在每一相開(kāi)通和關(guān) 斷的兩個(gè)時(shí)刻這樣可以使電流環(huán)輸出的電流波形具有更好的正弦性，最終提高電機(jī)運(yùn)行性 能。
[0018] 另外，所述電流控制器模塊內(nèi)部的所有乘法運(yùn)算使用2個(gè)寄存器和1個(gè)乘法器；
[0019] 根據(jù)FPGA的不同時(shí)鐘，每個(gè)乘法運(yùn)算將數(shù)據(jù)按次序讀入到所述2個(gè)寄存器中，通過(guò) 復(fù)用同一個(gè)乘法器，計(jì)算出各個(gè)乘法結(jié)果。
[0020] 本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，本發(fā)明技術(shù)方案在消耗合理時(shí)鐘的情況 下，利用一個(gè)乘法器進(jìn)行乘法運(yùn)算，減小FPGA邏輯資源的消耗。
[0021 ]另外，該系統(tǒng)還包括:過(guò)流保護(hù)模塊；
[0022] 所述過(guò)流保護(hù)模塊，用于檢測(cè)電流采樣值是否超過(guò)預(yù)設(shè)電流閾值，如果超出則關(guān) 斷所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊的輸出。所述過(guò)流保護(hù)模塊通過(guò)在FPGA內(nèi)部 構(gòu)建Sine fast濾波器實(shí)現(xiàn)。
[0023] 本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，本發(fā)明技術(shù)方案通過(guò)硬件邏輯實(shí)現(xiàn)的 Sigma-Delta解調(diào)器和比較器檢測(cè)電流采樣值是否超過(guò)預(yù)設(shè)電流閾值，如果超出則關(guān)斷所 述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊的輸出，從而保護(hù)電機(jī)和驅(qū)動(dòng)器，以防電流過(guò)大 對(duì)其造成損壞。由于本發(fā)明技術(shù)方案的過(guò)流保護(hù)模塊采用F P G A內(nèi)部構(gòu)建的S i n c f a s t濾波 器實(shí)現(xiàn)，可根據(jù)外部ADC芯片的特性靈活配置所述Sine fast的抽取率和采樣時(shí)間，達(dá)到采 樣時(shí)間和采樣精度的平衡。且電流比較器的閾值可通過(guò)參數(shù)配置，使得過(guò)流保護(hù)的電流閾 值可以根據(jù)功率等級(jí)按需配置，具有更高的靈活性。此外，該模塊在時(shí)鐘驅(qū)動(dòng)下全程有效， 獨(dú)立運(yùn)行，不受任何邏輯信號(hào)影響，可靠性高。
【附圖說(shuō)明】
[0024] 圖1是本發(fā)明實(shí)施例提供的一種基于FPGA的電流環(huán)控制系統(tǒng)結(jié)構(gòu)示意圖；
[0025] 圖2是本發(fā)明實(shí)施例提供的一種基于FPGA的電流環(huán)控制系統(tǒng)的信號(hào)流示意圖；
[0026] 圖3(a)是本發(fā)明實(shí)施例提供的一種基于FPGA的電流環(huán)控制系統(tǒng)中坐標(biāo)變換模塊 中Clarke變換和Park變換結(jié)構(gòu)示意圖；
[0027]圖3(b)是本發(fā)明實(shí)施例提供的一種基于FPGA的電流環(huán)控制系統(tǒng)中坐標(biāo)變換模塊 中反Park變換結(jié)構(gòu)示意圖；
[0028]圖4是本發(fā)明實(shí)施例提供的一種基于FPGA的電流環(huán)控制系統(tǒng)中空間矢量脈寬調(diào)制 模塊結(jié)構(gòu)示意圖；
[0029] 圖5是本發(fā)明實(shí)施例提供的一種基于FPGA的電流環(huán)控制系統(tǒng)時(shí)序控制實(shí)現(xiàn)流程 圖。
【具體實(shí)施方式】
[0030] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明的各實(shí) 施方式進(jìn)行詳細(xì)的闡述。然而，本領(lǐng)域的普通技術(shù)人員可以理解，在本發(fā)明各實(shí)施方式中， 為了使讀者更好地理解本申請(qǐng)而提出了許多技術(shù)細(xì)節(jié)。但是，即使沒(méi)有這些技術(shù)細(xì)節(jié)和基 于以下各實(shí)施方式的種種變化和修改，也可以實(shí)現(xiàn)本申請(qǐng)各權(quán)利要求所要求保護(hù)的技術(shù)方 案。
[0031] 本發(fā)明的第一實(shí)施方式涉及一種基于FPGA的電流環(huán)控制系統(tǒng)。具體結(jié)構(gòu)如圖1所 示。該系統(tǒng)包括：電流采樣模塊101，編碼器反饋模塊102,坐標(biāo)變換模塊103,電流控制器模 塊104,空間矢量脈寬調(diào)制模塊105和帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊106;
[0032] 所述電流采樣模塊101，用于接收電流采樣信號(hào)，并將所述電流采樣信號(hào)經(jīng)過(guò)處理 后發(fā)送到所述電流控制器模塊104;
[0033] 所述編碼器反饋模塊102，用于實(shí)時(shí)解析編碼器數(shù)據(jù)幀，監(jiān)測(cè)編碼器的運(yùn)行狀態(tài)并 將采集到的編碼器位置信號(hào)進(jìn)行定標(biāo)處理，轉(zhuǎn)化為有效的角度值，將所述角度值發(fā)送到所 述坐標(biāo)變換模塊103;
[0034] 所述坐標(biāo)變換模塊103,用于根據(jù)所述接收的角度值和當(dāng)前坐標(biāo)系下的電流、電壓 矢量值，轉(zhuǎn)換成目標(biāo)坐標(biāo)系下的電流、電壓矢量值輸出給所述電流控制器模塊104或所述空 間矢量脈寬調(diào)制模塊105;
[0035] 所述電流控制器模塊104,用于將電流給定量與所述電流采樣模塊101發(fā)送的信號(hào) 進(jìn)行PID計(jì)算，并將PID的結(jié)果進(jìn)行解耦和補(bǔ)償處理，輸出旋轉(zhuǎn)坐標(biāo)系下的電壓參考矢量值 到所述坐標(biāo)變換模塊103;
[0036] 所述空間矢量脈寬調(diào)制模塊105,用于將所述靜止坐標(biāo)系下的電壓矢量值轉(zhuǎn)換為 三路有效的占空比信號(hào)，并將其發(fā)送到所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊106; [0037]所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊106,首先將所述三路有效的占空比 信號(hào)進(jìn)行死區(qū)補(bǔ)償，然后轉(zhuǎn)化為六路脈寬調(diào)制方波信號(hào)。
[0038]需要說(shuō)明的是，所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊采用對(duì)稱插入方式進(jìn) 行死區(qū)補(bǔ)償。
[0039]還需要說(shuō)明的是，所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊，通過(guò)d、q軸電流和 轉(zhuǎn)子當(dāng)前位置判斷電流矢量的方向，并根據(jù)所述電流矢量方向進(jìn)行死區(qū)補(bǔ)償;所述電流矢 量方向判斷采用如下算法：
[0040]
[0041] 其中，id和iq代表電機(jī)定子電流矢量在dq坐標(biāo)系上的兩個(gè)電流分量，0值代表電流 矢量在dq坐標(biāo)系中的方向；所述電流矢量在dq坐標(biāo)系中的方向的0值與所述編碼器反饋模 塊所獲取到的有效的角度值相加，得到電流方向。具體講，通過(guò)將采樣電流進(jìn)行3/2坐標(biāo)變 換得到的i q和id電流值，再將iAid之商進(jìn)行反正切arctan計(jì)算，獲取0值;最后將0值和所 述編碼器反饋模塊所得角度相加，得到電流方向信號(hào)。
[0042]基于以上實(shí)施例，本發(fā)明的第二實(shí)施方式涉及一種基于FPGA的電流環(huán)控制系統(tǒng)， 如圖2所示，該系統(tǒng)包括:電流采樣模塊101，編碼器反饋模塊102,坐標(biāo)變換模塊103,電流控 制器模塊104,空間矢量脈寬調(diào)制模塊105和帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊106;
[0043] 其中，所述電流采樣模塊，接收電流采樣模數(shù)轉(zhuǎn)化器的輸出信號(hào)，并將所述模數(shù)轉(zhuǎn) 化器的輸出信號(hào)進(jìn)行標(biāo)定處理，獲取三相電流值i a，ib，i。，通過(guò)將三相電流值ia，ib，ic輸入 所述坐標(biāo)變換模塊，獲取反饋計(jì)算量id和i q;所述坐標(biāo)變換模塊包括:Clarke變換和Park變 換；
[0044] 其中，所述Clarke變換公式為：：
[0045
[0046]其中，ia，ib，ic為采集電流標(biāo)定后的三相電流值;ihie為Clarke變換的結(jié)果；
[0047] 所述Park變換公式為：
[0048]
[0049] 其中，ia、ifs為所述Park變換的輸入，所述Park變換接收所述Clarke變化的結(jié)果， id、iq為所述坐標(biāo)變換模塊的輸出端口，Θ為所述編碼器反饋模塊反饋的角度，通過(guò)所述 Clarke和Park變換，將三相的耦合交流量轉(zhuǎn)換成直流量。
[0050] 所述電流控制器模塊內(nèi)部的所有乘法運(yùn)算使用2個(gè)寄存器和1個(gè)乘法器；
[0051] 根據(jù)FPGA的不同時(shí)鐘，每個(gè)乘法運(yùn)算將數(shù)據(jù)按次序讀入到所述2個(gè)寄存器中，通過(guò) 復(fù)用同一個(gè)乘法器，計(jì)算出各個(gè)乘法結(jié)果。
[0052] 且所述的基于FPGA的電流環(huán)控制系統(tǒng)的所述電流控制器模塊采用的控制算法為：
[0053]
[0054] 所述u(t)為電流控制器模塊的輸出值，所述e(t)為輸入電流控制器模塊的電流反 饋值與設(shè)定值之間的誤差，ΚΡ為比例放大系數(shù)，為積分時(shí)間，Td為微分時(shí)間。
[0055] 需要說(shuō)明的是，該系統(tǒng)還包括:過(guò)流保護(hù)模塊；
[0056] 所述過(guò)流保護(hù)模塊，用于檢測(cè)電流采樣值是否超過(guò)預(yù)設(shè)電流閾值，如果超出則關(guān) 斷所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊的輸出。所述過(guò)流保護(hù)模塊通過(guò)所述FPGA內(nèi) 建的Sine fast濾波器和閾值可配的比較器實(shí)現(xiàn)，該模塊在時(shí)鐘驅(qū)動(dòng)下全程有效，獨(dú)立運(yùn) 行，不受任何邏輯信號(hào)影響。
[0057]還需要說(shuō)明的是，該系統(tǒng)還包括:反電動(dòng)勢(shì)前饋和交叉解耦補(bǔ)償模塊；
[0058] 所述反電動(dòng)勢(shì)前饋和交叉解耦補(bǔ)償模塊，用于提高電流環(huán)的動(dòng)態(tài)響應(yīng)速度;其算 法如下：
[0059] ν= ω ldid+ ω Ke
[0060] 其中，ν為反電動(dòng)勢(shì)項(xiàng)和交叉解耦項(xiàng)所得的補(bǔ)償電壓值，ω為電角速度，ld為d軸電 感，id為d軸電流，為反電動(dòng)勢(shì)補(bǔ)償系數(shù)。
[0061] 基于以上實(shí)施例，本發(fā)明還提供一種伺服裝置，該系統(tǒng)包括:如上所述基于FPGA的 電流環(huán)控制系統(tǒng)。
[0062]本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，本發(fā)明采用基于FPGA硬件邏輯的并行處理 方式實(shí)現(xiàn)了電流環(huán)控制所需的各個(gè)算法模塊，縮短了電流環(huán)算法的執(zhí)行時(shí)間，有效的提高 了電流環(huán)的刷新頻率，拓展了伺服系統(tǒng)的帶寬。此外，還通過(guò)采用帶有死區(qū)插入的互補(bǔ)輸出 脈寬調(diào)制模塊將三路有效的占空比信號(hào)轉(zhuǎn)化為經(jīng)過(guò)死區(qū)補(bǔ)償?shù)牧访}寬調(diào)制方波信號(hào)，從 而提高了整個(gè)伺服控制系統(tǒng)的穩(wěn)速精度和動(dòng)態(tài)響應(yīng)。本發(fā)明還采用中心對(duì)稱方式在插入死 區(qū)時(shí)間，將需要插入的死區(qū)時(shí)間等分插入在每一相開(kāi)通和關(guān)斷的兩個(gè)時(shí)刻這樣可以使電流 環(huán)輸出的電流波形具有更好的正弦度，最終提高電機(jī)運(yùn)行性能。本發(fā)明技術(shù)方案還通過(guò)在 消耗合理時(shí)鐘的情況下，利用一個(gè)乘法器進(jìn)行乘法運(yùn)算，減小FPGA邏輯資源的消耗。本發(fā)明 技術(shù)方案還通過(guò)硬件邏輯實(shí)現(xiàn)的Sigma-Delta解調(diào)器和比較器檢測(cè)電流采樣值是否超過(guò)預(yù) 設(shè)電流閾值，如果超出則關(guān)斷所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊的輸出，從而保 護(hù)電機(jī)和驅(qū)動(dòng)器，以防電流過(guò)大對(duì)其造成損壞。由于本發(fā)明技術(shù)方案的過(guò)流保護(hù)模塊采用 FPGA內(nèi)部構(gòu)建的Sine fast濾波器實(shí)現(xiàn)，可根據(jù)外部ADC芯片的特性靈活配置所述Sine fast的抽取率和采樣時(shí)間，達(dá)到采樣時(shí)間和采樣精度的平衡。且電流比較器的閾值可通過(guò) 參數(shù)配置，過(guò)流保護(hù)的電流閾值可以根據(jù)功率等級(jí)按需配置，使得過(guò)流保護(hù)的靈活性更高。 此外，過(guò)流保護(hù)模塊在時(shí)鐘驅(qū)動(dòng)下全程有效，獨(dú)立運(yùn)行，不受任何邏輯信號(hào)影響，可靠性高。
[0063] 基于以上實(shí)施例，以下通過(guò)具體實(shí)例對(duì)本發(fā)明技術(shù)方案原理進(jìn)行闡述，具體如下：
[0064] 在交流伺服系統(tǒng)中，關(guān)鍵是實(shí)現(xiàn)電機(jī)瞬時(shí)轉(zhuǎn)矩的高性能控制。對(duì)永磁同步電機(jī) (permanent magnet synchronous motor，簡(jiǎn)稱PMSM)轉(zhuǎn)矩控制的要求為響應(yīng)快、精度高、脈 動(dòng)小、效率高。根據(jù)矢量變換dq坐標(biāo)系中的PMSM模型，對(duì)電機(jī)輸出的轉(zhuǎn)矩控制可等效為對(duì)交 軸，直軸電流的控制，為提高控制系統(tǒng)的性能，一般的伺服控制系統(tǒng)由位置環(huán)、速度環(huán)和電 流環(huán)三環(huán)控制，電流環(huán)為系統(tǒng)內(nèi)環(huán)，速度環(huán)和位置環(huán)為系統(tǒng)外環(huán)，外環(huán)的性能依賴于系統(tǒng)內(nèi) 環(huán)的性能，因此電流環(huán)是PMSM伺服控制系統(tǒng)中提高控制精度、響應(yīng)速度和改善控制性能的 關(guān)鍵。
[0065] 為了提高電流環(huán)的響應(yīng)速度，增加電流環(huán)的控制帶寬，本發(fā)明技術(shù)方案提出了基 于FPGA的電流環(huán)控制系統(tǒng)和伺服裝置。所述基于FPGA的電流環(huán)控制系統(tǒng)中各個(gè)模塊的功能 如下：
[0066] 1)電流米樣模塊：
[0067]接收外部ADC輸出的電流采樣信號(hào)，并對(duì)電流采樣信號(hào)進(jìn)行解調(diào)、調(diào)理和濾波處 理。
[0068] 2)編碼器反饋模塊：
[0069] 實(shí)時(shí)監(jiān)測(cè)編碼器的運(yùn)行狀態(tài)，在編碼器或通訊發(fā)生故障時(shí)，將錯(cuò)誤信息反饋給上 層控制器，同時(shí)對(duì)當(dāng)前位置信號(hào)進(jìn)行擬合修正，得到修正后的位置信號(hào)。然后對(duì)編碼器輸出 的位置信號(hào)或擬合修正的位置信號(hào)進(jìn)行定標(biāo)處理，轉(zhuǎn)化為有效的角度值用于矢量控制。
[0070] 3)坐標(biāo)變換模塊，如圖3所示：
[0071] 坐標(biāo)變換模塊根據(jù)所述接收的角度值和當(dāng)前坐標(biāo)系下的電流、電壓矢量值，轉(zhuǎn)換 成目標(biāo)坐標(biāo)系下的電流、電壓矢量值用于矢量控制。坐標(biāo)變換模塊包括Clarke變換、Park變 換和反Park變換三個(gè)子模塊。
[0072] Clarke變換公式為：
[0073] L ￡.
么」
[0074]其中，ia，ib，ic為采集的三相電流值;ihie為Clarke變換的結(jié)果；
[0075] Park變換公式為：
[0076]
[0077] 其中，ia、ie為Park變換的輸入矢量，所述Park變換接收所述Clarke變化的結(jié)果， id、iq為所述Park變換模塊的輸出端口，Θ為編碼器反饋模塊反饋的角度，通過(guò)Clarke和Park 矢量變換，將三相的耦合交流量轉(zhuǎn)換成直流量進(jìn)行計(jì)算。
[0078] 反Park變換公式為：
[0079]
[0080]其中Ud，uq為模塊的輸入矢量，Θ為編碼器反饋模塊輸出的角度，Ua，即為反Park變 換的輸出端口。通過(guò)反Park變換將dq旋轉(zhuǎn)坐標(biāo)系下的電壓矢量值轉(zhuǎn)換成靜止坐標(biāo)系下的電 壓矢量。
[0081]在FPGA時(shí)鐘信號(hào)驅(qū)動(dòng)下，通過(guò)1個(gè)乘法器分時(shí)復(fù)用，完成模塊中的多個(gè)乘法運(yùn)算， 節(jié)省邏輯資源。坐標(biāo)變換中的正余弦計(jì)算通過(guò)正余弦查找表和內(nèi)部插值算法實(shí)現(xiàn)，節(jié)約計(jì) 算時(shí)間。
[0082] 4)電流控制器模塊：
[0083]電流控制器模塊將電流給定量與所述電流采樣模塊發(fā)送的信號(hào)進(jìn)行PID計(jì)算，并 將PID的結(jié)果進(jìn)行解耦和補(bǔ)償處理，輸出旋轉(zhuǎn)坐標(biāo)系下的電壓參考矢量值用于更新下一周 期脈寬調(diào)制的占空比。
[0084]電流控制器模塊的控制算法為：
[0085]
[0086] 所述u(t)為電流控制器模塊的輸出值，所述e(t)為輸入電流控制器模塊的電流反 饋值與設(shè)定值之間的誤差，ΚΡ為比例放大系數(shù)，為積分時(shí)間，Td為微分時(shí)間。
[0087]所述算法在FPGA內(nèi)以離散化的形式處理，采樣周期為50us，實(shí)時(shí)計(jì)算給定電流和 反饋電流的偏差值，然后將偏差值輸入PID控制器進(jìn)行計(jì)算，輸出參考電壓矢量。在實(shí)際應(yīng) 用中需要設(shè)置輸出限幅，以防出現(xiàn)積分飽和的情況。為了合理的利用FPGA乘法器的資源，公 式中的多個(gè)乘法運(yùn)算通過(guò)采用一個(gè)乘法器，2個(gè)寄存器分時(shí)復(fù)用的方式得到計(jì)算結(jié)果。 [0088]通過(guò)本方法，可以在消耗合理時(shí)鐘的情況下，利用一個(gè)乘法器進(jìn)行乘法運(yùn)算，減小 FPGA邏輯資源的消耗。本發(fā)明中涉及一個(gè)模塊中有多個(gè)乘法運(yùn)算的情況下，均通過(guò)乘法器 分時(shí)復(fù)用的方式實(shí)現(xiàn)。
[0089] 5)反電動(dòng)勢(shì)前饋和交叉解耦補(bǔ)償模塊：
[0090] 交流電機(jī)具有非線性，時(shí)變，耦合等特點(diǎn)，為了提高電機(jī)瞬態(tài)響應(yīng)速度，需要對(duì)轉(zhuǎn) 速變化引起的反電勢(shì)變化和電流變化引起的輸出電壓變化進(jìn)行前饋補(bǔ)償，以提高電流環(huán)的 頻響，其算法如下：
[0091] ν= ω ldid+ ω Ke
[0092] 其中，ν為反電動(dòng)勢(shì)相和交叉解耦相所得的補(bǔ)償電壓值，ω為電角速度，dSd軸電 感，id為d軸電流，為反電動(dòng)勢(shì)補(bǔ)償系數(shù)。
[0093] 6)過(guò)流保護(hù)模塊：
[0094]過(guò)流保護(hù)模塊用于檢測(cè)電流采樣值是否超過(guò)預(yù)設(shè)電流閾值，如果超出則關(guān)斷脈寬 調(diào)制模塊的輸出。所述過(guò)流保護(hù)模塊通過(guò)在FPGA內(nèi)部構(gòu)建Sine fast濾波器實(shí)現(xiàn)。所述過(guò)流 保護(hù)模塊通過(guò)硬件邏輯實(shí)現(xiàn)的Sigma-Delta解調(diào)器和比較器檢測(cè)電流采樣值是否超過(guò)預(yù)設(shè) 電流閾值，如果超出則關(guān)斷所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊的輸出，從而保護(hù) 電機(jī)和驅(qū)動(dòng)器，以防電流過(guò)大對(duì)其造成損壞。由于所述過(guò)流保護(hù)模塊采用FPGA內(nèi)部構(gòu)建的 Sine fast濾波器實(shí)現(xiàn)，可根據(jù)外部ADC芯片的特性靈活配置所述Sine fast的抽取率和采 樣時(shí)間，達(dá)到采樣時(shí)間和采樣精度的平衡。且電流比較器的閾值可通過(guò)參數(shù)配置，過(guò)流保護(hù) 的電流閾值可以根據(jù)功率等級(jí)按需配置，使得過(guò)流保護(hù)的靈活性更高。電流保護(hù)模塊在時(shí) 鐘驅(qū)動(dòng)下全程有效，獨(dú)立運(yùn)行，不受任何邏輯信號(hào)影響。
[0095] 7)空間矢量脈寬調(diào)制模塊，如圖4所示：
[0096] 空間矢量脈寬調(diào)制模塊采用空間矢量脈寬調(diào)制算法，將靜止坐標(biāo)的電壓矢量值轉(zhuǎn) 換為三路有效的占空比信號(hào)，用于生成脈寬調(diào)制信號(hào)。
[0097] 空間矢量脈寬調(diào)制算法能夠明顯的減小功率器件的開(kāi)關(guān)損耗和逆變器輸出的電 流諧波含量，減小輸出轉(zhuǎn)矩脈動(dòng)，母線電壓的利用率比正弦波脈寬調(diào)制方法提高15 %左右。 本發(fā)明技術(shù)方案逆變器中的控制采用空間矢量脈寬調(diào)制原理，并在FPGA中實(shí)現(xiàn)空間矢量脈 寬調(diào)制算法以及脈寬調(diào)制的相應(yīng)接口。
[0098] 空間矢量脈寬調(diào)制模塊根據(jù)坐標(biāo)變換模塊變換輸出的α，β坐標(biāo)系下的參考電壓矢 量，判斷其所在扇區(qū)，再根據(jù)平均等效值原理計(jì)算基本電壓矢量作用時(shí)間，最終以脈寬調(diào)制 刷新周期為時(shí)間基值，算出三路脈寬調(diào)制的占空比
[0099] 8)帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊：
[0100] 所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊采用中心對(duì)稱方式插入死區(qū)時(shí)間。具 體的講，需要插入的死區(qū)時(shí)間等分插入在每一相開(kāi)通和關(guān)斷的兩個(gè)時(shí)刻，而不是將所有死 區(qū)時(shí)間插入在開(kāi)通時(shí)刻。
[0101] 死區(qū)效應(yīng)是由于插入死區(qū)的原因造成輸出電壓畸變，最終導(dǎo)致電流輸出波形畸 變，從而影響電機(jī)運(yùn)行的性能。常規(guī)的死區(qū)補(bǔ)償方法直接判斷采樣電流的方向，通過(guò)電流方 向來(lái)進(jìn)行死區(qū)補(bǔ)償，然而在電流值過(guò)小時(shí)，存在電流鉗位效應(yīng)，造成電流方向判斷錯(cuò)誤，導(dǎo) 致錯(cuò)誤的死區(qū)補(bǔ)償。本方法所述的死區(qū)補(bǔ)償模塊，不通過(guò)采樣電流直接判斷電流方向，而使 用d、q軸電流和轉(zhuǎn)子當(dāng)前位置間接判斷電流矢量的方向，并根據(jù)所述電流矢量方向進(jìn)行死 區(qū)補(bǔ)償，避免零電流鉗位效應(yīng)的死區(qū)補(bǔ)償失效。所述電流矢量方向判斷采用如下算法：
[0102]
[0103] 其中，id和iq代表電機(jī)定子電流矢量在dq坐標(biāo)系上的兩個(gè)電流分量，0值代表電流 矢量在dq坐標(biāo)系中的方向，所述角度0與編碼器反饋角度相加后，可以得到電流的實(shí)際角 度，然后根據(jù)電流的方向正確的進(jìn)行死區(qū)補(bǔ)償。通過(guò)本方法，利用FPGA實(shí)現(xiàn)死區(qū)補(bǔ)償，可提 高電流輸出的正弦度，提高電機(jī)運(yùn)行性能。
[0104] 脈寬調(diào)制模塊將經(jīng)過(guò)死區(qū)補(bǔ)償?shù)牡娜氛伎毡?，轉(zhuǎn)換成三路定時(shí)器比較值，再根 據(jù)插入的死區(qū)時(shí)間生成六路互補(bǔ)輸出的PWM方波驅(qū)動(dòng)功率器件。
[0105] 如圖5所示，為本發(fā)明實(shí)施例的具體實(shí)現(xiàn)過(guò)程：
[0106] 依據(jù)FPGA內(nèi)部模塊并行執(zhí)行的特點(diǎn)，通過(guò)時(shí)鐘信號(hào)驅(qū)動(dòng)各模塊協(xié)調(diào)運(yùn)行。通過(guò)置 位使能信號(hào)En，允許執(zhí)行電流環(huán)各個(gè)模塊，通過(guò)復(fù)位使能信號(hào)En，禁用所有電流環(huán)模塊。電 流環(huán)的刷新周期與載波周期保持同步，每個(gè)載波周期執(zhí)行1次或者2次電流環(huán)更新，在一個(gè) 電流環(huán)周期內(nèi)，通過(guò)啟動(dòng)信號(hào)Start觸發(fā)所有模塊的執(zhí)行，在所有模塊執(zhí)行結(jié)束時(shí)通過(guò)結(jié)束 信號(hào)End標(biāo)識(shí)執(zhí)行結(jié)束。在開(kāi)始信號(hào)和結(jié)束信號(hào)之間，依據(jù)FPGA時(shí)鐘，依次執(zhí)行電流采樣模 塊、編碼器反饋模塊、坐標(biāo)變換模塊、電流控制器模塊、空間矢量脈寬調(diào)制模塊和帶有死區(qū) 插入的互補(bǔ)輸出脈寬調(diào)制模塊。由于FPGA硬件邏輯的并行執(zhí)行結(jié)構(gòu)，所有模塊的運(yùn)行時(shí)間 可在幾十個(gè)時(shí)鐘內(nèi)行完，整個(gè)電流環(huán)的計(jì)算時(shí)間縮短到lus以內(nèi)。本發(fā)明減小了電流環(huán)計(jì)算 所造成的延遲，借助于更高的載波頻率，提高了電流響應(yīng)速度，拓展了伺服系統(tǒng)的帶寬。
[0107] 值得一提的是，本實(shí)施方式中所涉及到的各模塊均為邏輯模塊，在實(shí)際應(yīng)用中，一 個(gè)邏輯單元可以是一個(gè)物理單元，也可以是一個(gè)物理單元的一部分，還可以以多個(gè)物理單 元的組合實(shí)現(xiàn)。此外，為了突出本發(fā)明的創(chuàng)新部分，本實(shí)施方式中并沒(méi)有將與解決本發(fā)明所 提出的技術(shù)問(wèn)題關(guān)系不太密切的單元引入，但這并不表明本實(shí)施方式中不存在其它的單 J L· 〇
[0108] 本領(lǐng)域的普通技術(shù)人員可以理解，上述各實(shí)施方式是實(shí)現(xiàn)本發(fā)明的具體實(shí)施例， 而在實(shí)際應(yīng)用中，可以在形式上和細(xì)節(jié)上對(duì)其作各種改變，而不偏離本發(fā)明的精神和范圍。
【主權(quán)項(xiàng)】
1. 一種基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，包括：電流采樣模塊，編碼器反饋模 塊，坐標(biāo)變換模塊，電流控制器模塊，空間矢量脈寬調(diào)制模塊和帶有死區(qū)插入的互補(bǔ)輸出脈 寬調(diào)制t吳塊； 所述電流采樣模塊，用于接收電流采樣信號(hào)，并將所述電流采樣信號(hào)經(jīng)過(guò)處理后發(fā)送 到所述電流控制器模塊； 所述編碼器反饋模塊，用于實(shí)時(shí)監(jiān)測(cè)編碼器的運(yùn)行狀態(tài)并將采集到的編碼器位置信號(hào) 進(jìn)行定標(biāo)處理，轉(zhuǎn)化為有效的角度值，將所述角度值發(fā)送到所述坐標(biāo)變換模塊； 所述坐標(biāo)變換模塊，用于根據(jù)所述接收的角度值和當(dāng)前坐標(biāo)系下的電流、電壓矢量值， 轉(zhuǎn)換成目標(biāo)坐標(biāo)系下的電流、電壓矢量值輸出給所述電流控制器模塊或所述空間矢量脈寬 調(diào)制t吳塊； 所述電流控制器模塊，用于將電流給定量與所述電流采樣模塊發(fā)送的信號(hào)進(jìn)行PID計(jì) 算，并將PID的結(jié)果進(jìn)行解耦和補(bǔ)償處理，輸出旋轉(zhuǎn)坐標(biāo)系下的電壓參考矢量值到所述坐標(biāo) 變換模塊； 所述空間矢量脈寬調(diào)制模塊，用于將所述靜止坐標(biāo)系下的電壓矢量值轉(zhuǎn)換為三路有效 的占空比信號(hào)，并將其發(fā)送到所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊； 所述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊，首先將所述三路有效的占空比信號(hào)進(jìn)行 死區(qū)補(bǔ)償，然后轉(zhuǎn)化為六路脈寬調(diào)制方波信號(hào)。2. 根據(jù)權(quán)利要求1所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，所述帶有死區(qū)插入 的互補(bǔ)輸出脈寬調(diào)制模塊，通過(guò)d、q軸電流和轉(zhuǎn)子當(dāng)前位置判斷電流矢量的方向，并根據(jù)所 述電流矢量方向進(jìn)行死區(qū)補(bǔ)償;所述電流矢量方向判斷采用如下算法：其中，id和iq代表電機(jī)定子電流矢量在dq坐標(biāo)系上的兩個(gè)電流分量，0值代表電流矢量 在dq坐標(biāo)系中的方向； 所述電流矢量在dq坐標(biāo)系中的方向的0值與所述編碼器反饋模塊所獲取到的有效的角 度值相加，得到電流方向信號(hào)。3. 根據(jù)權(quán)利要求2所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，所述帶有死區(qū)插入 的互補(bǔ)輸出脈寬調(diào)制模塊采用中心對(duì)稱方式插入死區(qū)時(shí)間。4. 根據(jù)權(quán)利要求1至3中任意一項(xiàng)所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，所 述電流采樣模塊，接收電流采樣模數(shù)轉(zhuǎn)化器的輸出信號(hào)，并將所述模數(shù)轉(zhuǎn)化器的輸出信號(hào) 進(jìn)行標(biāo)定處理，獲取三相電流值i a，ib，ic，通過(guò)將三相電流值ia，ib，i4俞入所述坐標(biāo)變換模 塊，獲取反饋計(jì)算量id和i q;所述坐標(biāo)變換模塊包括:Clarke變換和Park變換； 其中，所述Clarke變換公式為：其中，ia，ib，i。為采集電流標(biāo)定后的三相電流值;i。、ie為Clarke變換的結(jié)果； 所述Park變換公式為：其中，ice、ip為所述Park變換的輸入，所述Park變換接收所述Clarke變化的結(jié)果，id、iq為 所述坐標(biāo)變換模塊的輸出端口，Θ為所述編碼器反饋模塊反饋的角度，通過(guò)所述Clarke和 Park變換，將三相的耦合交流量轉(zhuǎn)換成直流量。5. 根據(jù)權(quán)利要求4所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，所述電流控制器模 塊、坐標(biāo)變換模塊內(nèi)部的所有乘法運(yùn)算使用2個(gè)寄存器和1個(gè)乘法器； 根據(jù)FPGA的不同時(shí)鐘，每個(gè)乘法運(yùn)算將數(shù)據(jù)按時(shí)鐘次序讀入到所述2個(gè)寄存器中，通過(guò) 復(fù)用同一個(gè)乘法器，計(jì)算出各個(gè)乘法結(jié)果。6. 根據(jù)權(quán)利要求5所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，所述電流控制器模 塊采用的控制算法為：所述u(t)為電流控制器模塊的輸出值，所述e(t)為輸入電流控制器模塊的電流反饋值 與設(shè)定值之間的偏差，Kp為比例放大系數(shù)，T1為積分時(shí)間，Td為微分時(shí)間。7. 根據(jù)權(quán)利要求6所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，該系統(tǒng)還包括:過(guò) 流保護(hù)t吳塊； 所述過(guò)流保護(hù)模塊，用于檢測(cè)電流采樣值是否超過(guò)預(yù)設(shè)電流閾值，如果超出則關(guān)斷所 述帶有死區(qū)插入的互補(bǔ)輸出脈寬調(diào)制模塊的輸出。8. 根據(jù)權(quán)利要求7所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，所述過(guò)流保護(hù)模塊 通過(guò)所述FPGA內(nèi)部的Sine fast濾波器實(shí)現(xiàn)。9. 根據(jù)權(quán)利要求8所述的基于FPGA的電流環(huán)控制系統(tǒng)，其特征在于，該系統(tǒng)還包括:反 電動(dòng)勢(shì)前饋和交叉解耦補(bǔ)償模塊； 所述反電動(dòng)勢(shì)前饋和交叉解耦補(bǔ)償模塊，用于提高電流環(huán)的動(dòng)態(tài)響應(yīng)速度；其算法如 下： V= ω laid+ ωΚθ 其中，ν為反電動(dòng)勢(shì)項(xiàng)和交叉解耦項(xiàng)所得的補(bǔ)償電壓值，ω為電角速度，Id為d軸電感，id 為d軸電流，Ke3為反電動(dòng)勢(shì)補(bǔ)償系數(shù)。10. -種伺服裝置，其特征在于，包括：如權(quán)利要求1至權(quán)利要求9中任意一項(xiàng)所述的基 于FPGA的電流環(huán)控制系統(tǒng)。
【文檔編號(hào)】H02P21/22GK105932925SQ201610389923
【公開(kāi)日】2016年9月7日
【申請(qǐng)日】2016年6月2日
【發(fā)明人】嚴(yán)彩忠, 丁信忠, 李虎修, 柳竹青, 周建坤
【申請(qǐng)人】上海新時(shí)達(dá)電氣股份有限公司, 上海辛格林納新時(shí)達(dá)電機(jī)有限公司