基于fpga的磁通門微小信號檢測系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及的是一種微弱磁場測量控制領(lǐng)域的技術(shù)，具體是一種基于FPGA的磁通 門微小信號檢測系統(tǒng)及方法。
【背景技術(shù)】
[0002] 磁通門傳感器是一種測量磁場信息的傳感器，廣泛應(yīng)用于微磁測量。磁通門現(xiàn)象 是一種普遍的電磁感應(yīng)現(xiàn)象，當(dāng)鐵芯磁導(dǎo)率隨激勵磁場強(qiáng)度發(fā)生變化時，輸出線圈的感應(yīng) 電勢中就會出現(xiàn)隨環(huán)境磁場強(qiáng)度而變的偶次諧波分量。由于磁通門傳感器的感應(yīng)線圈中的 輸出信號非常微弱，往往被噪聲信號淹沒，提取有用的二次諧波信號會非常的困難。
[0003] 在現(xiàn)有的微弱信號檢測方法中，模擬鎖相放大器是一種廣泛應(yīng)用的檢測方法，不 過由于其采用模擬電路來實現(xiàn)，受到電子器件的特性影響，會引進(jìn)很多的噪聲，容易受到溫 漂的影響，且相關(guān)檢測器的積分時間有限，導(dǎo)致檢測精度受到限制。數(shù)字鎖相放大器的出現(xiàn) 克服了模擬鎖相放大器的一些缺點，極大地改善了鎖相放大器的性能。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明針對現(xiàn)有技術(shù)存在的上述不足，提出一種基于FPGA的磁通門微小信號檢測 系統(tǒng)及方法。
[0005] 本發(fā)明是通過以下技術(shù)方案實現(xiàn)的：
[0006] 本發(fā)明涉及一種基于FPGA的磁通門微小信號檢測系統(tǒng)，包括:檢測模塊、處理模塊 和輸出模塊，其中：檢測模塊將磁通門信號轉(zhuǎn)化為數(shù)字信號傳送到處理模塊，該處理模塊處 理后得到二次諧波信號并傳送到輸出模塊。
[0007] 所述的檢測模塊包括:磁通門傳感器、差分放大器以及帶通濾波器，其中：磁通門 傳感器、差分放大器和帶通濾波器依次串聯(lián)，帶通濾波器連有模數(shù)轉(zhuǎn)換器。
[0008] 所述的處理模塊包括:直接數(shù)字頻率合成(DDS)發(fā)生器、數(shù)字相敏檢波器、第一低 通濾波器和運(yùn)算處理器，其中：數(shù)字相敏檢波器、第一低通濾波器和運(yùn)算處理器相連，數(shù)字 相敏檢波器另一端與模數(shù)轉(zhuǎn)換器相連，DDS發(fā)生器與磁通門傳感器相連。
[0009] 所述的輸出模塊包括:液晶顯示器、數(shù)模轉(zhuǎn)換器和第二低通濾波器，其中：液晶顯 示器與所述運(yùn)算處理器相連，數(shù)模轉(zhuǎn)換器分別與第二低通濾波器和運(yùn)算處理器相連，第二 低通濾波器另一端經(jīng)第二功率放大器與負(fù)載相連。
[0010]所述的處理模塊由現(xiàn)場可編程門陣列(FPGA)實現(xiàn)。
[0011] 所述的帶通濾波器由低通濾波器和高通濾波器構(gòu)成。
[0012] 所述的磁通門微小信號檢測系統(tǒng)設(shè)有直流穩(wěn)壓電源模塊。
[0013] 本發(fā)明涉及上述系統(tǒng)的磁通門微小信號檢測方法，首先將頻率為f〇/2正弦波經(jīng)功 率放大后對磁通門傳感器的激勵線圈進(jìn)行飽和激勵，生成頻率為fo磁通門信號，該磁通門 信號經(jīng)濾波并進(jìn)行模數(shù)(AD)轉(zhuǎn)換后，與兩路正交的參考信號進(jìn)行互相關(guān)檢測得到二次諧波 信號及其幅值與相位，最后該二次諧波信號經(jīng)數(shù)模(DA)轉(zhuǎn)換后帶動負(fù)載工作。
[0014] 所述的磁通門微小信號檢測方法具體包括以下步驟：
[0015] 1)產(chǎn)生頻率為fo/2的正弦波信號并經(jīng)功率放大后輸入激勵線圈；
[0016] 2)感應(yīng)線圈輸出頻率為的fo磁通門信號并通過帶通濾波降低噪聲；
[0017] 3)進(jìn)行模數(shù)轉(zhuǎn)換將磁通門信號轉(zhuǎn)換為數(shù)字信號；
[0018] 4)將磁通門信號與參考信號進(jìn)行互相關(guān)檢測得到其中的二次諧波信號；
[0019] 5)計算得到二次諧波信號的幅值與相位；
[0020] 6)通過數(shù)模轉(zhuǎn)換，將二次諧波信號轉(zhuǎn)換為模擬信號帶動負(fù)載工作。
[0021 ] 所述的fQ頻率范圍為ΙΟΚΗζ~5MHz。
[0022] 所述的兩路參考信號為^(1〇和rc(k)，其中： 頻率都為&，]1 = ;^/^()，1^ = 0，1，...，（11\111-1)，;^為采樣頻率，1]1為周期數(shù)。
[0023] 所述的二次諧波信號的幅值
，相位為

技術(shù)效果
[0024] 與現(xiàn)有技術(shù)相比，本發(fā)明利用FPGA實現(xiàn)相關(guān)運(yùn)算處理，減少了信號傳輸?shù)臏笮裕?噪聲抑制能力強(qiáng)，信號處理便利，同時其測量精度高，可以檢測納伏級的微弱信號。
【附圖說明】
[0025]圖1為基于FPGA的磁通門微小信號檢測系統(tǒng)的結(jié)構(gòu)示意圖；
[0026]圖2為磁通門微小信號檢測方法的流程示意圖；
[0027]圖3為參考信號生成過程框圖；
[0028]圖4為處理模塊中信號處理示意圖；
【具體實施方式】
[0029]下面對本發(fā)明的實施例作詳細(xì)說明，本實施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行 實施，給出了詳細(xì)的實施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述的實施 例。 實施例1
[0030] 如圖1所示，本實施例中磁通門微小信號檢測系統(tǒng)包括:檢測模塊、處理模塊和輸 出模塊，其中：檢測模塊將磁通門信號轉(zhuǎn)化為數(shù)字信號傳送到處理模塊，該處理模塊處理后 得到二次諧波信號并傳送到輸出模塊。
[0031] 所述的檢測模塊包括:磁通門傳感器、差分放大器以及帶通濾波器，其中：磁通門 傳感器、差分放大器和帶通濾波器依次串聯(lián)，帶通濾波器另一端連有模數(shù)轉(zhuǎn)換器。該磁通門 傳感器另一端連有第一功率放大器。
[0032]所述的處理模塊包括:DDS發(fā)生器、數(shù)字相敏檢波器、第一低通濾波器和運(yùn)算處理 器，其中：數(shù)字相敏檢波器、第一低通濾波器和運(yùn)算處理器相連，數(shù)字相敏檢波器另一端與 模數(shù)轉(zhuǎn)換器相連，DDS發(fā)生器與第一功率放大器相連。該處理模塊通過FPGA來實現(xiàn)。
[0033] 所述的輸出模塊包括:液晶顯示器、數(shù)模轉(zhuǎn)換器和第二低通濾波器，其中：液晶顯 示器與所述運(yùn)算處理器相連，數(shù)模轉(zhuǎn)換器分別與第二低通濾波器和運(yùn)算處理器相連，第二 低通濾波器另一端經(jīng)第二功率放大器與負(fù)載相連。
[0034] 如圖2所示，本實施例中的磁通門微小信號檢測方法為:首先將頻率為fo/2正弦波 經(jīng)功率放大后對磁通門傳感器的激勵線圈進(jìn)行飽和激勵，生成頻率為fo磁通門信號，該磁 通門信號經(jīng)濾波并進(jìn)行模數(shù)轉(zhuǎn)換后，與兩路參考信號進(jìn)行互相關(guān)檢測得到二次諧波信號及 其幅值與相位，最后該二次諧波信號經(jīng)數(shù)模轉(zhuǎn)換后帶動負(fù)載工作。
[0035]步驟1、產(chǎn)生頻率為fo/2的正弦波信號并經(jīng)功率放大后輸入激勵線圈。由處理模塊 中的DDS發(fā)生器生成頻率為fo/2正弦波激磁電源，經(jīng)第一功率放大器放大后，對磁通門傳感 器中的激勵線圈進(jìn)行飽和激勵。在磁通門傳感器中的高導(dǎo)磁率的鐵芯周圍分別圍繞有激勵 線圈和感應(yīng)線圈，在頻率為fo/2的正弦波激磁電源激勵下，鐵芯被激勵線圈中產(chǎn)生的磁場 周期性的飽和磁化，感應(yīng)線圈在外部磁場的作用下產(chǎn)生與外部磁場強(qiáng)度成一定比例的輸出 電壓，經(jīng)濾波處理可以得到頻率為fo的磁通門信號。
[0036]步驟2、感應(yīng)線圈輸出頻率為的fo磁通門信號并通過帶通濾波降低噪聲。磁通門信 號經(jīng)過差分放大器放大后，再通過帶通濾波器，使得與該信號混雜的噪聲得到初步抑制。所 述帶通濾波器由低通濾波器和高通濾波器組合成，分別設(shè)定其拐點頻率，使得帶通濾波器 的中心頻率為載波頻率ω Q = 23if〇。
[0037] 步驟3、將磁通門信號轉(zhuǎn)換為數(shù)字信號。經(jīng)AD轉(zhuǎn)換器采樣，轉(zhuǎn)換成數(shù)字信號，通過數(shù) 據(jù)線并行送入設(shè)置于FPGA中的處理模塊。
[0038] 步驟4、將磁通門信號與參考信號進(jìn)行互相關(guān)檢測得到其中的二次諧波信號。
[0039]如圖3所示，所述的參考信號的生成依據(jù)了 DDS發(fā)生器的原理，由FPGA內(nèi)部的邏輯 單元生成。相