本發(fā)明為一種特殊的電源隔離電路，在隨機(jī)數(shù)發(fā)生器電路中起著至關(guān)重要的作用，屬于模擬電路設(shè)計(jì)領(lǐng)域。

背景技術(shù)：

真隨機(jī)數(shù)發(fā)生器(Truly random number generator，TRNG)在信息安全領(lǐng)域，特別是現(xiàn)代密碼學(xué)領(lǐng)域有非常重要的應(yīng)用，它是密碼系統(tǒng)硬件實(shí)現(xiàn)中的重要組成部分。相對(duì)于偽隨機(jī)數(shù)發(fā)生器，真隨機(jī)數(shù)發(fā)生器所產(chǎn)生的隨機(jī)序列無法預(yù)知，不可再現(xiàn)，因此能夠更好地保護(hù)信息的傳輸。一般人們利用自然界中的噪聲源來產(chǎn)生真隨機(jī)數(shù)。在電路系統(tǒng)中產(chǎn)生真隨機(jī)數(shù)主要由四種方法實(shí)現(xiàn)：噪聲源直接放大、抖動(dòng)振蕩器采樣、離散時(shí)間的混沌系統(tǒng)映射和亞穩(wěn)態(tài)電路。

在這四種方法中，目前抖動(dòng)振蕩器采樣，也就是利用抖動(dòng)的慢振蕩器去采樣一個(gè)快振蕩器這種方法利用最為廣泛，但是在這個(gè)結(jié)構(gòu)的中也存在一些難以避免的計(jì)數(shù)難題，其中最難解決的就是如何最大可能避免外接的各種有規(guī)律的干擾對(duì)慢振蕩器產(chǎn)生影響。

在這些干擾中，由于高頻振蕩器的存在，以及系統(tǒng)時(shí)鐘的存在，在系統(tǒng)工作時(shí)，由于功耗的波動(dòng)，必然會(huì)在電源上產(chǎn)生一些有規(guī)律的干擾。所以電源干擾就變成了我們不得不重點(diǎn)考慮的問題。

本發(fā)明所涉及的電源隔離電路就應(yīng)用于一個(gè)基于振蕩器的真隨機(jī)數(shù)發(fā)生器，用來保證將電阻熱噪聲轉(zhuǎn)換為振蕩器jitter的慢振蕩器電路的電源不受到其他電路的干擾。

技術(shù)實(shí)現(xiàn)要素：

(1)發(fā)明目的

當(dāng)采用快慢振蕩器采樣的真隨機(jī)數(shù)結(jié)構(gòu)時(shí)，由于慢振蕩器承擔(dān)著將電阻熱噪聲轉(zhuǎn)換振蕩器的jitter這一作用，所以其對(duì)電源噪聲等外接干擾相對(duì)敏感。而快振蕩器的頻率一般遠(yuǎn)高于慢振蕩器的頻率，其產(chǎn)生的干擾不容忽視。并且由于此真隨機(jī)數(shù)發(fā)生器應(yīng)用于智能卡，要兼容非接觸模式，在非接觸模式下電源上會(huì)耦合27Mhz的外部電磁場所帶來的紋波。所以根據(jù)以上實(shí)際應(yīng)用環(huán)境進(jìn)行分析，本人發(fā)明了一種結(jié)構(gòu)簡單，效果顯著的電源隔離電路來實(shí)現(xiàn)這一功能，盡可能保證慢振蕩器的電源不受到外接干擾。

(2)技術(shù)方案

如圖1所示，所述穩(wěn)壓模塊由MOS管PM1、NM1、NM2，電阻R1，R2串聯(lián)構(gòu)成。其中NM1和NM2的柵端和漏端相連，接成二極管形式，NM2的源端接地；電阻R2一端與NM1的漏端相連，一端與電阻R1相連，電阻R1另一端與PM1的漏端相連，PM1的源端接外部電源。

所述隔離模塊由耗盡型MOS管NNM1、NNM2，電容C1、C2組成。其中NNM1的漏端與外部電源相接，柵端與C1和PM1的漏端相接；NNM2的柵端與NNM1的源端相連，柵端與C2、R1、R2相連。C1、C2的另一端接地。

所述基準(zhǔn)產(chǎn)生模塊由MOS管PM2和PM3構(gòu)成。其中PM2和PM3分別柵端和漏端相連，接成二極管形式，其中PM2的源端接NNM2的源端，作為經(jīng)過穩(wěn)壓隔離的電源輸出；PM3的源端與PM2的漏端相連，作為隨機(jī)數(shù)的基準(zhǔn)輸出；PM3的漏端接地。

其工作原理如下：

當(dāng)在VCC端出現(xiàn)干擾，引起電壓波動(dòng)時(shí)，由于PM1，NNM1，NNM2都處于飽和區(qū)，所以VCC上面的干擾，實(shí)際上的直接影響是使PM1，NNM1的Vds產(chǎn)生變化，而處于飽和區(qū)的MOS管的Vds對(duì)其電流Id的影響很小。這樣我們就等于衰減了VCC端干擾對(duì)內(nèi)部電路的影響。

具體來說當(dāng)VCC上有一個(gè)波動(dòng)，此波動(dòng)首先會(huì)被PM1抑制，A點(diǎn)和B點(diǎn)電壓相對(duì)穩(wěn)定，然后此波動(dòng)會(huì)被NNM1抑制，被抑制后的波動(dòng)又會(huì)被NNM2抑制，這樣經(jīng)過多重抑制效果，VCC上的波動(dòng)對(duì)VCC_IN的影響可以忽略。

本電源隔離電路只有PM1路0.5uA靜態(tài)電流，沒有其余功耗，成功用很少的代價(jià)實(shí)現(xiàn)了有效的電源隔離效果

(3)性能仿真

如圖2所示，實(shí)際仿真在VCC上疊加一個(gè)27Mhz，峰峰值300mV的干擾波形時(shí)，我們發(fā)現(xiàn)輸出電壓VCC_IN只有3.4mV左右的紋波。這個(gè)幅度的電源紋波基本對(duì)內(nèi)部電路無法產(chǎn)生影響。

附圖說明

圖1電源隔離電路結(jié)構(gòu)

圖2抗干擾波形仿真結(jié)果

具體實(shí)施方式

首先，選擇所需要的VCC_IN電壓為多少，根據(jù)確定的VCC_IN電壓來設(shè)置NM1和NM2管的寬長比。以及通過控制VPB電壓來控制PM1路的基準(zhǔn)電流，通過調(diào)整R1、R2確定A、B工作點(diǎn)。其中，

VCC_IN＝VGS_NM1+VGS_NM2+I_PM1×R2-VTH_NNM2

本設(shè)計(jì)中NNM1和NNM2采用耗盡型MOS管，其VTH小于100mV。這些選擇主要是根據(jù)所需要的電壓域決定。

其次，需要根據(jù)VCC_IN電壓域模塊，本例中也就是帶jitter的慢振蕩器的功耗來確定NNM1、NNM2管的寬長比，確保其上導(dǎo)通電阻產(chǎn)生的壓降可以忽略。

最后通過實(shí)際面積需求和需要隔離的已知的干擾信號(hào)的頻率來C1和C2的值。

綜上，本發(fā)明通過以上技術(shù)方案，實(shí)現(xiàn)了對(duì)電源干擾信號(hào)的隔離，使真隨機(jī)數(shù)發(fā)生器受到的干擾明顯減少，同時(shí)本電路結(jié)構(gòu)簡單，低功耗，可移植、實(shí)用性很強(qiáng)。