本發(fā)明涉及集成電路，特別涉及一種帶輸入欠壓保護電路的控制芯片。

背景技術(shù)：
2014年8月13日公開的公開號為CN103986320的中國發(fā)明專利申請公開了一種開關(guān)電源遙控電路，此電路具有欠壓保護功能，如圖1所示，包括開關(guān)電源控制電路1、電壓采樣電路2和遙控端口電路3。其中開關(guān)電源控制電路1包含控制IC，該控制IC是一款現(xiàn)有的開關(guān)電源控制芯片，能根據(jù)電路的狀態(tài)輸出一定頻率、一定占空比的驅(qū)動脈沖，該芯片具有欠壓保護功能，是通過欠壓保護端UVP端檢測該端的輸入電流來實現(xiàn)欠壓保護功能?？刂艻C內(nèi)部實現(xiàn)欠壓保護功能的部分是輸入電壓保護電路，其原理框圖如圖2所示，可以看出，電流采樣電路輸出端接有延時電路，延時電路的主要作用是增強電路的靜電的抗干擾能力。因為當(dāng)在遙控腳REM打負(fù)靜電時，靜電脈沖的脈寬一般為納秒ns級，A處的負(fù)壓較大，加上二極管寄生電容效應(yīng)，使得A點的負(fù)壓維持時間長，這段時間是μs級，在150μs左右，這段時間一直會被認(rèn)為輸入欠壓，容易觸發(fā)輸入欠壓誤保護，導(dǎo)致電源輸出電壓下掉。為了避免誤保護，可以將延時時間設(shè)置在200μs左右。這就避免了正負(fù)向靜電脈沖通過延時電路后干擾內(nèi)部欠壓保護電路，從而進一步避免了引起誤動作而關(guān)斷電源模塊，保證了模塊安全可靠工作。但延時時間也不宜設(shè)計太長，否則就會使系統(tǒng)響應(yīng)速度變慢。另外，由于控制芯片中的輸入欠壓保護電路設(shè)置有延時電路，延時電路一般由電阻和電容組成，即使有低電平的干擾信號脈沖，持續(xù)時間為100μs左右，進入了控制芯片，也將被延時電路濾除而不影響電路正常工作，而且延時電路另一方面可以濾除電路干擾，提高欠壓保護電路的抗干擾能力。但是要做延時電路，當(dāng)芯片啟動或者模塊復(fù)位時，芯片內(nèi)部要對電容、D觸發(fā)器、計數(shù)器等進行初始化處理，又因為在芯片啟動或者模塊復(fù)位時，要保證芯片正常工作，不進入任何保護狀態(tài)，所以就一定要初始化為未輸入欠壓狀態(tài)，但是初始化為未輸入欠壓狀態(tài)，會存在一個問題：如圖3所示時序圖，ENP_lv代表低壓模塊初始化信號，初始化結(jié)束后為高電平；VIN_fault_L代表輸入欠壓檢測信號，低電平有效；UVIN_L代表欠壓保護控制信號，低電平有效；GATE為輸出脈沖信號。在芯片啟機或者模塊復(fù)位時，初始化信號ENP_lv是低電平，初始化為未輸入欠壓狀態(tài)，即VIN_fault_L信號為高電平，此階段是不接收欠壓保護 信號UVIN_L的，芯片會正常工作，即GATE端會按正常狀態(tài)輸出脈沖。即在芯片啟動或者模塊復(fù)位時，欠壓保護功能是沒有啟用的。但是在這段時間內(nèi)，一旦出現(xiàn)輸入電壓小于所設(shè)置的欠壓點時，即輸入電壓Vin<預(yù)設(shè)欠壓值，則欠壓保護信號UVIN_L為低電平，此時由于初始化信號已經(jīng)將欠壓保護信號UVIN_L屏蔽了，從而使GATE端處于失控狀態(tài)，即GATE端仍然會有脈沖輸出，電源會有瞬間的輸出電壓上升，造成誤觸發(fā)后級電路，對電源造成影響，且不符合電源性能指標(biāo)要求。

技術(shù)實現(xiàn)要素：
本發(fā)明的目的是提供一種輸入欠壓保護電路的延時方法，在初始化信號結(jié)束之前，欠壓保護信號來到之后，控制器IC的GATE端不會有輸出，以避免誤觸發(fā)對后級電路造成的影響。與此相應(yīng)，本發(fā)明的另一個目的是提供一種輸入欠壓保護電路的延時電路，在初始化信號結(jié)束之前，欠壓保護信號來到之后，控制器IC的GATE端不會有輸出，以避免誤觸發(fā)對后級電路造成的影響。為了實現(xiàn)上述目的，本發(fā)明通過以下技術(shù)措施來實現(xiàn)，一種輸入欠壓保護電路的延時方法，包括如下步驟，采樣電壓建立步驟，在軟啟動端電壓Vss緩慢上升時，輸出電壓反饋端電壓VFB跟隨軟啟動端電壓Vss，當(dāng)輸出電壓反饋端電壓VFB＜第一三極管的導(dǎo)通電壓Vbe1時，使第一三極管關(guān)斷，則由第一三極管的發(fā)射極壓降Ve經(jīng)分壓后建立的采樣電壓Vp為零；當(dāng)輸出電壓反饋端電壓VFB＞第一三極管的導(dǎo)通電壓Vbe1時，使第一三極管導(dǎo)通，則由第一三極管的發(fā)射極壓降Ve經(jīng)分壓后建立采樣電壓Vp；脈沖輸出控制步驟，接收采樣電壓Vp，并對采樣電壓Vp與設(shè)定值進行比較，當(dāng)采樣電壓Vp＜設(shè)定值時，比較器輸出低電平信號，則不允許GATE端輸出脈沖信號；當(dāng)采樣電壓Vp＞設(shè)定值時，比較器輸出高電平信號，則允許GATE端輸出脈沖信號。優(yōu)選的，所述采樣電壓建立步驟中，軟啟動端電壓Vss的緩慢上升，是由第一電流源通過軟啟動端輸出，用以給外接電容充電，以緩慢建立軟啟動端電壓Vss。優(yōu)選的，所述脈沖輸出控制步驟中，設(shè)定值為第二電流源在第四電阻的壓降Vcs。就電路而言，本發(fā)明提供一種輸入欠壓保護電路的延時電路，包括采樣電壓建立模塊和脈沖輸出控制模塊，所述采樣電壓建立模塊具有輸出電壓反饋端和軟啟動端，所述脈沖輸 出控制模塊具有脈沖輸出端，所述采樣電壓建立模塊，在軟啟動端電壓Vss緩慢上升時，輸出電壓反饋端電壓VFB跟隨軟啟動端電壓Vss，當(dāng)輸出電壓反饋端電壓VFB＜第一三極管的導(dǎo)通電壓Vbe1時，使第一三極管關(guān)斷，則由第一三極管的發(fā)射極壓降Ve經(jīng)分壓后建立的采樣電壓Vp為零；當(dāng)輸出電壓反饋端電壓VFB＞第一三極管的導(dǎo)通電壓Vbe1時，使第一三極管導(dǎo)通，則由第一三極管的發(fā)射極壓降Ve經(jīng)分壓后建立采樣電壓Vp；所述脈沖輸出控制模塊，接收采樣電壓Vp，并對采樣電壓Vp與設(shè)定值進行比較，當(dāng)采樣電壓Vp＜設(shè)定值時，比較器輸出低電平信號，則不允許GATE端輸出脈沖信號；當(dāng)采樣電壓Vp＞設(shè)定值時，比較器輸出高電平信號，則允許GATE端輸出脈沖信號。優(yōu)選的，所述輸入欠壓保護電路的延時電路的采樣電壓建立模塊，包括：第一電流源、第一電源端、第一三極管、第二三極管、運算放大器、第一電阻、第二電阻和第三電阻，第一電流源的輸出端分別與軟啟動端及第二三極管的發(fā)射極連接，第二三極管的集電極分別與第二三極管的基極及運算放大器的正輸入端連接，該運算放大器的負(fù)輸入端分別與運算放大器的輸出端及輸出電壓反饋端連接，運算放大器的輸出端還與第一三極管的基極連接，第一三極管的集電極與基極短接，第一三極管的集電極還通過第一電阻連接第一電源端；第一三極管的發(fā)射極通過串聯(lián)的第二電阻和第三電阻接地。優(yōu)選的，所述輸入欠壓保護電路的延時電路的脈沖輸出控制模塊，包含第二電流源、第二電源端、欠壓保護控制信號端、初始化信號端、第四電阻、比較器、第一與非門、第二與非門、第三與非門和反相器，第二電流源分別與第四電阻及比較器的負(fù)輸入端連接，比較器的正輸入端接于第二電阻和第三電阻之間；欠壓保護控制信號端與第二電源端連接第一與非門的輸入端，第一與非門的輸出端與初始化信號端連接第二與非門的輸入端，第二與非門的輸出端與比較器的輸出端連接第三與非門的輸入端，第三與非門的輸出端連接反相器的輸入端，反相器的輸出端連接GATE端。優(yōu)選的，所述輸入欠壓保護電路的延時電路的另一種采樣電壓建立模塊，包括：第一電流源、第一電源端、第一三極管、運算放大器、第一電阻、第二電阻、第三電阻，第一電流源的輸出端分別與軟啟動端及運算放大器的正輸入端連接，運算放大器的負(fù)輸入端分別與運算放大器的輸出端及輸出電壓反饋端連接，運算放大器的輸出端還與第一三極管的基極連接，第一三極管的集電極與基極短接，第一三極管的集電極還通過第一電阻連接第一電源端；第一三極管的發(fā)射極通過串聯(lián)的第二電阻和第三電阻接地。本發(fā)明輸入欠壓保護電路的延時方法及電路的有益效果在于：有效地利用了VFB電壓上升的一段時間，這段時間在微秒級，來接收輸入欠壓保護信號，避免了當(dāng)芯片啟動或者模塊復(fù)位時，初始化信號對輸入欠壓保護信號的屏蔽，有效地避免了輸入欠壓保護功能失效，進而避免導(dǎo)致GATE端有輸出，使電源的輸出電壓瞬間有上升，進而引發(fā)后級電路誤觸發(fā)的現(xiàn)象。附圖說明圖1為現(xiàn)有的一種開關(guān)電源遙控電路的電路圖；圖2為現(xiàn)有的一款控制器IC中輸入電壓保護電路圖；圖3為現(xiàn)有的一款控制器IC中輸入電壓保護相關(guān)信號的時序圖；圖4為本發(fā)明實施例一的輸入欠壓保護電路的延時電路的電路圖；圖5為本發(fā)明實施例二的輸入欠壓保護電路的延時電路的電路圖。具體實施方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。實施例一如圖4所示，為本發(fā)明實施例一的電路圖。一種利用FB端電壓VFB變化產(chǎn)生的輸入欠壓保護電路的延時電路，包括采樣電壓建立模塊和脈沖輸出控制模塊，采樣電壓建立模塊具有FB端(又稱輸出電壓反饋端，以下統(tǒng)一簡稱為FB端)和SS端(又稱軟啟動端，以下統(tǒng)一簡稱為SS端)，脈沖輸出控制模塊具有GATE端(又稱脈沖輸出端，以下統(tǒng)一簡稱為GATE端)，采樣電壓建立模塊，在SS端電壓Vss緩慢上升時，當(dāng)SS端電壓Vss上升到三極管Q2的導(dǎo)通電壓Vbe2時，三極管Q2開啟，運算放大器AMP2的輸出端電壓跟隨其正輸入端電壓，即FB端電壓VFB跟隨SS端電壓Vss，當(dāng)FB端電壓VFB＜三極管Q1的導(dǎo)通電壓Vbe1時，表示FB端電壓VFB未進入穩(wěn)定狀態(tài)，使三極管Q1關(guān)斷，則由三極管Q1的發(fā)射極壓降Ve經(jīng)分壓后建立的采樣電壓Vp為零；當(dāng)FB端電壓VFB＞三極管Q1的導(dǎo)通電壓Vbe1時，表示FB端電壓VFB已經(jīng)進入穩(wěn)定狀態(tài)，使三極管Q1導(dǎo)通，則由三極管Q1的發(fā)射極壓降Ve經(jīng)分壓后建立采樣電壓Vp；脈沖輸出控制模塊，接收采樣電壓Vp，并對采樣電壓Vp與設(shè)定值進行比較，設(shè)定值為電流源Icom在電阻R4上的壓降Vcs，當(dāng)采樣電壓Vp＜設(shè)定值時，比較器COMP輸出低電平信號，則不允許GATE端輸出脈沖信號；當(dāng)采樣電壓Vp＞設(shè)定值時，比較器COMP輸出高電平信號，則允許GATE端輸出脈沖信號。其中，采樣電壓建立模塊101，包括：電流源Iss、電源端VCCA、三極管Q1和Q2、運算放大器AMP2、電阻R1、R2和R3，電流源Iss的輸出端分別與SS端及三極管Q2的發(fā)射極連接，三極管Q2的集電極分別與三極管Q2的基極及運算放大器AMP2的正輸入端連接，該運算放大器AMP2的負(fù)輸入端分別與運算放大器AMP2的輸出端及FB端連接，運算放大器AMP2的輸出端還與三極管Q1的基極連接，三極管Q1的集電極與基極短接，三極管Q1的集電極還通過電阻R1接電源端VCCA；三極管Q1的發(fā)射極通過串聯(lián)的電阻R2和電阻R3接地；脈沖輸出控制模塊102，包含電流源Icom、電源端Vcc、欠壓保護控制信號端UVIN_L、初始化信號端、電阻R4、比較器COMP、與非門NAND1、NAND2、NAND3和反相器NOT，電流源Icom分別與電阻R4及比較器COMP的負(fù)輸入端連接，比較器COMP的正輸入端接于電阻R2和電阻R3之間(圖中所示B點處)；欠壓保護控制信號端UVIN_L與電源Vcc連接與非門NAND1的輸入端，與非門NAND1的輸出端與初始化信號端ENP_lv連接與非門NAND2的輸入端，與非門NAND2的輸出端與比較器COMP的輸出端連接與非門NAND3的輸入端，與非門NAND3的輸出端連接反相器NOT的輸入端，反相器NOT的輸出端連接GATE端。本發(fā)明實施例一的輸入欠壓保護電路的延時控制方法是：包括如下步驟，采樣電壓建立步驟，在SS端電壓Vss緩慢上升時，當(dāng)SS端電壓Vss上升到三極管Q2的導(dǎo)通電壓Vbe2時，三極管Q2開啟，運算放大器AMP2的輸出端電壓跟隨其正輸入端電壓，即FB端電壓VFB跟隨SS端電壓Vss，當(dāng)FB端電壓VFB＜三極管Q1的導(dǎo)通電壓Vbe1時，表示FB端電壓VFB未進入穩(wěn)定狀態(tài)，使三極管Q1關(guān)斷，由三極管Q1的發(fā)射極壓降Ve經(jīng)分壓后建立的采樣電壓Vp為零；當(dāng)FB端電壓VFB＞三極管Q1的導(dǎo)通電壓Vbe1時，表示FB端電壓VFB已經(jīng)進入穩(wěn)定狀態(tài)，使三極管Q1導(dǎo)通，由三極管Q1的發(fā)射極壓降Ve經(jīng)分壓后建立采樣電壓Vp；脈沖輸出控制步驟，接收采樣電壓Vp，并對采樣電壓Vp與設(shè)定值進行比較，設(shè)定值為電流源Icom在電阻R4上的壓降Vcs，當(dāng)采樣電壓Vp＜設(shè)定值時，比較器COMP輸出低電平信號，則不允許GATE端輸出脈沖信號；當(dāng)采樣電壓Vp＞電流源Icom在電阻R4上的壓降Vcs時，比較器COMP輸出高電平信號，則允許GATE端輸出脈沖信號。優(yōu)選的，采樣電壓建立步驟中，軟啟動端電壓Vss的緩慢上升，是由第一電流源通過軟啟動端輸出，用以給外接電容充電，以緩慢建立軟啟動端電壓Vss。本發(fā)明輸入欠壓保護電路的延時電路的工作原理是，假設(shè)SS端外接電容Css到地，當(dāng)控制器啟動后，電流源Iss給外接電容Css充電，使SS端電壓Vss緩慢上升；在SS端電壓Vss緩慢上升到三極管Q2的導(dǎo)通電壓Vbe2時，三極管Q2開啟，運算放大器AMP2的輸出端電壓跟隨其正輸入端電壓，即FB端電壓VFB跟隨SS端電壓Vss，此處運算放大器AMP2作為電壓跟隨器使用，在軟啟動結(jié)束之前，或是欠壓保護信號、初始化信號來到之后，GATE端不會有輸出，具體工作過程如下，當(dāng)Vss上升到大于Vbe2的時候，三極管Q2開啟，當(dāng)FB端電壓VFB大于Vbe1時，開啟三極管Q1，則比較器COMP的正輸入端電壓Vp開始上升；而比較器COMP的負(fù)輸入端連接電流源Icom在電阻R4上的壓降Vcs，其值為：VCS≈Icom·R4(1)由于VFB電壓經(jīng)過電阻分壓網(wǎng)絡(luò)產(chǎn)生的電壓，其值為：這里Vbe1是NPN型三極管Q1的基極-發(fā)射極壓降，常溫下的值在0.7V左右。在VP電壓剛剛建立時，比較器COMP的正輸入端電壓<負(fù)輸入端電壓，即VP<VCS，該比較器COMP輸出低電平信號，關(guān)斷GATE端。當(dāng)比較器COMP的正輸入端電壓>負(fù)輸入端電壓，即VP>VCS，該比較器COMP輸出高電平信號，開放GATE端，允許GATE端輸出脈沖信號。根據(jù)圖4所示，利用電容充放電公式ISS·TSS＝CSS·VFB(3)可以算出軟啟時間為：由于該延時電路利用SS端的軟啟動電壓Vss來建立采樣電壓Vp，即軟啟動電壓Vss升到三極管Q2的開啟電壓Vbe2，(Vbe2是NPN型三極管Q2的基極-發(fā)射極壓降，常溫下的值 在0.7V左右，此時運放AMP2的正輸入端電壓為0.7V左右)，F(xiàn)B端電壓VFB跟隨運放AMP2的正輸入端電壓，即FB端電壓VFB從0.7V開始上升，直至上升到設(shè)定值時，從而利用FB端電壓VFB、采樣電壓Vp與軟啟動電壓Vss的同步關(guān)系，保證了設(shè)置延時時間在微秒級，從而保障了電路系統(tǒng)的快速響應(yīng)速度。又由于在軟啟動電壓Vss從0V開始上升，直至上升到設(shè)定值時，例如在芯片啟動或者模塊復(fù)位時，脈沖輸出控制模塊102響應(yīng)輸入欠壓保護信號，不允許GATE端輸出脈沖信號，避免了當(dāng)初始化信號對輸入欠壓保護信號的屏蔽造成控制IC的GATE端誤輸出，即消除了電路未進入穩(wěn)定狀態(tài)時的GATE端失控環(huán)節(jié)，從而避免電源的輸出電壓瞬間有上升，進而避免了因此而引發(fā)的后級電路誤觸發(fā)的現(xiàn)象。另一方面，F(xiàn)B端電壓VFB直接從0.7V開始上升，加快了啟機時間。且由于該延時電路不是獨立于啟動電路而產(chǎn)生的絕對延時，而是跟隨軟啟動而產(chǎn)生的相對延時，在消除了電路未穩(wěn)定狀態(tài)時的GATE端失控環(huán)節(jié)外，還更好地保障了輸入欠壓保護與軟啟動的同步控制。另由于該延時電路不包含電容器件，更易于電路集成的實現(xiàn)，及集成電路的小型化設(shè)計。實施例二如圖5所示，與實施例一相比，本實施例輸入欠壓保護電路的延時電路的區(qū)別在于：采樣電壓建立模塊201中，去掉了三極管Q2，即采樣電壓建立模塊，包括：電流源Iss、電源端VCCA、三極管Q1、運算放大器AMP2、電阻R1、R2和R3，電流源Iss的輸出端分別與SS端及運算放大器AMP2的正輸入端連接，該運算放大器AMP2的負(fù)輸入端分別與運算放大器AMP2的輸出端及FB端連接，運算放大器AMP2的輸出端還與三極管Q1的基極連接，三極管Q1的集電極與基極短接，三極管Q1的集電極還通過電阻R1連接電源端VCCA；三極管Q1的發(fā)射極通過串聯(lián)的電阻R2和電阻R3接地。由于運算放大器AMP2的正輸入端直接連接SS端和電流源Iss的輸出端，這樣FB端電壓VFB直接跟隨SS端電壓Vss的變化，當(dāng)FB端電壓VFB從0到0.7V變化時，三極管Q1沒有開啟，比較器COMP的正輸入端電壓還沒有建立，而比較器COMP負(fù)輸入端接的是電流源Icom在電阻R4上產(chǎn)生的壓降Vcs，其值如公式(1)所示，所以比較器COMP的輸出為低電平，關(guān)斷GATE；當(dāng)FB端電壓VFB>Vbe1時，比較器COMP的正輸入端電壓才緩慢建立，但仍小于其負(fù)輸入端電壓Vcs，只有當(dāng)(VFB-Vbe1)在分壓電阻R3上產(chǎn)生的壓降Vp(即)超過Vcs電壓時(考慮比較器的失 調(diào)電壓)，比較器COMP才會翻轉(zhuǎn)，才會開放GATE端。本實施例的優(yōu)點是，F(xiàn)B端電壓VFB直接跟隨軟啟動電壓Vss，其值變化范圍大，也即延時時間更長，更加充分的保證了在初始化信號未結(jié)束，輸入欠壓保護信號到來的這段時間里，GATE端不會有脈沖輸出，輸出電壓就不會上升，進而不會誤觸發(fā)其后級電路，保證了整個電路模塊的安全可靠工作。本發(fā)明的實施方式不限于此，按照本發(fā)明的上述內(nèi)容，利用本領(lǐng)域的普通技術(shù)知識和慣用手段，在不脫離本發(fā)明上述基本技術(shù)思想前提下，本發(fā)明還可以做出其它多種形式的修改、替換或變更，均落在本發(fā)明權(quán)利保護范圍之內(nèi)。