無損耗單片集成電源選擇電路的制作方法
【專利摘要】本發(fā)明公開一種無損耗單片集成電源選擇電路，包括集成于單片的各功率管，各功率管的輸入端分別與各供電電源連接，輸出端同時與后續(xù)負載電路連接，控制端分別與電源選擇控制邏輯電路連接，電源選擇控制邏輯電路控制各路功率管中的一路功率管導通，其余功率管截止，由此選擇與導通功率管輸入端相連接的供電電源供電。本發(fā)明提高了芯片集成度，降低了生產(chǎn)成本，同時可以保證被選電源無損耗的傳輸至后續(xù)負載電路，降低了芯片功率損耗。當選擇由片外電源供電時，能保證同時連接于芯片的電池被斷開，避免電池的額外消耗。
【專利說明】無損耗單片集成電源選擇電路
【技術領域】
[0001]本發(fā)明涉及集成電路的供電電源，尤其涉及對集成電路的非單一供電電源具備選擇功能的電源選擇電路，而且所述電源選擇電路與所述集成電路集成于同一芯片中。
【背景技術】
[0002]集成電路芯片采用非單一電源供電時，一般可以用電池供電或片外電源供電，兩者用電源選擇電路進行選取。現(xiàn)有技術中采用外接二極管構成電源選擇電路，其缺點是電源選擇電路置于集成電路芯片外面，導致集成電路芯片集成度不高，而且當電池和片外電源同時接入集成電路芯片并由片外電源供電時，并不能保證優(yōu)先選擇片外電源而是繼續(xù)選擇電池供電，致使電池消耗快。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的主要目的是解決現(xiàn)有電源選擇電路置于集成電路芯片外面致使芯片集成度不高、當由片外電源供電時不能保證電池同時被斷開致使電池消耗快，以及電源選擇電路存在自身功率損耗的技術問題，提供一種能與集成電路同時集成于單個芯片的無損耗單片集成電源選擇電路，集成電路芯片用該電源選擇電路優(yōu)先選擇片外電源供電，從而保證電池壽命，同時電源選擇電路自身不存在功率損耗。
[0004]本發(fā)明的技術方案如下:
[0005]一種無損耗單片集成電源選擇電路，包括集成于單片的多路功率管，所述各路功率管的輸入端分別與各供電電源連接，各路功率管的輸出端同時與后續(xù)負載電路連接，各路功率管的控制端分別與電源選擇邏輯控制電路連接，所述電源選擇邏輯控制電路控制各路功率管中的一路功率管導通，與此同時控制其余各路功率管截止，由此選擇與所述導通功率管支路輸入端相連接的供電電源供電。
[0006]其進一步的技術方案為:
[0007]包括兩路功率管，每路功率管為兩個串聯(lián)的PMOS功率管，兩路PMOS功率管的輸入端端分別與電池及片外電源連接，兩路PMOS功率管的輸出端端同時與后續(xù)負載電路連接；兩路PMOS功率管的柵端分別與電源選擇邏輯控制電路連接，控制兩路PMOS功率管中的一路導通，與此同時控制另一路PMOS功率管截止，由此選擇與導通PMOS功率管輸入端相連接的供電電源供電。
[0008]所述兩路PMOS功率管的襯底連接方式為:與片外電源連接的功率管支路的兩個PMOS功率管中，和片外電源直接相連的PMOS功率管的襯底連接至片外電源，和電源選擇電路輸出相連的PMOS功率管的襯底連接至電源選擇電路的輸出；與電池連接的功率管支路的兩個PMOS功率管中，和電池直接相連的PMOS功率管的襯底連接至電池，和電源選擇電路輸出相連的PMOS功率管的襯底連接至電源選擇電路的輸出。
[0009]所述電源選擇邏輯控制電路是由與非門以及非門組成的數(shù)字邏輯選擇控制電路，所述與非門以及非門組成的數(shù)字邏輯選擇電路的輸入端以及電源由包括片外電源以及電池電源在內(nèi)的兩路備選輸入電源提供，所述電源選擇邏輯控制電路優(yōu)先選擇片外輸入電源，當片外輸入電源不存在時才選擇電池輸入電源。
[0010]以及，其進一步的技術方案為:
[0011]包括集成于單芯片的兩路功率管，每路功率管由兩個串聯(lián)的PMOS功率管組成；片外電源功率管支路由第一功率管以及第二功率管組成，電池電源功率管支路由第三功率管以及第四功率管組成；第一功率管的源極和片外電源相連，漏極和第二功率管的源極相連，第二功率管的漏極連接至電源選擇電路的輸出VDDOUT ;第一功率管的襯底連接至片外電源，第二功率管的襯底連接至電源選擇電路的輸出VDDOUT ；
[0012]第四功率管的源極和電池相連，漏極和第三功率管的源極相連，第三功率管的漏極連接至電源選擇電路的輸出VDDOUT ;第四功率管的襯底連接至電池，第三功率管的襯底連接至電源選擇電路的輸出VDDOUT ；
[0013]電源選擇控制邏輯電路由第一與非門、第二與非門、第三與非門、第一非門、第二非門以及第四與非門組成；第一與非門的電源連接至片外電源，兩個輸入中的一個連接至片外電源，另一個輸入連接第二非門的輸出，第一與非門的輸出連接至第一功率管的柵極；第二與非門的電源連接至電源選擇電路的輸出VDD0UT，兩個輸入中的一個連接至片外電源，另外一個輸入連接至第二非門的輸出，第二與非門的輸出連接至第二功率管的柵極；第三與非門的電源連接至電源選擇電路的輸出VDD0UT，兩個輸入中的一個連接至電池，另外一個輸入連接至第四與非門的輸出，第三與非門的輸出連接至第三功率管的柵極；第一非門的電源連接至電池，輸入連接至第四與非門的輸出，第一非門的輸出連接至第四功率管的柵極；第二非門的電源連接至片外電源，輸入連接至第四與非門的輸出，輸入連接至第一與非門和第二與非門的輸入；第四與非門的電源連接至電池，兩個輸入分別連接至片外電源和電池，輸出連接至第二非門、第三與非門以及第一非門的輸入。
[0014]本發(fā)明的有益技術效果是:
[0015]本發(fā)明采用兩路與集成電路同時集成于單個芯片內(nèi)的PMOS功率管及其電源選擇邏輯控制電路，控制兩路PMOS功率管的導通或截止，實現(xiàn)對與兩路功率管相連接的供電電源的選擇，由此提高了芯片集成度，減少了芯片外圍連接器件的個數(shù)，降低了生產(chǎn)成本，更適合于工業(yè)化生產(chǎn)。同時可以保證被選電源無損耗的傳輸至后續(xù)負載電路，降低了芯片功率損耗。當選擇由片外電源供電時，能保證同時連接于芯片的電池被斷開，避免電池的額外消耗。
【專利附圖】

【附圖說明】
[0016]圖1是本發(fā)明的典型應用框圖。
[0017]圖2是本發(fā)明實施例的電路連接圖。
【具體實施方式】
[0018]下面結(jié)合附圖對本發(fā)明的【具體實施方式】做進一步說明。
[0019]一、電路連接說明:
[0020]圖1為本發(fā)明的典型應用框圖，圖2為本發(fā)明實施例的電路連接圖。見圖2，本發(fā)明包括集成于單芯片的兩路功率管，每路功率管由兩個串聯(lián)的PMOS管組成。片外電源功率管支路由功率管7 (MO)以及功率管8 (Ml)組成，電池電源功率管支路由功率管9 (M2)以及功率管10 (M3)組成。其中功率管7 (MO)的源極和片外電源相連，漏極和功率管8 (MD的源極相連，功率管8 (Ml)的漏極連接至電源選擇電路的輸出VDDOUT。同時功率管7 (MO)的襯底連接至片外電源，功率管8 (MD的襯底連接至電源選擇電路的輸出VDDOUT。
[0021]與之類似的電池電源支路功率管中，功率管10 (M3)的源極和電池相連，漏極和功率管9 (M2)的源極相連，功率管9 (M2)的漏極連接至電源選擇電路的輸出VDDOUT。功率管10 (M3)的襯底連接至電池，功率管9 (M2)的襯底連接至電源選擇電路的輸出VDDOUT。
[0022]電源選擇控制邏輯電路由與非門I (NAND0)、與非門2(NAND1)、與非門3(NAND2)、非門4 (INV1)、非門5 (INVO)以及與非門6 (NAND3)組成。其中與非門I (NANDO)的電源(圖2中虛線，下同)連接至片外電源，兩個輸入中的一個連接至片外電源，另一個輸入連接非門5 (INVO)的輸出，與非門I (NANDO)的輸出連接至功率管7 (MO)的柵極用來控制功率管7 (MO)的開關。與非門2 (NANDl)的電源連接至電源選擇電路的輸出VDD0UT，兩個輸入中的一個連接至片外電源，另外一個輸入連接至非門5 (INVO)的輸出，與非門2 (NANDl)的輸出連接至功率管8 (Ml)的柵極，用來控制功率管8 (Ml)的開關。與非門3 (NAND2)的電源連接至電源選擇電路的輸出VDD0UT，兩個輸入中的一個連接至電池，另外一個輸入連接至與非門6 (NAND3)的輸出，與非門3 (NAND2)的輸出連接至功率管9 (M2)的柵極，用來控制功率管9 (M2)的開關。非門4 (INVl)的電源連接至電池，輸入連接至與非門6 (NAND3)的輸出，非門4 (INVl)的輸出連接至功率管10 (M3)的柵極，用來控制功率管10 (M3)的開關。非門5 (INVO)的電源連接至片外電源，輸入連接至與非門6 (NAND3)的輸出，輸入連接至與非門I (NANDO)和與非門2 (NANDl)的輸入。與非門6 (NAND3)的電源連接至電池，兩個輸入分別連接至片外電源和電池，輸出連接至非門5 (INV0)、與非門3 (NAND2)以及非門4 (INVl)的輸入。
[0023]本發(fā)明實施例中的版圖設計及制作工藝按現(xiàn)有常規(guī)技術。
[0024]二、電路工作原理說明:
[0025]當芯片不存在電池供電以及片外電源時，芯片處于無電狀態(tài)，本發(fā)明的無損耗電源選擇電路不工作。
[0026]當芯片存在電池供電同時不存在片外電源供電時，與非門6 (NAND3)的電源為高，兩個輸入中電池輸入為高，片外電源輸入為低，因此與非門6 (NAND3)的輸出為高。非門4(INVl)的電源為高，輸入為高，因此非門4 (INVl)的輸出為低，開啟功率管10 (M3)，如果此時電源選擇電路的輸出因慣性為低，則與非門3 (NAND2)由于電源為低，因此輸出也為低，從而開啟功率管9 (M2)。由于功率管9 (M2)和功率管10 (M3)都為普通PMOS管，在開啟狀態(tài)下其漏源壓降可以忽略，因此此時本發(fā)明的無損耗電源選擇電路的輸出VDDOUT等于電池電位。同時此時與非門3 (NAND2)的電源為高，兩個輸入都為高，因此其輸出為低，保證了功率管9 (M2)的持續(xù)導通。同時非門5 (INVO)由于電源為低，因此輸出也為低，而與非門2 (NANDl)的電源為高，兩個輸入都為低，因此輸出為高，控制功率管8 (Ml)關閉，從而防止出現(xiàn)電池到VDDOUT再到片外電源的漏電通路。雖然此時與非門I (NANDO)由于電源為低從而輸出為低而開啟了功率管7 (MO)，也不存在電池到片外電源的漏電通路。
[0027]當芯片存在片外電源供電同時不存在電池供電的情況下，與非門6 (NAND3)由于電源為低，因此輸出為低，從而非門5 (INVO)的輸入為低，非門5 (INVO)的輸出為高，則與非門I (NANDO)由于電源為高，兩個輸入都為高，因此與非門I (NANDO)的輸出為低，從而控制功率管7 (MO)開啟。如果此時電源選擇電路的輸出VDDOUT為低，則與非門2 (NANDl)的電源為低，與非門2 (NANDl)的輸出也為低，從而開啟功率管8 (Ml)。由于功率管7 (MO)和功率管8 (Ml)都為普通PMOS功率管，因此他們在開啟狀態(tài)下漏源壓降可以忽略，此時本發(fā)明的無損耗電源選擇電路的輸出VDDOUT電位等于片外電源電位。此時與非門2(NAND1)的電源為高，兩個輸入都為高，因此輸出為低，從而保證了功率管8 (Ml)的持續(xù)開啟。此時與非門6 (NAND3)由于電源為低，因此輸出為低。非門4 (INVl)由于電源以及輸入為低，輸出也為低。與非門3 (NAND2)由于兩個輸入都為低，電源為高，因此輸出為高，從而關斷功率管9 (M2)，也就不存在片外電源至電池的漏電通路。
[0028]當片外電源和電池供電全部存在時，與非門6 (NAND3)的電源和輸入都為高，因此輸出為低，非門4 (INVl)的輸入為低，電源為高，因此輸出為高，控制功率管10 (M3)關閉。非門5 (INVO)的電源為高，輸入為低，因此輸出為高，與非門I (NANDO)和與非門2 (NANDl)的電源以及輸入都為高，因此輸出都為低，從而控制功率管7 (MO)和功率管8 (Ml)開啟，本發(fā)明的無損耗電源選擇電路的輸出VDDOUT電位等于片外電源電位。與非門3 (NAND2)的電源為高，兩個輸入中一個為高，一個為低，因此輸出為高，控制功率管9 (M2)關閉。一方面徹底關閉電池通道，一方面也防止了片外電源至電池的漏電通道。
[0029]以上所述的僅是本發(fā)明的優(yōu)選實施方式，本發(fā)明不限于以上實施例。可以理解，本領域技術人員在不脫離本發(fā)明的精神和構思的前提下直接導出或聯(lián)想到的其他改進和變化，均應認為包含在本發(fā)明的保護范圍之內(nèi)。
【權利要求】
1.一種無損耗單片集成電源選擇電路，其特征在于:包括集成于單片的多路功率管，所述各路功率管的輸入端分別與各供電電源連接，各路功率管的輸出端同時與后續(xù)負載電路連接，各路功率管的控制端分別與電源選擇邏輯控制電路連接，所述電源選擇邏輯控制電路控制各路功率管中的一路功率管導通，與此同時控制其余各路功率管截止，由此選擇與所述導通功率管支路輸入端相連接的供電電源供電。
2.根據(jù)權利要求1所述無損耗單片集成電源選擇電路，其特征在于:包括兩路功率管，每路功率管為兩個串聯(lián)的PMOS功率管，兩路PMOS功率管的輸入端端分別與電池及片外電源連接，兩路PMOS功率管的輸出端端同時與后續(xù)負載電路連接；兩路PMOS功率管的柵端分別與電源選擇邏輯控制電路連接，控制兩路PMOS功率管中的一路導通，與此同時控制另一路PMOS功率管截止，由此選擇與導通PMOS功率管輸入端相連接的供電電源供電。
3.根據(jù)權利要求2所述無損耗單片集成電源選擇電路，其特征在于:所述兩路PMOS功率管的襯底連接方式為:與片外電源連接的功率管支路的兩個PMOS功率管中，和片外電源直接相連的PMOS功率管的襯底連接至片外電源，和電源選擇電路輸出相連的PMOS功率管的襯底連接至電源選擇電路的輸出；與電池連接的功率管支路的兩個PMOS功率管中，和電池直接相連的PMOS功率管的襯底連接至電池，和電源選擇電路輸出相連的PMOS功率管的襯底連接至電源選擇電路的輸出。
4.根據(jù)權利要求1所述無損耗單片集成電源選擇電路，其特征在于:所述電源選擇邏輯控制電路是由與非門以及非門組成的數(shù)字邏輯選擇控制電路，所述與非門以及非門組成的數(shù)字邏輯選擇電路的輸入端以及電源由包括片外電源以及電池電源在內(nèi)的兩路備選輸入電源提供，所述電源選擇邏輯控制電路優(yōu)先選擇片外輸入電源，當片外輸入電源不存在時才選擇電池輸入電源。
5.根據(jù)權利要求1至4中任意一項所述無損耗單片集成電源選擇電路，其特征在于，具體電路結(jié)構為: 包括集成于單芯片的兩路`功率管，每路功率管由兩個串聯(lián)的PMOS功率管組成；片外電源功率管支路由第一功率管(MO)以及第二功率管(Ml)組成，電池電源功率管支路由第三功率管(M2)以及第四功率管(M3)組成；第一功率管(MO)的源極和片外電源相連，漏極和第二功率管(Ml)的源極相連，第二功率管(Ml)的漏極連接至電源選擇電路的輸出VDDOUT ;第一功率管(MO)的襯底連接至片外電源，第二功率管(Ml)的襯底連接至電源選擇電路的輸出 VDDOUT ； 第四功率管(M3)的源極和電池相連，漏極和第三功率管(M2)的源極相連，第三功率管(M2)的漏極連接至電源選擇電路的輸出VDDOUT ;第四功率管(M3)的襯底連接至電池，第三功率管(M2)的襯底連接至電源選擇電路的輸出VDDOUT ； 電源選擇控制邏輯電路由第一與非門(NAND0)、第二與非門(NAND1)、第三與非門(NAND2)、第一非門(INV1)、第二非門(INVO)以及第四與非門(NAND3)組成；第一與非門(NANDO)的電源連接至片外電源，兩個輸入中的一個連接至片外電源，另一個輸入連接第二非門(INVO)的輸出，第一與非門(NANDO)的輸出連接至第一功率管(MO)的柵極；第二與非門(NANDl)的電源連接至電源選擇電路的輸出VDD0UT，兩個輸入中的一個連接至片外電源，另外一個輸入連接至第二非門(INVO)的輸出，第二與非門(NANDl)的輸出連接至第二功率管(Ml)的柵極；第三與非門(NAND2)的電源連接至電源選擇電路的輸出VDD0UT，兩個輸入中的一個連接至電池，另外一個輸入連接至第四與非門(NAND3)的輸出，第三與非門(NAND2)的輸出連接至第三功率管(M2)的柵極；第一非門(INVl)的電源連接至電池，輸入連接至第四與非門(NAND3)的輸出，第一非門(INVl)的輸出連接至第四功率管(M3)的柵極；第二非門(INVO)的電源連接至片外電源，輸入連接至第四與非門(NAND3)的輸出，輸入連接至第一與非門(NANDO)和第二與非門(NANDl)的輸入；第四與非門(NAND3)的電源連接至電池，兩個輸入分別連接至片外電源和電池，輸出連接至第二非門(INV0)、第三與非門(NAND2)以及第一非門(INVl)的輸`入。
【文檔編號】H02J9/06GK103683481SQ201310736888
【公開日】2014年3月26日 申請日期:2013年12月27日 優(yōu)先權日:2013年12月27日
【發(fā)明者】賈金輝, 楊林, 盧國云, 奚谷楓 申請人:無錫致新電子科技有限公司