本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種靜電保護(hù)觸發(fā)電路。

背景技術(shù)：
靜電是一種客觀的自然現(xiàn)象，產(chǎn)生的方式多種，如接觸、摩擦、電器間感應(yīng)等。靜電的特點(diǎn)是長(zhǎng)時(shí)間積聚、高電壓、低電量、小電流和作用時(shí)間短的特點(diǎn)。靜電在多個(gè)領(lǐng)域造成嚴(yán)重危害。摩擦起電和人體靜電是電子工業(yè)中的兩大危害，常常造成電子電器產(chǎn)品運(yùn)行不穩(wěn)定，甚至損壞。ESD(Electro-Staticdischarge)的意思是“靜電釋放”。ESD是20世紀(jì)中期以來(lái)形成的以研究靜電的產(chǎn)生、危害及靜電防護(hù)等的學(xué)科，國(guó)際上習(xí)慣將用于靜電防護(hù)的器材統(tǒng)稱為ESD。傳統(tǒng)靜電保護(hù)觸發(fā)電路結(jié)構(gòu)(如圖1所示)，使用R和C匹配的觸發(fā)電路，在靜電保護(hù)時(shí)，其電容處于充電狀態(tài)而產(chǎn)生電流，流經(jīng)下方電阻抬高觸發(fā)輸出端的電壓，形成觸發(fā)源。此結(jié)構(gòu)雖然簡(jiǎn)單，但是電容和電阻的匹配固定，在不同頻率的靜電進(jìn)入時(shí)，無(wú)法提供穩(wěn)定的觸發(fā)源給保護(hù)器件，易導(dǎo)致保護(hù)器件的泄放電流能力不穩(wěn)定，造成器件損毀。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種利用已有CMOS器件實(shí)現(xiàn)具有低觸發(fā)電壓，高電流泄放能力的靜電保護(hù)觸發(fā)電路，能為靜電保護(hù)器件提供穩(wěn)定、快速的觸發(fā)源。為解決上述技術(shù)問(wèn)題本發(fā)明的靜電保護(hù)觸發(fā)電路，包括：第一開關(guān)電路、第二開關(guān)電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進(jìn)入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關(guān)電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關(guān)電路的輸入端、第一NMOS管的源極和第二開關(guān)電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關(guān)電路的輸入端相連，作為本電路的觸發(fā)輸出端接N型ESD保護(hù)器件的柵極/襯底端。其中，第一開關(guān)電路、第二開關(guān)電路分別是由至少2個(gè)串聯(lián)的二極管構(gòu)成的二極管串，各二極管串中第一二極管的陰極分別作為第一開關(guān)電路、第二開關(guān)電路的輸出端，各二極管串中最末一個(gè)二極管的陽(yáng)極分別作為第一開關(guān)電路、第二開關(guān)電路的輸入端，各二極管串中第N個(gè)二級(jí)管陰極接第N-1個(gè)二極管的陽(yáng)極，第N個(gè)二級(jí)管陽(yáng)極接第N+1個(gè)二極管的陰極，N≥2。其中，第一開關(guān)電路、第二開關(guān)電路是由至少2個(gè)源柵極短接的PMOS管串聯(lián)構(gòu)成的PMOS管串，各PMOS管串中第一個(gè)PMOS管源柵極短接端作為第一開關(guān)電路、第二開關(guān)電路的輸出端，各PMOS管串中最末一個(gè)PMOS管的漏極作為第一開關(guān)電路、第二開關(guān)電路的輸入端，各PMOS管串中第N個(gè)PMOS管源的柵極短接端接第N-1個(gè)PMOS管的漏極，第N個(gè)PMOS管的漏極接第N+1個(gè)PMOS管的源柵極短接端，N≥2。本發(fā)明的靜電保護(hù)觸發(fā)電路具有低觸發(fā)電壓，高電流泄放能力，能為 靜電保護(hù)器件提供穩(wěn)定、快速的觸發(fā)源。附圖說(shuō)明下面結(jié)合附圖與具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明：圖1是一種傳統(tǒng)靜電保護(hù)觸發(fā)電路的示意圖。圖2是本發(fā)明靜電保護(hù)觸發(fā)電路的示意圖。圖3是本發(fā)明靜電保護(hù)觸發(fā)電路第一實(shí)施例的示意圖。圖4是本發(fā)明靜電保護(hù)觸發(fā)電路第二實(shí)施例的示意圖。具體實(shí)施方式如圖2所示，本發(fā)明的靜電保護(hù)觸發(fā)電路包括：第一開關(guān)電路、第二開關(guān)電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進(jìn)入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關(guān)電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關(guān)電路的輸入端、第一NMOS管的源極和第二開關(guān)電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關(guān)電路的輸入端相連，作為本電路的觸發(fā)輸出端接N型ESD保護(hù)器件的柵極/襯底端。如圖3所示，本發(fā)明第一實(shí)施例包括：第一開關(guān)電路、第二開關(guān)電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進(jìn)入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關(guān)電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關(guān)電路的輸入端、第一NMOS管的源極和第二開關(guān)電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關(guān)電路的輸入端相連，作為本電路的觸發(fā)輸出端接N型ESD保護(hù)器件的柵極/襯底端。第一開關(guān)電路、第二開關(guān)電路分別是由2個(gè)陰陽(yáng)極串聯(lián)的PN二極管構(gòu)成的二極管串；第一開關(guān)電路(二極管串)中第一個(gè)二極管的陰極作為第一開關(guān)電路的輸出端，其陽(yáng)極接本二極管串中第二個(gè)二極管的陰極，該二極管串中第二個(gè)二極管的陽(yáng)極作為第一個(gè)開關(guān)電路的輸入端；第二開關(guān)電路(二極管串)中第一個(gè)二極管的陰極作為第二開關(guān)電路的輸出端，其陽(yáng)極接本二極管串中第二個(gè)二極管的陰極，該二極管串中第二個(gè)二極管的陽(yáng)極作為第二個(gè)開關(guān)電路的輸入端。由多個(gè)二極管組成二極管串時(shí)，其連接方式與第一實(shí)施例相同，各二極管串中第一二極管的陰極作為開關(guān)電路的輸出端，各二極管串中最末一個(gè)二極管的陽(yáng)極作為關(guān)電路的輸入端，第N個(gè)二級(jí)管陰極接第N-1個(gè)二極管的陽(yáng)極，第N個(gè)二級(jí)管陽(yáng)極接第N+1個(gè)二極管的陰極，N≥2。其中，第一PMOS管和第一開關(guān)電路構(gòu)成本靜電保護(hù)觸發(fā)電路的第一級(jí)電路。第二PMOS管和第一NMOS管構(gòu)成本靜電保護(hù)觸發(fā)電路的第二級(jí)電路。第二開關(guān)電路構(gòu)成本靜電保護(hù)觸發(fā)電路的第三級(jí)電路。正常工作時(shí)，第一PMOS管處于開啟狀態(tài)，而第一二極管串(第一開關(guān)電路)的耐壓超過(guò)工作電壓，因此處于PN結(jié)反偏的關(guān)斷狀態(tài)，因此第一級(jí) 電路輸出高電位到第二級(jí)電路，導(dǎo)致第二PMOS管處于關(guān)斷狀態(tài)，第一NMOS管處于開啟導(dǎo)通狀態(tài)，因此輸出低電位到第三級(jí)電路，但第三級(jí)電路的第二二極管串(第二開關(guān)電路)PN結(jié)正偏需要達(dá)到nX0.7V，而此時(shí)的低電位無(wú)法開啟第二二極管串(第二開關(guān)電路)，最終本發(fā)明觸發(fā)輸出端輸出低電位到靜電保護(hù)器件的柵極或者襯底，能確保靜電保護(hù)器件在電路正常工作時(shí)處于關(guān)斷狀態(tài)。當(dāng)有靜電來(lái)臨時(shí)，第一PMOS管仍處于開啟狀態(tài)，而第一二級(jí)管串(第一開關(guān)電路)在靜電來(lái)臨時(shí)，陰極電壓會(huì)超過(guò)反偏耐壓而發(fā)生擊穿，由于二極管串擊穿后電阻很低，導(dǎo)致輸出到第二級(jí)電路N/PMOS管柵極的電壓為低，顯而易見第二級(jí)電路輸出到第三級(jí)電路的電壓為高，作為第三級(jí)電路的第二二極管串(第二開關(guān)電路)此時(shí)會(huì)起到限壓作用，保證本發(fā)明觸發(fā)輸出端的電壓不會(huì)高于第二二極管串(第二開關(guān)電路)的正向?qū)妷?，能提供了一個(gè)穩(wěn)定的觸發(fā)源。如圖4所示，本發(fā)明第二實(shí)施例包括：第一開關(guān)電路、第二開關(guān)電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進(jìn)入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關(guān)電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關(guān)電路的輸入端、第一NMOS管的源極和第二開關(guān)電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關(guān)電路的輸入端相連，作為本電路的觸發(fā)輸出端接N型ESD保護(hù)器件的襯底端；本實(shí)施例中，第一開關(guān)電路、第二開關(guān)電路分別是由2個(gè)源柵極短接 的PMOS管串聯(lián)構(gòu)成的PMOS管串；第一開關(guān)電路(PMOS管串)中第一個(gè)PMOS管源柵極短接端作為第一開關(guān)電路的輸出端，其漏極接本PMOS管串第二PMOS管源柵短接端，本PMOS管串第二PMOS管漏極作為第一開關(guān)電路的輸入端；第二開關(guān)電路(PMOS管串)中第一個(gè)PMOS管源柵極短接端作為第二開關(guān)電路的輸出端，其漏極接本PMOS管串第二PMOS管源柵短接端，本PMOS管串第二PMOS管漏極作為第二開關(guān)電路的輸入端。由多個(gè)PMOS管組成PMOS串時(shí)，其連接方式與第二實(shí)施例相同，各PMOS管串中第一個(gè)PMOS管源柵極短接端作為開關(guān)電路的輸出端，各PMOS管串中最末一個(gè)PMOS管的漏極作為開關(guān)電路的輸入端，各PMOS管串中第N個(gè)PMOS管源的柵極短接端接第N-1個(gè)PMOS管的漏極，第N個(gè)PMOS管的漏極接第N+1個(gè)PMOS管的源柵極短接端，N≥2。以上通過(guò)具體實(shí)施方式和實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。