專利名稱：變頻器中fpga實現(xiàn)平滑窄脈沖的補償方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種窄脈沖補償方法，具體說是一種變頻器中FPGA實現(xiàn)平滑窄脈沖 的補償方法。
背景技術(shù)：
本發(fā)明涉及一種在中壓、大功率的變頻器傳動系統(tǒng)中，因電力電子開關(guān)器件驅(qū)動 波形存在窄脈沖，尤其在低頻時，即開通驅(qū)動信號還未使器件完全導(dǎo)通時，關(guān)斷驅(qū)動信號又 使其斷開，這樣開關(guān)功率器件就工作在放大區(qū)，未進入飽和工作區(qū)，造成開關(guān)損耗增加，導(dǎo) 致器件發(fā)熱，而又不能輸出有效電平，影響器件壽命的同時，引進干擾，造成對反向二極管 的較大沖擊，導(dǎo)致輸出線電壓的總諧波失真(THD)增加，增加線電壓負序分量，導(dǎo)致電動機 的運行性能變差。為了避免以上問題的發(fā)生，目前常用的解決措施，是直接刪除窄脈沖。直接刪除窄 脈沖后如不進行補償，在低頻時會導(dǎo)致輸出波形嚴重畸變，輸出起動轉(zhuǎn)矩降低，電壓諧波增 加，三相電壓不平衡，出現(xiàn)偶次諧波等問題，這些問題將嚴重影響了系統(tǒng)的運行性能，降低 系統(tǒng)的效率。

發(fā)明內(nèi)容
發(fā)明目的本發(fā)明要解決的技術(shù)問題是，提供一種確保每個驅(qū)動波形都能使絕緣 柵雙極型晶體管(IGBT)輸出有效波形，并且使實際輸出波形與參考值保持一致，保證電機 轉(zhuǎn)矩的平滑。一種變頻器中FPGA實現(xiàn)平滑窄脈沖的補償方法，它包括如下步驟(1)在FPGA內(nèi)部，判斷輸入調(diào)制波的值是否是窄脈沖如果輸入調(diào)制波不是窄脈 沖，則轉(zhuǎn)入步驟105，F(xiàn)PGA輸出PWM波形；如果輸入調(diào)制波是窄脈沖，則轉(zhuǎn)入步驟102，F(xiàn)PGA 把該輸入調(diào)制波的值保存到窄脈沖寄存器中，當前不產(chǎn)生PWM波形；(2)再次輸入調(diào)制波，轉(zhuǎn)入到步驟101，重新判斷該輸入調(diào)制波的值是否是窄脈 沖如果不是，轉(zhuǎn)入步驟105，F(xiàn)PGA輸出PWM波形；且輸出調(diào)制波的值為輸入調(diào)制波的值與 窄脈沖寄存器內(nèi)的值之和，窄脈沖寄存器清零；如果輸入調(diào)制波為窄脈沖，則轉(zhuǎn)入步驟102，輸入調(diào)制波累加到窄脈沖寄存器中； 然后轉(zhuǎn)入步驟103，判斷窄脈沖寄存器中的累加值之和是否大于等于窄脈沖上限值如果 累加值之和大于等于窄脈沖上限值，則轉(zhuǎn)入步驟104，即FPGA輸出寬度為窄脈沖上限值的 PWM波形；窄脈沖寄存器內(nèi)的剩余值為窄脈沖寄存器累加值之和減去窄脈沖上限值；如果FPGA當前輸入調(diào)制波為窄脈沖，且與窄脈沖寄存器的累加值之和小于窄脈 沖上限值時，則把當前輸入調(diào)制波值累加到窄脈沖寄存器中，此時輸出調(diào)制波為零，F(xiàn)PGA不 輸出PWM波。其中，步驟(1)中，如果輸入調(diào)制波大于或等于窄脈沖上限值，則不是窄脈沖；如 果輸入調(diào)制波小于窄脈沖上限值，則為窄脈沖。
其中，所述的窄脈沖上限值為;3us。在FPGA(現(xiàn)場可編程邏輯門陣列)中，由調(diào)制波和載波比較產(chǎn)生一系列PWM脈沖 波(脈沖寬度調(diào)制波)，F(xiàn)PGA對輸出的PWM脈沖波進行判斷，對相應(yīng)的窄脈沖進行恰當?shù)奶?理。當FPGA判斷出不是窄脈沖時，則直接輸出當前的波形，當FPGA判斷出是窄脈沖時，則 暫不輸出當前的值，保存當前窄脈沖的值，當FPGA保存的窄脈沖寄存器的值與當前輸入調(diào) 制波的和，到能使功率器件有效導(dǎo)通時，F(xiàn)PGA輸出此值，產(chǎn)生相應(yīng)的PWM波形。但是為了輸 出較平滑的SPWM波形，輸出PWM寬度要做適當?shù)奶幚恚诒ＷC使功率器件有效導(dǎo)通的同時， 為確保電機電流波形的平滑，不能使輸出的PWM波形突然變寬，要對累加值的大小，在輸出 時進行一定的限制，此限制值的大小即為窄脈沖上限值。有益效果1、在FPGA控制器內(nèi)部，對產(chǎn)生的窄脈沖進行適當?shù)睦奂?，然后根?jù)有 效脈沖的要求，輸出最小有效脈沖的驅(qū)動信號，這樣正弦波的交越處波形更平滑，器件的導(dǎo) 通次數(shù)有效減少，器件發(fā)熱減少，且輸出波形的諧波含量減小，系統(tǒng)性能得到明顯的提高。 2、采取這種窄脈沖補償措施，不需要額外的硬件電路，就能保證在正弦波出現(xiàn)窄脈沖處輸 出平滑的波形，有效的減少功率器件的開關(guān)頻率，減少器件的發(fā)熱，減少系統(tǒng)的諧波含量， 增大器件的有效輸出電平，提高整個系統(tǒng)的效率，系統(tǒng)運行性能得到明顯的提高。


圖1為本發(fā)明的流程圖。圖2為現(xiàn)有變頻器輸出的相電壓和相電流。圖3為使用本發(fā)明的方法變頻器輸出的相電壓和相電流。圖4為現(xiàn)有變頻器輸出的局部放大的相電壓和相電流。圖5使用本發(fā)明的方法變頻器輸出局部放大的相電壓和相電流。
具體實施例方式下面結(jié)合附圖對本實用新型做更進一步的解釋。如圖1所示，本發(fā)明的變頻器中FPGA實現(xiàn)平滑窄脈沖的補償方法包括如下步驟1、開始，在FPGA(現(xiàn)場可編程邏輯門陣列)內(nèi)部，判斷輸入調(diào)制波的值是否是窄脈 沖？ 一般窄脈沖的上限值為!Bus，如果大于或等于!Bus，則不是窄脈沖；如果小于!Bus，則是 窄脈沖。如果輸入調(diào)制波不是窄脈沖，則轉(zhuǎn)入步驟105，F(xiàn)PGA輸出PWM波形，輸出調(diào)制波的 值即為輸入調(diào)制波的值，一個循環(huán)結(jié)束。即如果輸入調(diào)制波的值為4us，則FPGA輸出4us PWM波形；如果輸入調(diào)制波的值為!Bus，則FPGA輸出!Bus PWM波形。2、如果輸入調(diào)制波是窄脈沖，則轉(zhuǎn)入步驟102，F(xiàn)PGA把該輸入調(diào)制波的值保存到 窄脈沖寄存器中，當前不產(chǎn)生PWM驅(qū)動波形。例如輸入調(diào)制波的值為2us，則FPGA不輸出 PWM波形，2us累加到窄脈沖寄存器內(nèi)。一個循環(huán)結(jié)束。3、再次輸入調(diào)制波，轉(zhuǎn)入到步驟101，重新判斷該當前輸入調(diào)制波的值是否是窄脈 沖？如果不是，轉(zhuǎn)入步驟105，F(xiàn)PGA輸出PWM波形；輸出調(diào)制波的值為當前輸入調(diào)制波的 值與窄脈沖寄存器內(nèi)的值之和，窄脈沖寄存器清零。例如如果輸入調(diào)制波的值為4us，則 FPGA輸出P麗波形，輸出調(diào)制波的值為6us，即為當前輸入調(diào)制波4us與窄脈沖寄存器內(nèi)儲存的脈沖值2us之和。一個循環(huán)結(jié)束。如果輸入調(diào)制波為窄脈沖，則轉(zhuǎn)入步驟102，輸入調(diào)制波累加到窄脈沖寄存器中。轉(zhuǎn)入步驟103，判斷窄脈沖寄存器中的輸入調(diào)制波累加值之和是否大于等于窄脈 沖上限值？如果累加值之和大于等于窄脈沖上限值，則轉(zhuǎn)入步驟104，F(xiàn)PGA輸出寬度為3us 的PWM波形；窄脈沖寄存器內(nèi)的剩余值為累加值之和減去窄脈沖上限值。例如輸入調(diào)制波 為2us，則累加到窄脈沖寄存器內(nèi)，與窄脈沖寄存器內(nèi)的原來累計的2us累加，二者之和為 4us，大于窄脈沖上限值，則FPGA輸出!Bus PWM波形。窄脈沖寄存器內(nèi)剩余的值為lus。一 個循環(huán)結(jié)束。如果FPGA當前輸入調(diào)制波為窄脈沖，且與窄脈沖寄存器的累加值之和小于窄脈 沖上限值時，則把當前輸入調(diào)制波累加到窄脈沖寄存器中，此時輸出調(diào)制波為零，F(xiàn)PGA不輸 出PWM波。即如果輸入調(diào)制波小于窄脈沖上限值，則FPGA不輸出，直到窄脈沖寄存器內(nèi)的累 加值與輸入調(diào)制波之和大于等于窄脈沖上限值，則FPGA再一次輸出脈沖值為窄脈沖上限 值的脈沖；窄脈沖寄存器中剩余的脈沖值為窄脈沖寄存器內(nèi)的累計值與輸入調(diào)制波之和， 再去掉窄脈沖上限值。為了比較本發(fā)明方法和現(xiàn)有方法的效果，圖2和圖3所示為在所用實驗條件均相 同的條件下，變頻器運行在IHZ的空載相電壓、相電流波形。圖2為現(xiàn)有變頻器輸出的相電壓和相電流波形，當輸出的PWM是窄脈沖時，直接刪 掉窄脈沖，因在低頻時，大部分都是窄脈沖，只有在正弦波的峰值附近，調(diào)制波參考值大于 窄脈沖上限值時，才有輸出，這時的電流波形平滑度非常差。圖4為圖2的局部放大波形。圖3為使用本發(fā)明的方法變頻器輸出的相電壓、相電流波形，對窄脈沖進行本發(fā) 明方法處理后，在正弦波的零點附近也有PWM波形輸出，這時電流波形的平滑度明顯提高。 圖5為圖3在正弦波的零點附近局部放大波形。圖2至圖5圖中所示2. 50A為電流波形的單位縱坐標值；100V為電壓波形的單位 縱坐標值；400ms、800us和IOms為電壓電流波形的橫坐標單位時間值；M次/秒為示波器的
每秒采樣點數(shù)。
權(quán)利要求
1.一種變頻器中FPGA實現(xiàn)平滑窄脈沖的補償方法，其特征在于，它包括如下步驟(1)在FPGA內(nèi)部，判斷輸入調(diào)制波的值是否是窄脈沖如果輸入調(diào)制波不是窄脈沖，則 轉(zhuǎn)入步驟105，F(xiàn)PGA輸出PWM波形；如果輸入調(diào)制波是窄脈沖，則轉(zhuǎn)入步驟102，F(xiàn)PGA把該 輸入調(diào)制波的值保存到窄脈沖寄存器中，當前不產(chǎn)生PWM波形；(2)再次輸入調(diào)制波，轉(zhuǎn)入到步驟101，重新判斷該輸入調(diào)制波的值是否是窄脈沖如 果不是，轉(zhuǎn)入步驟105，F(xiàn)PGA輸出PWM波形；且輸出調(diào)制波的值為輸入調(diào)制波的值與窄脈沖 寄存器內(nèi)的值之和，窄脈沖寄存器清零；如果輸入調(diào)制波為窄脈沖，則轉(zhuǎn)入步驟102，輸入調(diào)制波累加到窄脈沖寄存器中；然后 轉(zhuǎn)入步驟103，判斷窄脈沖寄存器中的累加值之和是否大于等于窄脈沖上限值如果累加 值之和大于等于窄脈沖上限值，則轉(zhuǎn)入步驟104，即FPGA輸出寬度為窄脈沖上限值的PWM波 形；窄脈沖寄存器內(nèi)的剩余值為窄脈沖寄存器累加值之和減去窄脈沖上限值；如果FPGA當前輸入調(diào)制波為窄脈沖，且與窄脈沖寄存器的累加值之和小于窄脈沖上 限值時，則把當前輸入調(diào)制波值累加到窄脈沖寄存器中，此時輸出調(diào)制波為零，F(xiàn)PGA不輸出 P麗波。
2.根據(jù)權(quán)利要求1所述的一種變頻器中FPGA實現(xiàn)平滑窄脈沖的補償方法，其特征在 于，步驟(1)中，如果輸入調(diào)制波大于或等于窄脈沖上限值，則不是窄脈沖；如果輸入調(diào)制 波小于窄脈沖上限值，則為窄脈沖。
3.根據(jù)權(quán)利要求1或2所述的一種變頻器中FPGA實現(xiàn)平滑窄脈沖的補償方法，其特征 在于，所述的窄脈沖上限值為Ms。
全文摘要
本發(fā)明公開了一種變頻器中FPGA實現(xiàn)平滑窄脈沖的補償方法，包括如下步驟判斷輸入調(diào)制波是否是窄脈沖，若不是則輸出波形；若是則把該值保存到窄脈沖寄存器中，當前不產(chǎn)生波形；再次輸入調(diào)制波，判斷該值是否是窄脈沖，如果不是則輸出波形，若是則累加起來；判斷累加值之和是否大于等于窄脈沖上限值如果大于等于則輸出波形；如果為窄脈沖，且與窄脈沖寄存器的累加值之和小于窄脈沖上限值，則把當前值累加到窄脈沖寄存器中，不輸出波。采取這種措施，不需要額外的硬件電路，就能保證在正弦波出現(xiàn)窄脈沖處輸出平滑的波形，有效的減少功率器件的開關(guān)頻率，減少器件的發(fā)熱，減少系統(tǒng)的諧波含量，增大器件的有效輸出電平，提高整個系統(tǒng)的效率。
文檔編號H02M1/12GK102118103SQ201110005678
公開日2011年7月6日 申請日期2011年1月12日 優(yōu)先權(quán)日2011年1月12日
發(fā)明者常東來, 李弓祥, 祖芳 申請人:中電電氣集團有限公司