側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及晶圓封裝技術(shù)領(lǐng)域，特別是涉及一種側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]現(xiàn)有的晶圓封裝工藝，在芯片切割分離后，其芯片側(cè)面的硅直接裸露在環(huán)境中，在后續(xù)的封裝及組裝工藝中由于硅是半導(dǎo)體會導(dǎo)致芯片存在漏電失效。打線封裝工藝的產(chǎn)品在塑封料沖壓下經(jīng)常會導(dǎo)致低線弧的線與芯片側(cè)壁接觸而導(dǎo)致漏電失效；晶圓級芯片封裝(CSP)產(chǎn)品在貼裝回流工藝中，焊錫球或電極區(qū)域容易因為焊錫膏印刷量過多而導(dǎo)致部分焊錫爬升到芯片側(cè)壁裸露的硅上面，造成芯片漏電；或者由于芯片間距比較近，加熱或回流后，導(dǎo)致芯片的側(cè)壁或者背面接觸到了其他器件的導(dǎo)體而導(dǎo)致失效。
[0003]尤其是對于極小尺寸晶圓級封裝的產(chǎn)品，如0402、0210、01005等尺寸的封裝產(chǎn)品，由于側(cè)面沒有保護導(dǎo)致漏電失效困擾一直沒有解決。因為貼裝工藝精度和穩(wěn)定性局限性，而且器件其自身重量很輕，在表面貼裝過程中電極的焊錫膏印刷量不穩(wěn)定，以及回流受熱溫度不均，造成焊錫容易爬到芯片側(cè)壁造成漏電甚至短路，導(dǎo)致芯片貼裝不良。
【實用新型內(nèi)容】
[0004]本實用新型所要解決的技術(shù)問題是提供一種側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，可以防止芯片在封裝或者貼裝過程由于側(cè)壁和背面裸露導(dǎo)致的漏電不良。
[0005]本實用新型解決其技術(shù)問題所采用的技術(shù)方案是:提供一種側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，包括晶圓，所述晶圓的電極面上設(shè)有第一絕緣保護層，所述第一絕緣保護層在電極導(dǎo)通部處設(shè)有缺口，所述晶圓的側(cè)壁和背面設(shè)有第二絕緣保護層，所述第二絕緣保護層與第一絕緣保護層連在一起。
[0006]所述第一絕緣保護層的厚度為0.5-15 μ m。
[0007]所述第二絕緣保護層的厚度為3-50 μ m。
[0008]所述電極導(dǎo)通部上設(shè)有導(dǎo)電線路層，所述導(dǎo)電線路層上設(shè)有用于導(dǎo)電的凸點。
[0009]有益效果
[0010]由于采用了上述的技術(shù)方案，本實用新型與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點和積極效果:本實用新型可以防止芯片在封裝或者貼裝過程由于側(cè)壁和背面裸露導(dǎo)致的漏電不良，可以保護芯片并提升芯片強度，提升產(chǎn)品良率，可進行晶圓級生產(chǎn)，效率高，封裝工藝簡單，技術(shù)難度比較低，封裝成本低，封裝厚度可以降低到很薄。由于芯片的背面與側(cè)面是通過一體化的第二絕緣保護層進行完全保護，其中沒有任何間隙，因此在制作過程中不易裂片。
【附圖說明】
[0011]圖1是本實用新型第一實施方式的結(jié)構(gòu)示意圖；
[0012]圖2是本實用新型第二實施方式的結(jié)構(gòu)示意圖；
[0013]圖3-圖6是本實用新型第一實施方式的制作過程圖；
[0014]圖7-圖12是本實用新型第二實施方式的制作過程圖。
【具體實施方式】
[0015]下面結(jié)合具體實施例，進一步闡述本實用新型。應(yīng)理解，這些實施例僅用于說明本實用新型而不用于限制本實用新型的范圍。此外應(yīng)理解，在閱讀了本實用新型講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對本實用新型作各種改動或修改，這些等價形式同樣落于本申請所附權(quán)利要求書所限定的范圍。
[0016]本實用新型的第一實施方式涉及一種側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，如圖1所示，包括晶圓100，所述晶圓100的電極面上設(shè)有第一絕緣保護層200，所述第一絕緣保護層200在電極導(dǎo)通部101處設(shè)有缺口，所述晶圓100的側(cè)壁和背面設(shè)有第二絕緣保護層700，所述第二絕緣保護層700與第一絕緣保護層200連在一起。
[0017]本實用新型的第二實施方式同樣涉及一種側(cè)壁側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，其大致與第一實施方式相同，其區(qū)別在于，如圖2所示，所述電極導(dǎo)通部101上設(shè)有導(dǎo)電線路層300，所述導(dǎo)電線路層300上設(shè)有用于導(dǎo)電的凸點400。
[0018]本實用新型的第一實施方式的芯片封裝方法，包括以下步驟:
[0019]步驟一:在晶圓100的電極面制作第一絕緣保護層200，第一絕緣保護層200的厚度為0.5-15 μ m，并在電極導(dǎo)通部101處設(shè)有缺口，可通過曝光顯影、激光刻蝕或者濕法腐蝕等方式使電極導(dǎo)通部暴露出來，其中，劃片槽被第一絕緣層200保護，見圖3。
[0020]步驟二:在晶圓100的劃片槽區(qū)域進行預(yù)切割，切割出具有一定深度的溝槽500，溝槽的深度為15-500 μ m，見圖4。
[0021]步驟三:在晶圓100的電極面上進行貼膜600，通過磨片工藝將晶圓100背面減薄到預(yù)定的厚度，并讓單顆芯片分離開來，見圖5。
[0022]步驟四:在晶圓100的背面和側(cè)壁制作第二絕緣保護層700，第二絕緣保護層700與第一絕緣保護層200連在一起，使得晶圓100的側(cè)面和背面完全被絕緣層保護。其中，第二絕緣保護層700可通過印刷、噴射、旋涂等方式進行制作，見圖6。
[0023]步驟五:將晶圓100與膜600進行分離，得到如圖1所示的單顆背面帶有絕緣保護的芯片封裝結(jié)構(gòu)。
[0024]本實用新型的第二實施方式的芯片封裝方法，包括以下步驟:
[0025]步驟一:在晶圓100的電極面制作第一絕緣保護層200，第一絕緣保護層200的厚度為0.5-15 μ m，并在電極導(dǎo)通部101處設(shè)有缺口，可通過曝光顯影、激光刻蝕或者濕法腐蝕等方式使電極導(dǎo)通部暴露出來，其中，劃片槽被第一絕緣層200保護，見圖7。
[0026]步驟二:在電極導(dǎo)通部101上制作導(dǎo)電線路層300，該導(dǎo)電線路層300可通過濺射腐蝕、化學(xué)沉積、印刷或者噴涂的方式進行制作，該導(dǎo)電線路層300也可以是多層結(jié)構(gòu)，見圖8。
[0027]步驟三:在導(dǎo)電線路層300上制作用于導(dǎo)電的凸點400，凸點400可以通過化學(xué)沉積、印刷或者植球等方式進行制作，該凸點400可以是單一結(jié)構(gòu)，也可以是多層結(jié)構(gòu)，其成分可以是單一金屬，也可以是金屬合金，見圖9。
[0028]步驟四:在晶圓100的劃片槽區(qū)域進行預(yù)切割，切割出具有一定深度的溝槽500，溝槽的深度為15-500 μ m，見圖10。
[0029]步驟五:在晶圓100的電極面上進行貼膜600，通過磨片工藝將晶圓100背面減薄到預(yù)定的厚度，并讓單顆芯片分離開來，見圖11。
[0030]步驟六:在晶圓100的背面和側(cè)壁制作第二絕緣保護層700，第二絕緣保護層700與第一絕緣保護層200連在一起，使得晶圓100的側(cè)面和背面完全被絕緣層保護。其中，第二絕緣保護層700可通過印刷、噴射、旋涂等方式進行制作，見圖12。
[0031]步驟七:將晶圓100與膜600進行分離，得到如圖2所示的單顆背面帶有絕緣保護的芯片封裝結(jié)構(gòu)。
【主權(quán)項】
1.一種側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，包括晶圓(100)，所述晶圓(100)的電極面上設(shè)有第一絕緣保護層(200)，所述第一絕緣保護層(200)在電極導(dǎo)通部(101)處設(shè)有缺口，其特征在于，所述晶圓(100)的側(cè)壁和背面設(shè)有第二絕緣保護層(700)，所述第二絕緣保護層(700)與第一絕緣保護層(200)連在一起。2.根據(jù)權(quán)利要求1所述的側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，其特征在于，所述第一絕緣保護層(200)的厚度為0.5-15 μ m。3.根據(jù)權(quán)利要求1所述的側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，其特征在于，所述第二絕緣保護層(700)的厚度為3-50 μ m。4.根據(jù)權(quán)利要求1所述的側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，其特征在于，所述電極導(dǎo)通部(101)上設(shè)有導(dǎo)電線路層(300)，所述導(dǎo)電線路層(300)上設(shè)有用于導(dǎo)電的凸點(400)ο
【專利摘要】本實用新型涉及一種側(cè)壁及背面帶有絕緣保護的芯片封裝結(jié)構(gòu)，包括晶圓，所述晶圓的電極面上設(shè)有第一絕緣保護層，所述第一絕緣保護層在電極導(dǎo)通部處設(shè)有缺口，所述晶圓的側(cè)壁和背面設(shè)有第二絕緣保護層，所述第二絕緣保護層與第一絕緣保護層連在一起。本實用新型可以防止芯片在封裝或者貼裝過程由于側(cè)壁和背面裸露導(dǎo)致的漏電不良。
【IPC分類】H01L23/31, H01L23/28, H01L21/56
【公開號】CN205177812
【申請?zhí)枴緾N201520829489
【發(fā)明人】曹凱, 謝皆雷, 任超, 吳超, 羅立輝, 方梁洪
【申請人】寧波芯健半導(dǎo)體有限公司
【公開日】2016年4月20日
【申請日】2015年10月23日