在硅鰭狀物的(111)平面上形成iii-v族器件結(jié)構(gòu)的制作方法
【專(zhuān)利說(shuō)明】
【背景技術(shù)】
[0001]對(duì)于諸如用于片上系統(tǒng)(SoC)技術(shù)的高電壓和RF器件的這些應(yīng)用、以及對(duì)于互補(bǔ)金屬氧化物硅(CMOS)應(yīng)用高度需要將諸如氮化鎵之類(lèi)的111-V族材料集成至(100)硅表面(100)上。該集成涉及由于在兩種材料之間晶格性質(zhì)失配而可以引起的制造挑戰(zhàn)?？梢越咏俜种氖脑摼Ц袷淇梢允沟玫腿毕菝芏菼I1-V族材料的外延生長(zhǎng)變得受限。額外地，與對(duì)于氮化鎵的傳統(tǒng)高生長(zhǎng)溫度相耦合的、在氮化鎵與硅之間大的熱失配(約百分之一百十六)可以導(dǎo)致在外延層上表面裂縫的形成，由此抑制了 Si(10)上II1-V族材料用于器件制造的使用。
【附圖說(shuō)明】
[0002]盡管說(shuō)明書(shū)以特定的方式指出并且明確地要求保護(hù)某些實(shí)施例的權(quán)利要求作為結(jié)束，當(dāng)結(jié)合附圖閱讀本發(fā)明時(shí)將更易于從以下描述說(shuō)明確定這些實(shí)施例的優(yōu)點(diǎn)，其中:
[0003]圖1a-圖1h示出了根據(jù)各個(gè)實(shí)施例的結(jié)構(gòu)的剖視圖。
[0004]圖2示出了根據(jù)實(shí)施例的結(jié)構(gòu)的剖視圖。
[0005]圖3示出了根據(jù)實(shí)施例的系統(tǒng)的示意圖。
[0006]圖4示出了根據(jù)實(shí)施例的流程圖。
【具體實(shí)施方式】
[0007]在以下詳細(xì)說(shuō)明中，對(duì)于借由示意說(shuō)明的方式示出了其中可以實(shí)施方法和結(jié)構(gòu)的具體實(shí)施例的附圖做出參考。足夠詳細(xì)地描述這些實(shí)施例以使得本領(lǐng)域技術(shù)人員能夠?qū)嵤┻@些實(shí)施例。應(yīng)該理解的是，盡管不同，各個(gè)實(shí)施例不必相互排斥。例如，結(jié)合一個(gè)實(shí)施例在此所述的特定特征、結(jié)構(gòu)或特性可以在其他實(shí)施例內(nèi)實(shí)施而并未脫離實(shí)施例的精神和范圍。此外，應(yīng)該理解的是，可以修改在每個(gè)所公開(kāi)實(shí)施例內(nèi)的單個(gè)元件的位置或設(shè)置而并未脫離實(shí)施例的精神和范圍。因此，以下詳細(xì)說(shuō)明不應(yīng)采取為限定性的，并且實(shí)施例的范圍僅由合適地解釋的所附權(quán)利要求以及授權(quán)的權(quán)利要求的等價(jià)形式的全部范圍而限定。在附圖中，相同的附圖標(biāo)記可以涉及遍布數(shù)個(gè)示圖的相同或相似的功能。
[0008]描述了形成并且利用微電子結(jié)構(gòu)、諸如在硅納米結(jié)構(gòu)的(111)硅平面上形成的高電壓晶體管的方法和相關(guān)結(jié)構(gòu)。那些方法/結(jié)構(gòu)可以包括在硅鰭狀物結(jié)構(gòu)的(111)表面上形成II1-V族器件層，在II1-V族器件層上形成極化誘導(dǎo)層，以及在II1-V族器件層上形成II1-V族基源極材料/漏極材料，其中II1-V族基源極材料/漏極材料形成在硅鰭狀物的末端端部上?？梢匀コ谠礃O和漏極區(qū)域之間硅鰭狀物結(jié)構(gòu)的中間部分，并且柵極電介質(zhì)和柵極材料可以在柵極區(qū)域中包裹圍繞在II1-V族器件層上。在此公開(kāi)的各個(gè)實(shí)施例的(111)硅納米鰭狀物結(jié)構(gòu)使能了諸如高電壓SoC應(yīng)用，以及RF功率和電源管理集成電路(PMIC)應(yīng)用。
[0009]圖1a-圖1h圖示了形成微電子結(jié)構(gòu)(諸如包括(111)硅平面的硅納米鰭狀物結(jié)構(gòu))的實(shí)施例的剖視圖。在實(shí)施例中，器件結(jié)構(gòu)100可以包括襯底102(圖1a)，器件結(jié)構(gòu)可以包括多柵極結(jié)構(gòu)的一部分，諸如FINFET、三柵、以及納米線/納米棒結(jié)構(gòu)。襯底102可以包括具有(100)晶體學(xué)平面的硅襯底。在實(shí)施例中，襯底102可以包括(100)硅晶片。硅襯底102可以進(jìn)一步包括電路元件，諸如晶體管和無(wú)源元件，例如。在實(shí)施例中，襯底102可以包括CMOS襯底/晶片102的一部分。
[0010]在實(shí)施例中，襯底102可以包括單晶硅、鍺、硅鍺、以及諸如砷化鎵之類(lèi)的II1-V族材料。在實(shí)施例中襯底102可以包括絕緣體上硅(SOI)襯底的一部分。器件100可以進(jìn)一步包括硅鰭狀物104。在實(shí)施例中，硅鰭狀物104可以包括頂部部分105。在實(shí)施例中，硅鰭狀物104的頂部部分105可以包括頂點(diǎn)113。硅鰭狀物104的頂部部分105可以包括(111)硅晶體學(xué)平面107、107’。在實(shí)施例中，娃鰭狀物104可以采用P類(lèi)型材料摻雜，諸如例如硼。硅鰭狀物104的P類(lèi)型摻雜可以用于減小當(dāng)根據(jù)在此實(shí)施例的、諸如三柵晶體管器件和/或納米線/納米棒晶體管器件關(guān)斷時(shí)可以流動(dòng)的泄漏電流。
[0011]在實(shí)施例中，可以包括諸如二氧化硅和/或氮氧化硅材料的電介質(zhì)材料的薄間隔體層106可以形成在納米鰭狀物104的硅(110)和/或硅(100)側(cè)壁上，并且也可以形成在襯底102的表面上。間隔體材料106用于防止在后續(xù)工藝步驟中II1-V族外延材料生長(zhǎng)在(100)硅襯底上以及在鰭狀物104的硅(110)側(cè)壁上。在實(shí)施例中，間隔體106可以允許用于在硅(111)平面上生長(zhǎng)II1-V族器件層的區(qū)域。在實(shí)施例中，II1-N成核層(未示出)可以任選地形成在鰭狀物104的硅(111)側(cè)面107、107’上。II1-N成核層可以包括氮化鋁，在實(shí)施例中。
[0012]在實(shí)施例中，II1-V族器件層108可以形成在硅鰭狀物104的頂部部分105的硅
(111)平面上，其中III部分可以包括來(lái)自周期表的III族元素的任意，并且V部分可以包括來(lái)自周期表的V族的元素，諸如氮，例如。在實(shí)施例中，II1-V族器件層可以包括GaN/InGaN材料108，并且可以包括晶體管溝道結(jié)構(gòu)108 JI1-V族器件層108可以包括在約Inm至約10nm之間的厚度。
[0013]II1-V族器件層108可以利用外延生長(zhǎng)而生長(zhǎng)。外延生長(zhǎng)可以包括橫向外延生長(zhǎng)，并且可以形成懸掛區(qū)域111，其可以背離硅鰭狀物104并且沿朝向襯底102的向下方向而布置?？梢酝ㄟ^(guò)調(diào)節(jié)硅鰭狀物104的起始高度而調(diào)節(jié)背離硅鰭狀物104的過(guò)度生長(zhǎng)的量。II1-V族器件層108僅從硅(111)平面生長(zhǎng)，并且橫向地過(guò)度生長(zhǎng)，其中橫向過(guò)度生長(zhǎng)的111-V族器件層108基本上沒(méi)有缺陷。例如，對(duì)于在硅(111)平面之外生長(zhǎng)的氮化鎵(GaN)，在GaN中的缺陷通常在GaN中平行于(0001)方向而傳播，因此垂直于硅鰭狀物(111)平面107。同樣地，所有缺陷垂直地傳播但是對(duì)于橫向過(guò)度生長(zhǎng)的GaN，缺陷并未彎曲并且因此懸掛部分具有減小的缺陷密度。這具體地部分是由于GaN和II1-N材料系統(tǒng)的材料特性，其中位錯(cuò)趨向于它們自身朝向(0001)軸線并且因此橫向生長(zhǎng)的材料導(dǎo)致低缺陷密度。在II1-V族器件層108生長(zhǎng)之后，平坦化II1-V族器件層108的頂部部分109。在實(shí)施例中，II1-V族器件層108可以包括二維電子氣(2DEG) 115區(qū)域/層。
[0014]在實(shí)施例中，平坦化層110可以形成在II1-V族器件層108上。在實(shí)施例中，平坦化層110可以包括II1-V族材料，諸如AlGaN/AlInN層，并且可以包括約3至約20nm的厚度，但是可以取決于器件設(shè)計(jì)需求而改變。平坦化層110可以在II1-V族器件層108中誘導(dǎo)2DEG。在實(shí)施例中2DEG可以誘導(dǎo)在II1-V族器件層108的生長(zhǎng)晶體結(jié)構(gòu)的頂表面(c平面)上。在實(shí)施例中，器件100包括單位占地面積大的Z高度，這導(dǎo)致高電流，在對(duì)于諸如PMIC和RF功率放大器的SoC應(yīng)用中是有用的。在實(shí)施例中，平坦化層110的頂部部分109可以被拋光并平坦化。布置在硅鰭狀物104的末端端部處的II1-V族器件層108的一部分可以在形成平坦化層110之后保持被暴露。
[0015]在實(shí)施例中，源極材料